TWI418275B - 電路板線路導電結構之製造方法 - Google Patents

Description

電路板線路導電結構之製造方法

本發明有關於一種電路板之製造方法，特別是指著重於形成電路板的曝光及顯影之步驟的一種電路板線路導電結構之製造方法。

現今高科技的電子產品呈現精巧化的趨勢，以致積體電路的I/O腳數越來越多，線路密度越來越高，而使線路之間距相對縮減，當製作印刷電路板其線路彼此之間的間距低於150μm時，採用傳統底片的曝光設備將會導致解析度不足，導致線路生成不完全。

請參閱圖1所示，圖1為習知電路板之製造方法之剖視示意圖，於電路板製程中，基板1a依序覆蓋一銅層1b及一薄膜1c(如：乾膜或濕膜)，在欲曝光區域1d曝光後，顯影移除曝光區域1d，再來移除薄膜1c’下方部分銅層1b，最後移除薄膜1c’而形成一線路層1e，由圖中可以了解，一般電路板利用減成方式(Substractive Process)製作電路板線路生成時，對於製作較小的線路，蝕刻後將無法提供線路補償，容易導致線路過細或斷線的問題。

若採用加成方式(Additive Process)製作電路板線路生成時，則可能會有需採購新的介電材料(如：ABF膜(Ajinomoto Film))、壓合設備及電鍍藥水...等成本提高的問題。

緣是，本發明人有感上述問題之可改善，乃特潛心研究並配合學理之運用，終於提出一種設計合理且有效改善上述缺失之本發明。

本發明實施例提供一種電路板線路導電結構之製造方法，可改善欲將電路板上的線路導電結構之間的間距縮小時，需要採用更昂貴的設備及電鍍藥水，導致整體成本增加的問題。

本發明實施例提供一種電路板線路導電結構之製造方法，依序包括下列步驟：提供一表面覆蓋種晶層(seed layer)的基板，覆蓋一第一薄膜於種晶層之表面，曝光於第一薄膜欲線路成長之第一區域，顯影移除在第一區域曝光的第一薄膜，於第一區域內的種晶層上電鍍形成一第一銅層，移除第一銅層的側面以外之第一薄膜。再次覆蓋一第二薄膜於種晶層及第一銅層之表面，曝光於第二薄膜欲線路成長之第二區域，顯影移除在第二區域曝光的第二薄膜，於第二區域內的種晶層上電鍍形成一第二銅層，移除第二銅層的側面以外之第二薄膜，微蝕第一銅層及第二銅層以外的種晶層而形成多條線路層。

另，本發明另提供一種關於電路板盲孔生成及其線路導電結構的製造方法，利用一次曝光及顯影的方式於電路板上形成多個盲孔，接者依序利用兩次曝光及顯影的方式於電路板上形成線路導電結構。

綜合上述，本發明實施例提供一種電路板線路導電結構之製造方法，分別依序利用兩次曝光及顯影的方式形成電路板上的線路導電結構，並且可以依實務上的需求，將已成型的線路導電結構之間的間距微小化，具有節約資源、降低成本、提高電路板上之解析度...等益處。

為使能更進一步瞭解本發明的特徵及技術內容，請參 閱以下有關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。

請參閱圖2A及2B所示，圖2A及2B分別為本發明電路板線路導電結構之製造方法第一實施例之第一次及第二次曝光及顯影後之剖視示意圖。本發明提供一種電路板線路導電結構之製造方法，包括下列步驟：提供一表面覆蓋一種晶層12的基板11，覆蓋一第一薄膜13於種晶層12之表面，曝光於第一薄膜13欲線路成長之第一區域51，顯影移除在第一區域51曝光的第一薄膜13，於第一區域51內的種晶層12上電鍍形成一第一銅層15，移除第一銅層15的側面151以外之薄膜14。再次覆蓋一第二薄膜16於種晶層12及第一銅層15之表面，曝光於第二薄膜16欲線路成長之第二區域52，顯影移除在第二區域曝光的第二薄膜16，於第二區域52內的種晶層12上電鍍形成一第二銅層18，移除第二銅層18的側面181以外之第二薄膜17，微蝕第一銅層15及第二銅層18以外的種晶層12而形成多條線路層19。

本發明依序藉由兩次曝光及顯影的方式也適用於焊墊成長。請參閱圖3A，圖3A為本發明電路板線路導電結構之製造方法第一實施例之第一次曝光及顯影後之俯視示意圖，先於基板11上經由第一次曝光及顯影後形成該些焊墊25及寬度W3為25μm的多條線路26，並於欲焊墊成長的預定位置27，進行第二次曝光及顯影的步驟，形成如圖3B所示基板上的焊墊27’，其中圖3B為本發明電路板線路導 電結構之製造方法第一實施例之第二次曝光及顯影後之俯視示意圖，由圖中知悉，焊墊25、27’之間的間距W1縮小至150μm，焊墊27’與線路26之間的間距W2縮小至25μm，藉此，由本發明依序利用兩次曝光及顯影的方式，可依實務上的需求，設計出線路導電結構之間距小於150μm的電路板。

在第一實施例中(參圖2A及圖2B)，基板11上的種晶層12可採用濺鍍(Sputtering)或蒸鍍(Evaporation)方式覆蓋於基板11上。舉例來說，於真空中經由加熱電流及加熱雷射...等熱蒸發的方式，使薄膜材料蒸發成較小粒子(如：原子或分子)，並且直線運動碰撞基板表面而凝結成一層薄膜，此為蒸鍍鍍膜的實施方式。而濺鍍鍍膜的實施方式簡單來說，為離子碰撞薄膜材料表面而使薄膜材料表面之原子或分子濺射於基板上，兩者實施方式並不影響整體線路或焊墊成長的製程良率。

本發明使用的薄膜為感光性的乾膜(dry film)或濕膜(liquid film)材料層，可為一般具有防焊成分(如：epoxy)的材料或是半導體所用含矽(Si)的材料，上述兩者主要目的皆是將底片上的線路圖形經曝光後影像轉移於基板11上，本發明並不以此設限。

上述提及依序利用兩次曝光及顯影的實施方式可將線路導電結構的間距≦150μm。簡單來說(參圖2A及圖2B)，於第一次曝光時增加第一銅層15之間的間距，並且採用交錯間隔的方式將第二銅層18形成於第一銅層15之間，藉此，便可達到上述間距為150μm甚至更小的目的，進而節省購買設備及電鍍藥水的成本。另外，本發明採用具有線 寬(Line)/線距(Space)=25μm/25μm的曝光能力之設備。

請參閱圖4A及4B所示，圖4A及圖4B分別為本發明電路板線路導電結構之製造方法第二實施例之第一次及第二次曝光及顯影後之剖視示意圖。本發明電路板線路導電結構之製造方法，包括下列步驟：提供一表面覆蓋一感光介電材料層32的基板31，曝光於感光介電材料層32欲盲孔成長之預定區域30，顯影移除在預定區域30曝光的感光介電材料層32而形成多個盲孔35，於顯影後之感光介電材料層32a上及多個盲孔35內覆蓋一種晶層36。接者覆蓋一第一薄膜33於種晶層36上，曝光於第一薄膜33欲線路成長之第一區域53，顯影移除在第一區域53內曝光的第一薄膜33，於第一區域53內的種晶層36上電鍍形成一第一銅層39，移除第一銅層39以外之第一薄膜34。續之，覆蓋一第二薄膜37於第一銅層39上，且第二薄膜37貼附於部分該種晶層36上，曝光於第二薄膜37欲線路成長之第二區域54，顯影移除在第二區域54內曝光的第二薄膜37，於第二區域54內的種晶層上36電鍍形成一第二銅層40，移除第一銅層39及第二銅層40以外之第二薄膜38，最後微蝕第一銅層39及第二銅層40以外的種晶層36而形成多條線路層41。

在第二實施例中，基板31為覆有一感光介電材料層32的絕緣板，且基板31上盲孔35的孔徑寬度D<50μm，當縮小盲孔35的孔徑寬度D時，同時藉由控制感光介電材料層32的厚度，除了可縮小縱橫比(aspect ratio，為孔徑與電路板厚度的比例值)之外，進而具有增加電鍍成功率及提高信賴度的功效。而至於控制感光介電材料層32的厚度則 是要取決於設備加工的能力及感光型介電材料層32的配合，其中使用感光型介電材料層32主要經由壓膜或塗佈的方式覆蓋於電路板上，但也需要控管銅面厚度，確保信號傳輸及電流導通的功能無誤，並經由上述製程形成電路板上的多個盲孔35，可省下壓合及雷射加工時間。

在第二實施例中，感光介電材料層32、第一薄膜33、34及第二薄膜37、38為乾膜(dry film)或濕膜(liquid film)材料層，於電路板線路導電結構生成後，感光介電材料層32會保留於基板31上，相反地，第一薄膜33、34及第二薄膜37、38則會於製程中予以移除。

一般盲孔生成加工常採用雷射鑽孔的製作方式，但需要製作較小線路間距的電路板時，化學銅鍍上電路板無法提供較強的結合力及信賴度，於是相較於第一實施例，第二實施例也以同樣濺鍍或蒸鍍方式將種晶層36鍍於基板上31，用以提升基板31表面與金屬銅之間的結合力及信賴度。

相較於上述實施例，本第二實施例首先採用一次曝光及顯影的方式於電路板上形成多個盲孔35，接者依序利用兩次曝光及顯影的方式於電路板上形成線路導電結構。而第二實施例的多個盲孔35生成後，關於線路線路導電結構成長的部份，同樣增加線路導電結構成長第一次曝光時第一區域53之間的間距，並且採用交錯間隔的方式將第二銅層40形成於基板31上，意即第二銅層40形成於兩個相鄰該第一銅層39之間，第二銅層40與前述兩個第一銅層39之間具有一定間距，進而使形成的多條線路層41之間距≦150μm。

根據本發明較佳實施例，上述的電路板線路導電結構 之製造方法依序利用兩次曝光及顯影的方式來進行線路導電結構的間距微小化，具有降低成本、提高電路板上之解析度，以及提升銅金屬與電路板的結合力及信賴度...等益處。

惟以上所述僅為本發明之較佳實施例，非意欲侷限本發明的專利保護範圍。

【本發明】

11‧‧‧基板

12‧‧‧種晶層

13、14‧‧‧第一薄膜

16、17‧‧‧第二薄膜

15‧‧‧第一銅層

151‧‧‧側面

18‧‧‧第二銅層

181‧‧‧側面

19‧‧‧線路層

25、27’‧‧‧焊墊

26‧‧‧線路

27‧‧‧預定位置

30‧‧‧預定區域

31‧‧‧基板

32、32a‧‧‧感光介電材料層

33、34‧‧‧第一薄膜

35‧‧‧盲孔

36‧‧‧種晶層

37、38‧‧‧第二薄膜

39‧‧‧第一銅層

40‧‧‧第二銅層

41‧‧‧線路層

51、53‧‧‧第一區域

52、54‧‧‧第二區域

W1、W2‧‧‧間距

D、W3‧‧‧寬度

【習知技術】

1a‧‧‧基板

1b‧‧‧銅層

1c、1c’‧‧‧薄膜

1d‧‧‧曝光區域

1e‧‧‧線路層

圖1為習知電路板之製造方法之剖視示意圖。

圖2A為本發明電路板線路導電結構之製造方法第一實施例之第一次曝光及顯影後之剖視示意圖。

圖2B為本發明電路板線路導電結構之製造方法第一實施例之第二次曝光及顯影後之剖視示意圖。

圖3A為本發明電路板線路導電結構之製造方法第一實施例之第一次曝光及顯影後之俯視示意圖。

圖3B為本發明電路板線路導電結構之製造方法第一實施例之第二次曝光及顯影後之俯視示意圖。

圖4A為本發明電路板線路導電結構之製造方法第二實施例之第一次曝光及顯影後之剖視示意圖。

圖4B為本發明電路板線路導電結構之製造方法第二實施例之第二次曝光及顯影後之剖視示意圖。

11‧‧‧基板

25‧‧‧焊墊

26‧‧‧線路

27‧‧‧預定位置

Claims (13)

1. 一種電路板線路導電結構之製造方法，包括下列步驟：提供一基板，於其表面覆蓋一種晶層；覆蓋一第一薄膜於該種晶層之表面；曝光於該第一薄膜欲線路成長之第一區域；顯影移除在該第一區域曝光的該薄膜；於該第一區域內的種晶層上電鍍形成一第一銅層；移除該第一銅層的側面以外之第一薄膜；覆蓋一第二薄膜於該種晶層及該第一銅層之表面；曝光於該第二薄膜欲線路成長之第二區域；顯影移除在該第二區域曝光的該第二薄膜；於該第二區域內的種晶層上電鍍形成一第二銅層；移除該第二銅層的側面以外之第二薄膜；及微蝕該第一銅層及該第二銅層以外的種晶層而形成多條線路層。
2. 如申請專利範圍第1項所述之電路板線路導電結構之製造方法，其中藉由兩次曝光顯影的方式也適用於焊墊成長。
3. 如申請專利範圍第1項所述之電路板線路導電結構之製造方法，其中該種晶層採用濺鍍或蒸鍍方式覆蓋於該基板上。
4. 如申請專利範圍第1項所述之電路板線路導電結構之製造方法，其中該第一薄膜及該第二薄膜為感光性的乾膜(dry film)或濕膜(liquid film)材料層。
5. 如申請專利範圍第1項所述之電路板線路導電結構 之製造方法，其中該多條線路層之間距≦150μm。
6. 如申請專利範圍第1項所述之電路板線路導電結構之製造方法，進一步包括增加第一次曝光時該第一銅層之間的間距，並且採用交錯間隔的方式將該第二銅層形成於該第一銅層之間。
7. 一種電路板線路導電結構之製造方法，包括下列步驟：提供一基板，於其表面覆蓋一感光介電材料層；曝光於該感光介電材料層欲盲孔成長之預定區域；顯影移除在該預定區域曝光的該感光介電材料層而形成多個盲孔；於顯影後之該感光介電材料層上及該多個盲孔內覆蓋一種晶層；覆蓋一第一薄膜於該種晶層上；曝光於該第一薄膜欲線路成長之第一區域；顯影移除在該第一區域內曝光的該第一薄膜；於該第一區域內的該種晶層上電鍍形成一第一銅層；移除該第一銅層以外之第一薄膜；覆蓋一第二薄膜於該第一銅層上，該第二薄膜貼附於部分該種晶層上；曝光於該第二薄膜欲線路成長之第二區域；顯影移除在該第二區域內曝光的該第二薄膜；於該第二區域內的該種晶層上電鍍形成一第二銅層；移除該第一銅層及該第二銅層以外之第二薄膜；及微蝕該第一銅層及該第二銅層以外的種晶層而形成多條線路層。
8. 如申請專利範圍第7項所述之電路板線路導電結構之製造方法，其中該種晶層採用濺鍍或蒸鍍方式覆蓋於該基板上。
9. 如申請專利範圍第7項所述之電路板線路導電結構之製造方法，其中該基板為覆有一感光介電材料層的絕緣板，該感光介電材料層、該第一薄膜及該第二薄膜為乾膜(dry film)或濕膜(liquid film)材料層。
10. 如申請專利範圍第9項所述之電路板線路導電結構之製造方法，進一步包括控制該感光介電材料層的厚度用以增加電鍍的成功率。
11. 如申請專利範圍第7項所述之電路板線路導電結構之製造方法，其中該多條線路層之間距≦150μm。
12. 如申請專利範圍第7項所述之電路板線路導電結構之製造方法，進一步包括於該多個盲孔生成後，增加線路導電結構成長第一次曝光時該第一區域之間的間距，該第二銅層形成於兩個相鄰該第一銅層之間，該第二銅層與該兩個第一銅層之間具有一定間距。
13. 如申請專利範圍第7項所述之電路板線路導電結構之製造方法，其中該盲孔孔徑<50μm。