JP4665531B2 - 配線板の製造方法 - Google Patents
配線板の製造方法 Download PDFInfo
- Publication number
- JP4665531B2 JP4665531B2 JP2005019437A JP2005019437A JP4665531B2 JP 4665531 B2 JP4665531 B2 JP 4665531B2 JP 2005019437 A JP2005019437 A JP 2005019437A JP 2005019437 A JP2005019437 A JP 2005019437A JP 4665531 B2 JP4665531 B2 JP 4665531B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- base metal
- plating
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Description
図1(a)に示す厚さ25μmのポリイミドフィルムよりなる絶縁基板1(東レ・デュポン株式会社製カプトンEN)の表面に、平均粒径20nmの銀微粒子を分散させた溶液をインクジェット法により吹き付けて、図2に示すように配線幅20μm、厚さ0.2μmの下地金属膜2を形成した。その後、絶縁基板を200℃の温度に加熱して銀微粒子を融着させた。絶縁基板としては、ポリイミドに限定されず、ポリエステル、ガラスエポキシ、フェノール、アラミドなどの樹脂やセラミックス、ガラスなどを用いることができる。また、微粒子としては、銀以外に、白金、金、銅、ニッケル、錫などの金属微粒子を用いることができる。銀微粒子によって形成された下地金属膜表面の凹凸を表面粗さ測定装置によって測定した結果、下地金属膜の表面粗さは、JIS B0601で規定される算術平均粗さRaが0.01μm、粗さ曲線要素の平均長さRSmが0.02μmとなっていた。
[実施例2]
図2(a)に示す厚さ25μmのポリイミドフィルム(宇部興産株式会社製ユーピレックスS)よりなる絶縁基板1の表面に、スパッタ法によりマスクを通して、図2に示すように配線幅10μmの下地金属膜2を形成した。下地金属膜は、基板上に形成した厚さ0.01μmのニッケル膜とニッケル膜上に形成した厚さ0.5μmの銅膜との二層からなる。下地金属膜としては、ニッケルと銅の積層膜に限定されず、クロムと銅の積層膜などを用いることができる。その後、銅粗化処理を行って、図2(b)に示すように銅膜表面に凹凸形状を形成した。なお、図2(b)の下地金属膜は、図示していないが二層になっている。銅粗化処理は日本マクダーミッド株式会社製マルチボンドを用い、表3に示す工程を用いた。銅粗化液としては、上記の他にメック株式会社のメックエッチボンド、シプレイ・ファーイースト株式会社のサーキュボンド、日本アルファメタルズ株式会社のアルファプレップなどを用いることができる。
[実施例3]
図3(a)に示すように、ガラスエポキシ樹脂よりなる絶縁基板1の表面に、スパッタ法により下地金属膜2として厚さ1.0μmの銅下地膜を形成した。次に、銅粗化処理を行って銅表面の配線を形成する部分に凹凸形状を形成し、図2(b)に示した形にした。凹凸形状の形成には、サンドブラストを用いた。サンドブラストは、配線幅8μmのマスクパターンを通して、アルミナ微粒子を銅表面に吹き付けることで行った。サンドブラスト処理した銅表面の凹凸形状を表面粗さ測定装置によって測定した結果、下地金属膜の表面粗さはJIS B0601で規定される算術平均粗さRaが0.4μm、粗さ曲線要素の平均長さRSmが1.1μmとなっていた。銅表面に凹凸形状をつけた直後に電気めっきを行い、図3(c)に示すように銅めっき膜3を形成した。電気めっきは実施例1と同様のめっき液組成及びめっき条件を用いた。次に、銅エッチング液(メック株式会社製メックブライト)を用いて凹凸形状を形成していない部分の銅めっき膜と銅下地膜を除去し、更にメック株式会社製メックリムーバーを用いて、ニッケル下地膜を除去し、図3(d)に示した形にした。めっき後に配線板断面を観察し、図9に示す銅膜側壁とポリイミドフィルム基板との角度θを測定したところ、85度であった。
[実施例4]
図4(a)に示すように、厚さ25μmのポリイミドフィルムよりなる絶縁基板1の表面を、表4に示す液温25℃の表面改質処理水溶液で2分間処理した後、無電解銅めっき液(日立化成社製CUST−2000)を用いてめっきを行い、下地金属膜2を形成した。めっき後は流水を用いて水洗し、25℃で2時間真空乾燥を行った。この時の銅膜厚は約300nmであった。めっき後の下地銅膜表面の凹凸を表面粗さ測定装置によって測定した結果、下地金属膜の表面粗さはJIS B0601で規定される算術平均粗さRaが1.5μm、粗さ曲線要素の平均長さRSmが1.4μmとなっていた。
[実施例5]
図5(a)に示す厚さ25μmのポリイミドフィルムよりなる絶縁基板1の表面に粗化処理を行い、図5(b)に示すように凹凸形状を形成した。粗化処理は、表5に示す工程を用いた。粗化処理液としては過マンガン酸カリウムと水酸化ナトリウムとの混合溶液に限定されず、クロム酸と硫酸との混合溶液、クロム酸とホウフッ化水素酸との混合溶液などを用いることができる。
[実施例6]
図6(a)に示すように、エポキシ樹脂よりなる絶縁基板1の表面に、幅10μmにわたって、250nm間隔で、幅250nm、高さ400nmの凸部を有するシリコン製の金型4を押し付け、凹凸形状を形成した。絶縁基板1をガラス転移温度付近まで加熱しながら金型を押し付けることで、エポキシ樹脂基板1を軟化させて金型と同じ形状に変形させた。絶縁基板1と金型4を25℃まで冷却した後、絶縁基板1と金型4を引き剥がした。これにより、図6(b)に示すように、絶縁基板1の表面の一部に凹凸形状が形成することができた。次に、絶縁基板1の表面にスパッタ法によりニッケルとクロムの比が1:1のニッケル・クロム膜を10nm厚さに形成し、その上に化学気相成長法により100nmの銅膜を形成した。ニッケル・クロム膜と銅膜により下地金属膜2が構成される。この状態を図6(c)に示す。下地金属膜2の表面の凹凸形状を観察した結果、下地金属膜2が絶縁基板の凹凸形状を維持していることがわかった。
[実施例7]
図7(a)に示すように、ポリイミドフィルムよりなる絶縁基板1の表面に、クロム酸と硫酸との混合溶液を用いて粗化処理を行い、凹凸形状を形成した。凹凸形状が形成された部分の表面粗さを表面粗さ測定装置によって測定した結果、JIS B0601で規定される算術平均粗さRaが1.0μm、粗さ曲線要素の平均長さRSmが1.1μmとなっていた。次に、図7(b)に示すように、絶縁基板1の表面に幅10μmの凹部を有するシリコン製の金型4を押し付けて、配線を形成しない部分の凹凸形状を平坦化した。絶縁基板をガラス転移温度付近まで加熱しながら金型を押し付けることで、絶縁基板を軟化させ、金型4と同じ形状に変形させた。なお、この時、金型4の凹部は絶縁基板1に触れないようにした。次に、絶縁基板1と金型を25℃まで冷却した後、絶縁基板1と金型を引き剥がした。これにより、図7(c)に示すように、絶縁基板1の表面の一部を残して凹凸形状が平坦化できた。凹凸形状が平坦化された部分の表面粗さを表面粗さ測定装置によって測定した結果、JIS B0601で規定される算術平均粗さRaが0.006μm、粗さ曲線要素の平均長さRSmが9μmとなっていた。
[実施例8]
図8(a)に示すように、厚さ8μmの電解銅箔よりなる下地金属膜2の上のマット面にキャスティング法により厚さ25μmのポリイミドよりなる絶縁基板1を形成した。次に、銅粗化処理を行って下地金属膜表面の配線を形成する部分に、図8(b)に示すように凹凸形状を形成した。凹凸形状の形成には、サンドブラストを用いた。サンドブラストは、配線幅10μmのマスクパターンを通して、アルミナ微粒子を下地金属膜表面に吹き付けることで行った。サンドブラスト処理した下地金属膜表面の凹凸形状を表面粗さ測定装置によって測定した結果、JIS B0601で規定される算術平均粗さRaが0.4μm、粗さ曲線要素の平均長さ RSmが1.1μmであった。銅表面に凹凸形状をつけた直後に電気めっきを行い図8(c)に示すように銅めっき膜3を形成した。電気めっきは実施例1と同様のめっき液組成及びめっき条件を用いた。次に、銅エッチング液(メック株式会社製メックブライト)を用いて凹凸形状を形成していない部分の銅めっき膜と銅箔を除去し、図8(d)に示した形にした。めっき後に配線板断面を観察し、図9に示す銅めっき膜側壁とポリイミドフィルム基板との角度θを測定したところ、85度であった。
[実施例9〜22]
表1に示すように、添加剤濃度と、めっき電流密度を変えた以外は実施例3と同様の方法で実施例9〜22の配線板を製造した。めっき後に配線板断面を観察した結果、図9に示す銅めっき膜側壁に対する基板との角度θは、添加剤濃度と、めっき電流密度によって異なり、これらの条件を変えることで角度θを制御できることがわかった。その結果、図10(a)(b)(c)に示すように、断面形状が矩形、台形或いは三角形の配線及びバンプを有する配線板を製造することができた。また、本実施例では、配線底部の幅に対する配線側壁の高さの比を1以上とすることができ、マイグレーション耐性の高い配線板を製造することができた。
[比較例1]
粗化処理を行わないこと以外は実施例2と同様の方法でめっきを行い、配線を形成した。めっき後に配線板断面を観察した結果、図9に示す銅めっき膜側壁と基板との角度θは135度であった。めっき前では幅10μmであった配線部分が、めっき後では18μmの配線幅となり、短絡している部分も見られた。
Claims (11)
- 絶縁基板上に銅配線を有する配線板の製造方法において、前記銅配線及び/又はバンプを形成する部分に凹凸形状を有する下地金属膜を形成する工程と、めっき析出金属の析出過電圧を大きくする物質を含むめっき液を用いて電気めっきにより前記凹凸形状を有する部分に銅めっき膜を形成する工程とを含み、前記凹凸形状を有する部分における表面粗さは、JIS B0601で規定される算術平均粗さRaで0.01〜4μmであり、前記凹凸形状を有する部分以外における表面粗さに比べて大きくしてあり、前記凹凸形状を有する部分の前記絶縁基板の表面と前記銅めっき膜の側面との角度が90度以下の前記銅めっき膜を形成することを特徴とする配線板の製造方法。
- 請求項1において、前記凹凸形状を有する部分の表面粗さは、JIS B0601で規定される粗さ曲線要素の平均長さRSmで0.005〜8μmであることを特徴とする配線板の製造方法。
- 請求項1において、前記物質が、前記めっき液の流速を増加させることによってめっき析出金属の析出過電圧を大きくする物質であることを特徴とする配線板の製造方法。
- 請求項1において、前記物質がシアニン色素であることを特徴とする配線板の製造方法。
- 請求項4において、前記シアニン色素の濃度が3〜15mg/dm3であることを特徴とする配線板の製造方法。
- 請求項1において、前記電気めっきは、電流密度が0.1〜2.0A/dm2の定電流で行うことを特徴とする配線板の製造方法。
- 請求項1において、前記絶縁基板上に前記下地金属膜を形成したのち、前記下地金属膜の上に前記凹凸形状を形成し、前記電気めっきによって前記下地金属膜の上に前記銅めっき膜を形成したのち、前記凹凸形状を有する部分以外における前記下地金属膜及び前記銅めっき膜を除去することを特徴とする配線板の製造方法。
- 請求項1において、前記絶縁基板上に前記凹凸形状を有する前記下地金属膜を形成し、前記銅配線及び/又は前記バンプを形成する部分以外の前記凹凸形状を平坦化し、前記下地金属膜の上に前記電気めっきによって前記銅めっき膜を形成し、前記凹凸形状を有する部分以外における前記下地金属膜及び前記銅めっき膜を除去するようにしたことを特徴とする配線板の製造方法。
- 請求項1において、前記電気めっきの給電層となる前記下地金属膜を形成したのち、前記下地金属膜の上に前記絶縁基板となる絶縁膜をキャスティングによって形成し、前記下地金属膜の配線及び/又はバンプとする部分に前記凹凸形状を形成し、前記電気めっきによって前記下地金属膜の上に前記銅めっき膜を形成し、前記凹凸形状を有する部分以外における前記下地金属膜及び前記めっき膜を除去することを特徴とする配線板の製造方法。
- 請求項1において、前記めっき液にポリエーテル類、有機硫黄化合物及びハロゲン化物イオンから選ばれた少なくとも1種を添加することを特徴とする配線板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005019437A JP4665531B2 (ja) | 2005-01-27 | 2005-01-27 | 配線板の製造方法 |
US11/205,175 US20060163725A1 (en) | 2005-01-27 | 2005-08-17 | Wiring board and production method thereof |
US12/137,582 US20080251387A1 (en) | 2005-01-27 | 2008-06-12 | Wiring Board and Production Method Thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005019437A JP4665531B2 (ja) | 2005-01-27 | 2005-01-27 | 配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006210565A JP2006210565A (ja) | 2006-08-10 |
JP4665531B2 true JP4665531B2 (ja) | 2011-04-06 |
Family
ID=36695922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005019437A Expired - Fee Related JP4665531B2 (ja) | 2005-01-27 | 2005-01-27 | 配線板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20060163725A1 (ja) |
JP (1) | JP4665531B2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4468191B2 (ja) | 2005-01-27 | 2010-05-26 | 株式会社日立製作所 | 金属構造体及びその製造方法 |
KR100649742B1 (ko) * | 2005-10-19 | 2006-11-27 | 삼성전기주식회사 | 박막 커패시터가 내장된 인쇄회로기판 및 그 제조방법 |
KR100649755B1 (ko) * | 2005-11-07 | 2006-11-27 | 삼성전기주식회사 | 박막 커패시터 내장된 인쇄회로기판 및 그 제조방법 |
JP4251458B2 (ja) * | 2005-12-21 | 2009-04-08 | Tdk株式会社 | チップ部品の実装方法及び回路基板 |
JP4857832B2 (ja) * | 2006-03-14 | 2012-01-18 | 日立電線株式会社 | 電子回路基板及びその製造方法 |
JP4862508B2 (ja) * | 2006-06-12 | 2012-01-25 | 日立電線株式会社 | 導体パターン形成方法 |
JP4693813B2 (ja) * | 2007-06-12 | 2011-06-01 | ブラザー工業株式会社 | ノズルプレートの製造方法 |
US7952261B2 (en) | 2007-06-29 | 2011-05-31 | Bayer Materialscience Ag | Electroactive polymer transducers for sensory feedback applications |
JP4682285B2 (ja) | 2007-08-30 | 2011-05-11 | 日立電線株式会社 | 配線及び層間接続ビアの形成方法 |
JP2009260216A (ja) * | 2008-03-19 | 2009-11-05 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
US8618678B2 (en) * | 2008-11-05 | 2013-12-31 | Himax Technologies Limited | Chip structure and chip package structure |
CN102373492A (zh) * | 2010-08-13 | 2012-03-14 | 北大方正集团有限公司 | 电路板表面进行选择性电镀的方法和电路板 |
US9603257B2 (en) * | 2010-10-22 | 2017-03-21 | Sony Corporation | Pattern substrate, method of producing the same, information input apparatus, and display apparatus |
CN103416108B (zh) | 2010-12-24 | 2016-11-02 | Lg伊诺特有限公司 | 印刷电路板及其制造方法 |
KR20140008416A (ko) | 2011-03-01 | 2014-01-21 | 바이엘 인텔렉쳐 프로퍼티 게엠베하 | 변형가능한 중합체 장치 및 필름을 제조하기 위한 자동화 제조 방법 |
US20150009009A1 (en) * | 2011-04-07 | 2015-01-08 | Bayer Intellectual Property Gmbh | Conductive polymer fuse |
US8409979B2 (en) | 2011-05-31 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties |
KR20150031285A (ko) | 2012-06-18 | 2015-03-23 | 바이엘 인텔렉쳐 프로퍼티 게엠베하 | 연신 공정을 위한 연신 프레임 |
US9215809B2 (en) * | 2012-08-10 | 2015-12-15 | Smartrac Technology Gmbh | Contact bumps methods of making contact bumps |
US10123415B2 (en) * | 2012-09-07 | 2018-11-06 | Ngk Spark Plug Co., Ltd. | Wiring substrate and production method therefor |
CN103717010A (zh) * | 2012-10-08 | 2014-04-09 | 苏州卓融水处理科技有限公司 | 一种增强无核封装基板种子层附着力的处理方法 |
US9590193B2 (en) | 2012-10-24 | 2017-03-07 | Parker-Hannifin Corporation | Polymer diode |
US9673125B2 (en) * | 2012-10-30 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnection structure |
DE102017106055B4 (de) * | 2017-03-21 | 2021-04-08 | Tdk Corporation | Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung |
JP7354573B2 (ja) * | 2019-04-11 | 2023-10-03 | 株式会社レゾナック | 配線基板 |
JP2022127486A (ja) | 2021-02-19 | 2022-08-31 | トヨタ自動車株式会社 | 配線基板の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06302936A (ja) * | 1993-04-14 | 1994-10-28 | Oki Electric Ind Co Ltd | ガラス基板の導体パターン形成方法 |
JPH07116870A (ja) * | 1993-10-26 | 1995-05-09 | Matsushita Electric Works Ltd | 基材表面の処理方法 |
JPH09288358A (ja) * | 1996-04-22 | 1997-11-04 | Hitachi Ltd | 導体回路の形成方法 |
JP2002155390A (ja) * | 2000-11-16 | 2002-05-31 | Hitachi Ltd | 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL9002163A (nl) * | 1990-10-05 | 1992-05-06 | Philips Nv | Werkwijze voor de vervaardiging van een halfgeleiderinrichting. |
TW280837B (ja) * | 1992-06-29 | 1996-07-11 | Philips Electronics Nv | |
DE4426820A1 (de) * | 1993-07-29 | 1995-02-02 | Fuji Photo Film Co Ltd | Bilderzeugungsmaterial und Bilderzeugungsverfahren |
WO1998026639A1 (fr) * | 1995-06-16 | 1998-06-18 | Ibiden Co., Ltd. | Circuit imprime multicouches |
JP3191759B2 (ja) * | 1998-02-20 | 2001-07-23 | 日本電気株式会社 | 半導体装置の製造方法 |
TW440519B (en) * | 1999-04-23 | 2001-06-16 | Dainippon Printing Co Ltd | Shaped sheet and method for producing the same |
JP2001089896A (ja) * | 1999-09-20 | 2001-04-03 | Hitachi Ltd | めっき方法,めっき液,半導体装置及びその製造方法 |
TW437030B (en) * | 2000-02-03 | 2001-05-28 | Taiwan Semiconductor Mfg | Bonding pad structure and method for making the same |
TWI291601B (en) * | 2000-08-01 | 2007-12-21 | Taiwan Nano Electro Opt Tech | Process for producing component with microstructure and finished product thereof |
US6387807B1 (en) * | 2001-01-30 | 2002-05-14 | Speedfam-Ipec Corporation | Method for selective removal of copper |
JP4147753B2 (ja) * | 2001-07-02 | 2008-09-10 | ソニー株式会社 | 光情報記録媒体、光情報記録媒体用原盤およびその製造方法 |
US6553662B2 (en) * | 2001-07-03 | 2003-04-29 | Max Levy Autograph, Inc. | Method of making a high-density electronic circuit |
US8002962B2 (en) * | 2002-03-05 | 2011-08-23 | Enthone Inc. | Copper electrodeposition in microelectronics |
TW590999B (en) * | 2002-08-28 | 2004-06-11 | Alliance Fiber Optic Prod Inc | Mold for producing array optical fiber substrate with V-shaped grooves and method for producing the same |
US6825541B2 (en) * | 2002-10-09 | 2004-11-30 | Taiwan Semiconductor Manufacturing Co., Ltd | Bump pad design for flip chip bumping |
US7060364B2 (en) * | 2002-12-26 | 2006-06-13 | Mitsui Mining & Smelting Co., Ltd. | Film carrier tape for mounting electronic devices thereon |
US7144490B2 (en) * | 2003-11-18 | 2006-12-05 | International Business Machines Corporation | Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer |
-
2005
- 2005-01-27 JP JP2005019437A patent/JP4665531B2/ja not_active Expired - Fee Related
- 2005-08-17 US US11/205,175 patent/US20060163725A1/en not_active Abandoned
-
2008
- 2008-06-12 US US12/137,582 patent/US20080251387A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06302936A (ja) * | 1993-04-14 | 1994-10-28 | Oki Electric Ind Co Ltd | ガラス基板の導体パターン形成方法 |
JPH07116870A (ja) * | 1993-10-26 | 1995-05-09 | Matsushita Electric Works Ltd | 基材表面の処理方法 |
JPH09288358A (ja) * | 1996-04-22 | 1997-11-04 | Hitachi Ltd | 導体回路の形成方法 |
JP2002155390A (ja) * | 2000-11-16 | 2002-05-31 | Hitachi Ltd | 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006210565A (ja) | 2006-08-10 |
US20060163725A1 (en) | 2006-07-27 |
US20080251387A1 (en) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4665531B2 (ja) | 配線板の製造方法 | |
US20060191709A1 (en) | Printed circuit board, flip chip ball grid array board and method of fabricating the same | |
TWI434965B (zh) | A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method | |
JP5937652B2 (ja) | 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法 | |
US20060070769A1 (en) | Printed circuit board and method of fabricating same | |
JP4959052B2 (ja) | 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路 | |
JPH0634448B2 (ja) | 多層プリント配線板及びその製造方法 | |
WO2010074054A1 (ja) | 電子回路の形成方法 | |
JP4862508B2 (ja) | 導体パターン形成方法 | |
JP4060629B2 (ja) | メッキスルーホールの形成方法、及び多層配線基板の製造方法 | |
JP4468191B2 (ja) | 金属構造体及びその製造方法 | |
US9497853B2 (en) | Printed circuit board and method for manufacturing the same | |
TW200407057A (en) | Method for the manufacture of printed circuit boards with integral plated resistors | |
JP2007013048A (ja) | 多層配線基板の製造方法 | |
JP2003526196A (ja) | プリント回路基板に集積レジスタを製造するための組成物および方法 | |
JP2003142829A (ja) | 多層配線基板及びその製造方法 | |
JP2005217250A (ja) | 回路付サスペンション基板の製造方法 | |
JP5672106B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4857832B2 (ja) | 電子回路基板及びその製造方法 | |
JP2010192864A (ja) | 多層配線基板の製造方法 | |
TWI383724B (zh) | 印刷電路板及其製造方法 | |
TWI299971B (en) | Process for manufacturing a wiring substrate | |
TW201334646A (zh) | 印刷電路板及其製造方法 | |
JPH11330695A (ja) | 信頼性に優れた多層回路基板とその製造方法 | |
JP2004186597A (ja) | 半導体装置用テープキャリアの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070402 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |