JP4665531B2 - 配線板の製造方法 - Google Patents

配線板の製造方法 Download PDF

Info

Publication number
JP4665531B2
JP4665531B2 JP2005019437A JP2005019437A JP4665531B2 JP 4665531 B2 JP4665531 B2 JP 4665531B2 JP 2005019437 A JP2005019437 A JP 2005019437A JP 2005019437 A JP2005019437 A JP 2005019437A JP 4665531 B2 JP4665531 B2 JP 4665531B2
Authority
JP
Japan
Prior art keywords
film
metal film
base metal
plating
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005019437A
Other languages
English (en)
Other versions
JP2006210565A (ja
Inventor
登志雄 端場
博史 吉田
晴夫 赤星
斉 鈴木
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005019437A priority Critical patent/JP4665531B2/ja
Priority to US11/205,175 priority patent/US20060163725A1/en
Publication of JP2006210565A publication Critical patent/JP2006210565A/ja
Priority to US12/137,582 priority patent/US20080251387A1/en
Application granted granted Critical
Publication of JP4665531B2 publication Critical patent/JP4665531B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Description

本発明は、銅または銅合金の配線膜を有する配線板及びその製造方法に関する。
電子機器に対する小型化、軽量化、低価格化の要求は年々高まっている。このことから、電子機器に使用される配線基板に対しても小型化、軽量化のために高密度の配線を低コストで形成することが要求されている。配線板の製造方法は、大きく二つに分けられる。一つはサブトラクティブ法であり、もう一つはアディティブ法である。サブトラクティブ法は、樹脂基板に貼り付けた銅箔にエッチングレジスト膜を形成し、配線となる部分以外の銅をエッチングすることにより配線を形成する方法である。アディティブ法は、樹脂基板上の配線となる部分以外をめっきレジスト膜によって覆うことで、配線となる部分のみにめっき膜を形成する方法である。
従来の配線板の製造方法ではサブトラクティブ法、アディティブ法のいずれの方法においても、レジスト膜によって基板表面をマスクすることが必要である。レジスト膜によるマスクのためには、膜形成、露光、現像工程が必要である。これらの工程では薬品の使用及びその廃液処理によりコストが高くなる。また、工程数が多いために処理時間が長くかかってしまう。したがって、レジスト膜によるマスクの工程はプリント配線板を低コストで短時間に製造する上での障害となっていた。
この改善策として、レジスト膜によるマスクを使用しないプリント配線板の製造方法が検討されている。その1つとして、基板表面上に金属シード形成溶液層を形成し、適当な波長の光に露光させることで金属シード層を形成し、めっきなどによって金属膜を形成する方法(たとえば、特許文献1参照)が知られている。また、版を用いて基板表面に化学的に変性されたパターンを形成し、無電解めっきによって配線を形成する方法(たとえば、特許文献2参照)が知られている。
特開平7−336018号公報 特開2002−184752号公報
レジスト膜によるマスクなしに配線板を形成する従来方法は、次の問題点を有する。たとえば、基板表面上に金属シード形成溶液層を形成し、露光させることで金属シード層を形成し、めっきなどによって金属膜を形成する方法では、配線となるめっき膜の形状について十分考慮されていないため、配線の高密度化が困難であった。これは以下の理由による。レジスト膜を用いないでめっきを行うと、めっき膜は下地膜から等方的に成長してしまう。めっき膜が等方的に成長すると、めっきによる配線断面が半円形状になり、同じ断面積を持つ矩形の配線に比べて配線基板上に占める割合が増加する。したがって、断面形状が半円形となる配線は矩形の配線に比べて高密度化には不利となる。
版を用いて基板表面に化学的に変性されたパターンを形成し、無電解めっきによって配線を形成する方法においても、配線となるめっき膜の形状について十分考慮されていない。レジストを用いずにめっきを行うと、下地膜の幅に比べてめっき膜の幅が広くなってしまうために配線の高密度化には不利となる。また、下地膜の設計通りの幅で配線を形成することが出来ない。
したがって、本発明が解決しようとする課題は、レジスト膜によるマスクなしに形状を制御された高密度の配線を有する配線板およびその製造方法を提供することにある。
本発明は、絶縁基板上の配線やバンプを形成する部分に凹凸形状を有する下地金属膜を形成する工程と、電気めっきによって下地金属膜の凹凸を有する部分に銅または銅合金のめっき膜を形成する工程とを含み、めっき液中にめっき反応を抑制する物質を加えることで、前記絶縁基板の表面とめっき膜の側面との角度を90度以下とすることを特徴とする配線板の製造方法にある。
また、本発明は、絶縁基板上に下地金属膜を有し、下地金属膜上に凹凸形状を有し、下地金属膜上の凹凸形状を有する部分に電気めっきによって銅または銅合金よりなる配線又はバンプが形成されており、前記絶縁基板の表面と配線又はバンプの側面との角度が90度以下であることを特徴とする配線板にある。
本発明により、レジスト膜を用いずに、形状の制御された高密度な配線を形成することができる。配線と基板表面との角度を90°以下とすることで、配線の寸法精度を低下させずに、めっきによる配線形成ができる。配線と基板表面との角度を90°以下とすることで、配線の寸法精度を低下させずに、めっきによる配線形成ができる。
本発明者らは、電気めっきのための下地金属膜に適切な凹凸形状を形成し、めっき条件を最適化することで、凹凸形状を有する部分のめっき膜の析出形状を制御できることを見出した。めっき膜の析出条件制御のためには、添加剤としてめっき反応を抑制し、めっき反応の進行と同時にめっき反応抑制効果を失う化合物を加えることが有効である。めっき反応を抑制する特性は、添加剤を加えることで金属の析出過電圧が大きくなることから確認できる。めっき反応の進行と同時にめっき反応抑制効果を失う特性は、めっき液の流速が速い程、つまり添加剤の金属表面への供給速度が速い程、金属の析出過電圧が大きくなることで確認できる。添加剤がめっき反応抑制効果を失うときには、添加剤は分解されて別の物質に変化、或いは、還元されて酸化数の異なる物質に変化する場合がある。
このような添加剤を含むめっき液でめっきを行うと、めっき反応の進行と共に下地金属膜表面では添加剤がその効果を失うために、めっき反応に関与する実効的な添加剤濃度が減少する。下地金属膜の凹凸形状のある部分では、凹凸形状のない部分に比べて相対的に表面積が大きく添加剤の減少速度が速いため、下地金属膜表面近傍での添加剤濃度がより低くなる。したがって、下地金属膜上の凹凸形状のある部分では、めっき反応を抑制する添加剤の効果が少なくなり、めっき速度が速くなる。下地金属膜表面での添加剤の濃度によってめっき反応速度は変化するため、添加剤の濃度分布に応じてめっき膜の形状は変化する。
めっき条件の制御により添加剤の濃度分布を変えることが出来るので、めっき条件の制御によりめっき膜の形状も変えることが出来る。添加剤の濃度分布は添加剤の下地金属膜上への拡散と下地金属膜表面での反応とのバランスによって実現される。よって、添加剤の下地金属膜上への拡散又は下地金属膜表面での反応速度のいずれかを制御することで、凹凸形状のある部分でのめっき膜の析出形状を制御することが可能である。
添加剤の下地金属膜上への拡散速度はめっき液中の添加剤濃度に大きく影響を受け、添加剤の下地金属膜上での反応速度はめっき時の電流密度に大きく影響を受ける。したがって、めっき液中の添加剤濃度やめっき時の電流密度を変えることで、添加剤の濃度分布を制御することが可能となり、凹凸形状のある部分でのめっき膜の優先的な析出とめっき膜形状の制御が可能となる。
本発明の配線板製造方法に関する実施態様について記載する。
1つは、絶縁基板上に下地金属膜を形成し、下地金属膜上の配線やバンプとする部分に凹凸形状を形成し、電気めっきによって凹凸形状を有する部分に銅または銅合金のめっき膜を形成し、下地金属膜の凹凸形状を有する部分以外における下地金属膜及びめっき膜を除去する工程を含み、めっき液中にめっき反応を抑制する物質を加えることで、絶縁基板の表面とめっき膜の側面との角度を90度以下とする。
1つは、絶縁基板上に凹凸形状を有する下地金属膜を形成し、下地金属膜上の配線やバンプとする部分以外の凹凸形状を平坦化し、電気めっきによって下地金属膜上に銅または銅合金のめっき膜を形成し、下地金属膜の凹凸形状を有する部分以外における下地金属膜及びめっき膜を除去する工程を含み、めっき液中にめっき反応を抑制する物質を加えることで、絶縁基板の表面とめっき膜側面との角度を90度以下とする。
1つは、電気めっきの給電層となる下地金属膜を形成し、下地金属膜上に基板となる絶縁膜をキャスティングによって形成し、下地金属膜の配線やバンプとする部分に凹凸形状を形成し、電気めっきによって下地金属膜の凹凸形状を有する部分に銅または銅合金のめっき膜を形成し、下地金属膜の凹凸形状を有する部分以外における下地金属膜及びめっき膜を除去する工程を含み、めっき液中にめっき反応を抑制する物質を加えることで、前記絶縁基板の表面とめっき膜側面との角度を90度以下とする。
本発明では、凹凸形状を有する部分における基板又は下地金属膜のJIS B0601で規定される算術平均粗さRaを、凹凸形状を有する部分以外におけるRaに比べて大きくするか、或いは、凹凸形状を有する部分における基板又は下地金属膜のJIS B0601で規定される粗さ曲線要素の平均長さRSmを、凹凸形状を有する部分以外におけるRSmに比べて小さくする。
優先的にめっき膜が形成される凹凸形状を有する部分における下地金属膜の表面粗さは、JIS B0601で規定される算術平均粗さRaで0.01〜4μmであることが望ましく、また、粗さ曲線要素の平均長さRSmで0.005〜8μmであることが望ましい。特に、凹凸形状を有する部分における下地金属膜の表面粗さはJIS B0601で規定される算術平均粗さRaで0.1〜1μmであり、粗さ曲線要素の平均長さRSmで0.05〜2μmであることが望ましい。
めっき液中に添加する物質は、その物質を添加しためっき液の流速を増加させることによって、めっき析出金属の析出過電圧が大きくなる物質が望ましい。このような物質の一例として、シアニン色素の少なくとも1種を添加することが望ましい。シアニン色素は、特に次の化学構造式(Xは陰イオンであり、nは0,1,2,3のいずれか)で表される化合物が望ましい。
Figure 0004665531
シアニン色素の濃度は3〜15mg/dmが望ましい。また、本発明では、電気銅めっき液にポリエーテル類、有機硫黄化合物、ハロゲン化物イオンから選ばれた少なくとも1種を添加することができる。
金属膜を形成する際の電気銅めっきは、電流密度0.1〜2.0A/dmの定電流で行うことが望ましい。
次に、本発明の配線板に関する実施態様について記載する。
1つは、絶縁基板上に下地金属膜を有し、下地金属膜上に凹凸形状を有し、下地金属膜上の凹凸形状を有する部分に電気めっきによって配線又はバンプが形成されており、前記絶縁基板の表面と配線又はバンプ側面との角度が90度以下であり、前記凹凸形状を有する部分における基板又は下地金属膜のJIS B0601で規定される算術平均粗さRaが凹凸形状を有する部分以外におけるRaに比べて大きいことを特徴とする。
1つは、絶縁基板上に下地金属膜を有し、下地金属膜上に凹凸形状を有し、下地金属膜上の凹凸形状を有する部分に電気めっきによって銅または銅合金の配線又はバンプが形成されており、前記絶縁基板の表面と配線又はバンプ側面との角度が90度以下であり、前記凹凸形状を有する部分における基板又は下地金属膜のJIS B0601で規定される粗さ曲線要素の平均長さRSmが凹凸形状を有する部分以外におけるRSmに比べて小さいことを特徴とする。
凹凸形状を有する部分における下地金属膜の表面粗さは、JIS B0601で規定される算術平均粗さRaで0.01〜4μmであること、或いは、粗さ曲線要素の平均長さRSmで0.005〜8μmであることが望ましい。特に、Raが0.1〜1μm、RSmが0.05〜2μmであることが望ましい。両方を満足するのが最も望ましい。
絶縁基板の表面と配線又はバンプ側面との角度は、1度以上であることが望ましい。
また、配線板は、銅または銅合金めっき膜が絶縁基板表面と平行な面を有することが望ましい。
以下、本発明の実施例について説明する。まず、実施例1〜22及び比較例1の結果をまとめたものを表1に示す。
Figure 0004665531
[実施例1]
図1(a)に示す厚さ25μmのポリイミドフィルムよりなる絶縁基板1(東レ・デュポン株式会社製カプトンEN)の表面に、平均粒径20nmの銀微粒子を分散させた溶液をインクジェット法により吹き付けて、図2に示すように配線幅20μm、厚さ0.2μmの下地金属膜2を形成した。その後、絶縁基板を200℃の温度に加熱して銀微粒子を融着させた。絶縁基板としては、ポリイミドに限定されず、ポリエステル、ガラスエポキシ、フェノール、アラミドなどの樹脂やセラミックス、ガラスなどを用いることができる。また、微粒子としては、銀以外に、白金、金、銅、ニッケル、錫などの金属微粒子を用いることができる。銀微粒子によって形成された下地金属膜表面の凹凸を表面粗さ測定装置によって測定した結果、下地金属膜の表面粗さは、JIS B0601で規定される算術平均粗さRaが0.01μm、粗さ曲線要素の平均長さRSmが0.02μmとなっていた。
下地金属膜形成直後に電気めっきを行い、図1(c)に示すように銅めっき膜3形成した。電気めっきは、表2に示す組成のめっき液に添加剤として表1に示す物質を添加して行った。めっき時間は40分、電流密度は1.25A/dm、めっき液の温度は25℃とし、アノードは含リン銅板を用いた。
Figure 0004665531
めっき後に配線板断面を観察し、図9に示す銅めっき膜側壁とポリイミドフィルム基板との角度θを測定したところ、83度であった。
以上の結果、銀微粒子による下地金属膜上に、配線断面がほぼ矩形の銅配線が形成された配線板を製造することができた。なお、銅めっき膜3側から見た配線板の平面図は図11に示すとおりであり、これは以下の実施例でも同様である。
[実施例2]
図2(a)に示す厚さ25μmのポリイミドフィルム(宇部興産株式会社製ユーピレックスS)よりなる絶縁基板1の表面に、スパッタ法によりマスクを通して、図2に示すように配線幅10μmの下地金属膜2を形成した。下地金属膜は、基板上に形成した厚さ0.01μmのニッケル膜とニッケル膜上に形成した厚さ0.5μmの銅膜との二層からなる。下地金属膜としては、ニッケルと銅の積層膜に限定されず、クロムと銅の積層膜などを用いることができる。その後、銅粗化処理を行って、図2(b)に示すように銅膜表面に凹凸形状を形成した。なお、図2(b)の下地金属膜は、図示していないが二層になっている。銅粗化処理は日本マクダーミッド株式会社製マルチボンドを用い、表3に示す工程を用いた。銅粗化液としては、上記の他にメック株式会社のメックエッチボンド、シプレイ・ファーイースト株式会社のサーキュボンド、日本アルファメタルズ株式会社のアルファプレップなどを用いることができる。
Figure 0004665531
銅粗化処理後の銅膜表面の凹凸形状を表面粗さ測定装置によって測定した結果、下地金属膜の表面粗さはJIS B0601で規定される算術平均粗さRaが0.05μm、粗さ曲線要素の平均長さRSmが0.04μmとなっていた。下地金属膜2における銅膜表面に凹凸形状をつけた直後に電気めっきを行い、図2(c)に示すように銅めっき膜3を形成した。電気めっきは実施例1と同様のめっき液組成及びめっき条件を用いた。めっき後に配線板断面を観察し、図9に示す銅めっき膜側壁とポリイミドフィルム基板との角度θを測定したところ、83度であった。
以上の結果、スパッタ法で形成した銅膜上に、配線断面がほぼ矩形の銅配線を有する配線板を形成することができた。
[実施例3]
図3(a)に示すように、ガラスエポキシ樹脂よりなる絶縁基板1の表面に、スパッタ法により下地金属膜2として厚さ1.0μmの銅下地膜を形成した。次に、銅粗化処理を行って銅表面の配線を形成する部分に凹凸形状を形成し、図2(b)に示した形にした。凹凸形状の形成には、サンドブラストを用いた。サンドブラストは、配線幅8μmのマスクパターンを通して、アルミナ微粒子を銅表面に吹き付けることで行った。サンドブラスト処理した銅表面の凹凸形状を表面粗さ測定装置によって測定した結果、下地金属膜の表面粗さはJIS B0601で規定される算術平均粗さRaが0.4μm、粗さ曲線要素の平均長さRSmが1.1μmとなっていた。銅表面に凹凸形状をつけた直後に電気めっきを行い、図3(c)に示すように銅めっき膜3を形成した。電気めっきは実施例1と同様のめっき液組成及びめっき条件を用いた。次に、銅エッチング液(メック株式会社製メックブライト)を用いて凹凸形状を形成していない部分の銅めっき膜と銅下地膜を除去し、更にメック株式会社製メックリムーバーを用いて、ニッケル下地膜を除去し、図3(d)に示した形にした。めっき後に配線板断面を観察し、図9に示す銅膜側壁とポリイミドフィルム基板との角度θを測定したところ、85度であった。
以上の結果、サンドブラストにより凹凸形状を形成した銅下地膜上に、配線断面がほぼ矩形の銅配線を有する配線板を形成することができた。
[実施例4]
図4(a)に示すように、厚さ25μmのポリイミドフィルムよりなる絶縁基板1の表面を、表4に示す液温25℃の表面改質処理水溶液で2分間処理した後、無電解銅めっき液(日立化成社製CUST−2000)を用いてめっきを行い、下地金属膜2を形成した。めっき後は流水を用いて水洗し、25℃で2時間真空乾燥を行った。この時の銅膜厚は約300nmであった。めっき後の下地銅膜表面の凹凸を表面粗さ測定装置によって測定した結果、下地金属膜の表面粗さはJIS B0601で規定される算術平均粗さRaが1.5μm、粗さ曲線要素の平均長さRSmが1.4μmとなっていた。
Figure 0004665531
次に、幅10μmの配線とする部分を除いたところ、つまり配線を形成しない部分に、銅微粒子を分散させた溶液を吹き付けた。その後、真空中で350℃、30分間アニールを行った。銅微粒子を吹き付けた部分の凹凸を表面粗さ測定装置によって測定した結果、表面粗さはJIS B0601で規定される算術平均粗さRaが0.005μm、粗さ曲線要素の平均長さRSmが11μmとなり、銅膜表面が平坦化されたことがわかった。この状態を図4(b)に示す。
次に、電気めっきを行い、図4(c)に示すように銅めっき膜3を形成した。電気めっきはめっき時間を20分とした以外は実施例1と同様のめっき液組成及びめっき条件を用いた。その後、銅エッチング液(メック株式会社製メックブライト)を用いて凹凸形状を平坦化した部分の銅めっき膜と銅下地膜を除去し、図4(d)に示した形にした。めっき後に配線板断面を観察し、図9に示す銅めっき膜側壁とポリイミドフィルム基板との角度θを測定したところ、80度であった。
以上の結果、凹凸形状を形成した銅下地膜上に、配線断面が矩形の銅配線を有する配線板を形成することができた。
[実施例5]
図5(a)に示す厚さ25μmのポリイミドフィルムよりなる絶縁基板1の表面に粗化処理を行い、図5(b)に示すように凹凸形状を形成した。粗化処理は、表5に示す工程を用いた。粗化処理液としては過マンガン酸カリウムと水酸化ナトリウムとの混合溶液に限定されず、クロム酸と硫酸との混合溶液、クロム酸とホウフッ化水素酸との混合溶液などを用いることができる。
Figure 0004665531
次に、絶縁基板1の表面に平均粒径10nmの銅微粒子を分散させた溶液を吹き付けて、図5(c)に示すように配線幅30μm、厚さ0.03μmの下地金属膜2を形成した。銅微粒子によって形成された下地金属膜表面の凹凸を表面粗さ測定装置によって測定した結果、JIS B0601で規定される算術平均粗さRaが2.0μm、粗さ曲線要素の平均長さRSmが4.0μmとなっていた。
下地金属膜2の形成直後に電気めっきを行い、図5(d)に示すように銅めっき膜3を形成した。電気めっきは実施例1と同様のめっき液組成及びめっき条件を用いた。めっき後に配線板断面を観察し、図9に示す銅めっき膜側壁とポリイミドフィルム基板との角度θを測定したところ、86度であった。
以上の結果、銅微粒子による下地金属膜上に、配線断面がほぼ矩形の銅配線が形成された配線板を製造することができた。
[実施例6]
図6(a)に示すように、エポキシ樹脂よりなる絶縁基板1の表面に、幅10μmにわたって、250nm間隔で、幅250nm、高さ400nmの凸部を有するシリコン製の金型4を押し付け、凹凸形状を形成した。絶縁基板1をガラス転移温度付近まで加熱しながら金型を押し付けることで、エポキシ樹脂基板1を軟化させて金型と同じ形状に変形させた。絶縁基板1と金型4を25℃まで冷却した後、絶縁基板1と金型4を引き剥がした。これにより、図6(b)に示すように、絶縁基板1の表面の一部に凹凸形状が形成することができた。次に、絶縁基板1の表面にスパッタ法によりニッケルとクロムの比が1:1のニッケル・クロム膜を10nm厚さに形成し、その上に化学気相成長法により100nmの銅膜を形成した。ニッケル・クロム膜と銅膜により下地金属膜2が構成される。この状態を図6(c)に示す。下地金属膜2の表面の凹凸形状を観察した結果、下地金属膜2が絶縁基板の凹凸形状を維持していることがわかった。
下地金属膜2の形成直後に電気めっきを行い、図6(d)に示すように銅めっき膜3を形成した。電気めっきはめっき時間を90分とした以外は実施例1と同様のめっき液組成及びめっき条件を用いた。次に、硫酸と過酸化水素を含む水溶液を用いて凹凸形状を形成していない部分の銅めっき膜と下地金属膜の銅膜を除去し、更に過マンガン酸カリウムを含む水溶液を用いてニッケル・クロム膜を除去した。めっき後に配線板断面を観察し、図9に示す銅めっき膜側壁とポリイミドフィルム基板との角度θを測定したところ、83度であった。
以上の結果、凹凸形状を形成した銅下地膜上に、配線断面がほぼ矩形の銅配線を形成することができた。
[実施例7]
図7(a)に示すように、ポリイミドフィルムよりなる絶縁基板1の表面に、クロム酸と硫酸との混合溶液を用いて粗化処理を行い、凹凸形状を形成した。凹凸形状が形成された部分の表面粗さを表面粗さ測定装置によって測定した結果、JIS B0601で規定される算術平均粗さRaが1.0μm、粗さ曲線要素の平均長さRSmが1.1μmとなっていた。次に、図7(b)に示すように、絶縁基板1の表面に幅10μmの凹部を有するシリコン製の金型4を押し付けて、配線を形成しない部分の凹凸形状を平坦化した。絶縁基板をガラス転移温度付近まで加熱しながら金型を押し付けることで、絶縁基板を軟化させ、金型4と同じ形状に変形させた。なお、この時、金型4の凹部は絶縁基板1に触れないようにした。次に、絶縁基板1と金型を25℃まで冷却した後、絶縁基板1と金型を引き剥がした。これにより、図7(c)に示すように、絶縁基板1の表面の一部を残して凹凸形状が平坦化できた。凹凸形状が平坦化された部分の表面粗さを表面粗さ測定装置によって測定した結果、JIS B0601で規定される算術平均粗さRaが0.006μm、粗さ曲線要素の平均長さRSmが9μmとなっていた。
次に、絶縁基板1の表面にスパッタ法によりニッケルとクロム比が1:1のニッケル・クロム膜を10nm厚さに形成し、その上に蒸着法により100nmの銅膜を形成した。ニッケル・クロム膜と銅膜により下地金属膜2が構成される。この状態を図7(d)に示す。下地金属膜2の凹凸形状を形成した部分の表面粗さを表面粗さ測定装置によって測定した結果、JIS B0601で規定される算術平均粗さRaが1.0μm、粗さ曲線要素の平均長さRSmが1.1μmとなっており、下地金属膜2が絶縁基板の凹凸形状を維持していることがわかった。
下地金属膜2の形成直後に電気めっきを行い、図7(e)に示すように銅めっき膜3を形成した。電気めっきは実施例1と同様のめっき液組成及びめっき条件を用いた。次に、硫酸と過酸化水素を含む水溶液を用いて凹凸形状を形成していない部分の銅めっき膜3と下地金属膜の銅を除去し、続いて過マンガン酸カリウムを含む水溶液を用いてニッケル・クロム膜を除去した。めっき後に配線板断面を観察し、図9に示す銅めっき膜側壁とポリイミドフィルム基板との角度θを測定したところ、89度であった。
以上の結果、凹凸形状を形成した下地金属膜上に、配線断面がほぼ矩形の銅配線が形成された配線板を製造することができた。
[実施例8]
図8(a)に示すように、厚さ8μmの電解銅箔よりなる下地金属膜2の上のマット面にキャスティング法により厚さ25μmのポリイミドよりなる絶縁基板1を形成した。次に、銅粗化処理を行って下地金属膜表面の配線を形成する部分に、図8(b)に示すように凹凸形状を形成した。凹凸形状の形成には、サンドブラストを用いた。サンドブラストは、配線幅10μmのマスクパターンを通して、アルミナ微粒子を下地金属膜表面に吹き付けることで行った。サンドブラスト処理した下地金属膜表面の凹凸形状を表面粗さ測定装置によって測定した結果、JIS B0601で規定される算術平均粗さRaが0.4μm、粗さ曲線要素の平均長さ RSmが1.1μmであった。銅表面に凹凸形状をつけた直後に電気めっきを行い図8(c)に示すように銅めっき膜3を形成した。電気めっきは実施例1と同様のめっき液組成及びめっき条件を用いた。次に、銅エッチング液(メック株式会社製メックブライト)を用いて凹凸形状を形成していない部分の銅めっき膜と銅箔を除去し、図8(d)に示した形にした。めっき後に配線板断面を観察し、図9に示す銅めっき膜側壁とポリイミドフィルム基板との角度θを測定したところ、85度であった。
以上の結果、サンドブラストにより凹凸形状を形成した下地金属膜上に、配線断面がほぼ矩形の銅配線が形成された配線板を製造することができた。
[実施例9〜22]
表1に示すように、添加剤濃度と、めっき電流密度を変えた以外は実施例3と同様の方法で実施例9〜22の配線板を製造した。めっき後に配線板断面を観察した結果、図9に示す銅めっき膜側壁に対する基板との角度θは、添加剤濃度と、めっき電流密度によって異なり、これらの条件を変えることで角度θを制御できることがわかった。その結果、図10(a)(b)(c)に示すように、断面形状が矩形、台形或いは三角形の配線及びバンプを有する配線板を製造することができた。また、本実施例では、配線底部の幅に対する配線側壁の高さの比を1以上とすることができ、マイグレーション耐性の高い配線板を製造することができた。
[比較例1]
粗化処理を行わないこと以外は実施例2と同様の方法でめっきを行い、配線を形成した。めっき後に配線板断面を観察した結果、図9に示す銅めっき膜側壁と基板との角度θは135度であった。めっき前では幅10μmであった配線部分が、めっき後では18μmの配線幅となり、短絡している部分も見られた。
レジストによるマスクなしに、微細パターンにめっきができることによって、配線やバンプだけでなく受動素子などの配線板に搭載される素子の形成にも適用できる。
本発明による配線板製造方法の位置実施例を示す断面図である。 本発明による配線板製造方法の他の実施例を示す断面図である。 本発明による配線板製造方法の他の実施例を示した断面図である。 本発明による配線板製造方法の他の実施例を示す断面図である。 本発明による配線板製造方法の他の実施例を示す断面図である。 本発明による配線板製造方法の他の実施例を示す断面図である。 本発明による配線板製造方法の他の実施例を示した断面図である。 本発明による配線板製造方法の他の実施例を示した断面図である。 配線の断面形状の評価方法を示した図である。 本発明の実施例により得られた配線の断面形状を示した断面図である。 銅めっき膜側から見た配線板の平面図である。
符号の説明
1…絶縁基板、2…下地金属膜、3…銅めっき膜、4…金型。

Claims (11)

  1. 絶縁基板上に銅配線を有する配線板の製造方法において、前記銅配線及び/又はバンプを形成する部分に凹凸形状を有する下地金属膜を形成する工程と、めっき析出金属の析出過電圧を大きくする物質を含むめっき液を用いて電気めっきにより前記凹凸形状を有する部分に銅めっき膜を形成する工程とを含み、前記凹凸形状を有する部分における表面粗さは、JIS B0601で規定される算術平均粗さRaで0.01〜4μmであり、前記凹凸形状を有する部分以外における表面粗さに比べて大きくしてあり、前記凹凸形状を有する部分の前記絶縁基板の表面と前記銅めっき膜の側面との角度が90度以下の前記銅めっき膜を形成することを特徴とする配線板の製造方法。
  2. 請求項1において、前記凹凸形状を有する部分の表面粗さは、JIS B0601で規定される粗さ曲線要素の平均長さRSmで0.005〜8μmであることを特徴とする配線板の製造方法。
  3. 請求項1において、前記物質が、前記めっき液の流速を増加させることによってめっき析出金属の析出過電圧を大きくする物質であることを特徴とする配線板の製造方法。
  4. 請求項1において、前記物質がシアニン色素であることを特徴とする配線板の製造方法。
  5. 請求項4において、前記シアニン色素が次の化学構造式(Xは陰イオンであり、nは0,1,2,3のいずれか)で表される化合物であることを特徴とする配線板の製造方法。
    Figure 0004665531
  6. 請求項4において、前記シアニン色素の濃度が3〜15mg/dmであることを特徴とする配線板の製造方法。
  7. 請求項1において、前記電気めっきは、電流密度が0.1〜2.0A/dmの定電流で行うことを特徴とする配線板の製造方法。
  8. 請求項1において、前記絶縁基板上に前記下地金属膜を形成したのち、前記下地金属膜の上に前記凹凸形状を形成し、前記電気めっきによって前記下地金属膜の上に前記銅めっき膜を形成したのち、前記凹凸形状を有する部分以外における前記下地金属膜及び前記銅めっき膜を除去することを特徴とする配線板の製造方法。
  9. 請求項1において、前記絶縁基板上に前記凹凸形状を有する前記下地金属膜を形成し、前記銅配線及び/又は前記バンプを形成する部分以外の前記凹凸形状を平坦化し、前記下地金属膜の上に前記電気めっきによって前記銅めっき膜を形成し、前記凹凸形状を有する部分以外における前記下地金属膜及び前記銅めっき膜を除去するようにしたことを特徴とする配線板の製造方法。
  10. 請求項1において、前記電気めっきの給電層となる前記下地金属膜を形成したのち、前記下地金属膜の上に前記絶縁基板となる絶縁膜をキャスティングによって形成し、前記下地金属膜の配線及び/又はバンプとする部分に前記凹凸形状を形成し、前記電気めっきによって前記下地金属膜の上に前記銅めっき膜を形成し、前記凹凸形状を有する部分以外における前記下地金属膜及び前記めっき膜を除去することを特徴とする配線板の製造方法。
  11. 請求項1において、前記めっき液にポリエーテル類、有機硫黄化合物及びハロゲン化物イオンから選ばれた少なくとも1種を添加することを特徴とする配線板の製造方法。
JP2005019437A 2005-01-27 2005-01-27 配線板の製造方法 Expired - Fee Related JP4665531B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005019437A JP4665531B2 (ja) 2005-01-27 2005-01-27 配線板の製造方法
US11/205,175 US20060163725A1 (en) 2005-01-27 2005-08-17 Wiring board and production method thereof
US12/137,582 US20080251387A1 (en) 2005-01-27 2008-06-12 Wiring Board and Production Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005019437A JP4665531B2 (ja) 2005-01-27 2005-01-27 配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2006210565A JP2006210565A (ja) 2006-08-10
JP4665531B2 true JP4665531B2 (ja) 2011-04-06

Family

ID=36695922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005019437A Expired - Fee Related JP4665531B2 (ja) 2005-01-27 2005-01-27 配線板の製造方法

Country Status (2)

Country Link
US (2) US20060163725A1 (ja)
JP (1) JP4665531B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4468191B2 (ja) 2005-01-27 2010-05-26 株式会社日立製作所 金属構造体及びその製造方法
KR100649742B1 (ko) * 2005-10-19 2006-11-27 삼성전기주식회사 박막 커패시터가 내장된 인쇄회로기판 및 그 제조방법
KR100649755B1 (ko) * 2005-11-07 2006-11-27 삼성전기주식회사 박막 커패시터 내장된 인쇄회로기판 및 그 제조방법
JP4251458B2 (ja) * 2005-12-21 2009-04-08 Tdk株式会社 チップ部品の実装方法及び回路基板
JP4857832B2 (ja) * 2006-03-14 2012-01-18 日立電線株式会社 電子回路基板及びその製造方法
JP4862508B2 (ja) * 2006-06-12 2012-01-25 日立電線株式会社 導体パターン形成方法
JP4693813B2 (ja) * 2007-06-12 2011-06-01 ブラザー工業株式会社 ノズルプレートの製造方法
US7952261B2 (en) 2007-06-29 2011-05-31 Bayer Materialscience Ag Electroactive polymer transducers for sensory feedback applications
JP4682285B2 (ja) 2007-08-30 2011-05-11 日立電線株式会社 配線及び層間接続ビアの形成方法
JP2009260216A (ja) * 2008-03-19 2009-11-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8618678B2 (en) * 2008-11-05 2013-12-31 Himax Technologies Limited Chip structure and chip package structure
CN102373492A (zh) * 2010-08-13 2012-03-14 北大方正集团有限公司 电路板表面进行选择性电镀的方法和电路板
US9603257B2 (en) * 2010-10-22 2017-03-21 Sony Corporation Pattern substrate, method of producing the same, information input apparatus, and display apparatus
CN103416108B (zh) 2010-12-24 2016-11-02 Lg伊诺特有限公司 印刷电路板及其制造方法
KR20140008416A (ko) 2011-03-01 2014-01-21 바이엘 인텔렉쳐 프로퍼티 게엠베하 변형가능한 중합체 장치 및 필름을 제조하기 위한 자동화 제조 방법
US20150009009A1 (en) * 2011-04-07 2015-01-08 Bayer Intellectual Property Gmbh Conductive polymer fuse
US8409979B2 (en) 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
KR20150031285A (ko) 2012-06-18 2015-03-23 바이엘 인텔렉쳐 프로퍼티 게엠베하 연신 공정을 위한 연신 프레임
US9215809B2 (en) * 2012-08-10 2015-12-15 Smartrac Technology Gmbh Contact bumps methods of making contact bumps
US10123415B2 (en) * 2012-09-07 2018-11-06 Ngk Spark Plug Co., Ltd. Wiring substrate and production method therefor
CN103717010A (zh) * 2012-10-08 2014-04-09 苏州卓融水处理科技有限公司 一种增强无核封装基板种子层附着力的处理方法
US9590193B2 (en) 2012-10-24 2017-03-07 Parker-Hannifin Corporation Polymer diode
US9673125B2 (en) * 2012-10-30 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
JP7354573B2 (ja) * 2019-04-11 2023-10-03 株式会社レゾナック 配線基板
JP2022127486A (ja) 2021-02-19 2022-08-31 トヨタ自動車株式会社 配線基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302936A (ja) * 1993-04-14 1994-10-28 Oki Electric Ind Co Ltd ガラス基板の導体パターン形成方法
JPH07116870A (ja) * 1993-10-26 1995-05-09 Matsushita Electric Works Ltd 基材表面の処理方法
JPH09288358A (ja) * 1996-04-22 1997-11-04 Hitachi Ltd 導体回路の形成方法
JP2002155390A (ja) * 2000-11-16 2002-05-31 Hitachi Ltd 銅めっき液及びそれを用いた半導体集積回路装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9002163A (nl) * 1990-10-05 1992-05-06 Philips Nv Werkwijze voor de vervaardiging van een halfgeleiderinrichting.
TW280837B (ja) * 1992-06-29 1996-07-11 Philips Electronics Nv
DE4426820A1 (de) * 1993-07-29 1995-02-02 Fuji Photo Film Co Ltd Bilderzeugungsmaterial und Bilderzeugungsverfahren
WO1998026639A1 (fr) * 1995-06-16 1998-06-18 Ibiden Co., Ltd. Circuit imprime multicouches
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
TW440519B (en) * 1999-04-23 2001-06-16 Dainippon Printing Co Ltd Shaped sheet and method for producing the same
JP2001089896A (ja) * 1999-09-20 2001-04-03 Hitachi Ltd めっき方法,めっき液,半導体装置及びその製造方法
TW437030B (en) * 2000-02-03 2001-05-28 Taiwan Semiconductor Mfg Bonding pad structure and method for making the same
TWI291601B (en) * 2000-08-01 2007-12-21 Taiwan Nano Electro Opt Tech Process for producing component with microstructure and finished product thereof
US6387807B1 (en) * 2001-01-30 2002-05-14 Speedfam-Ipec Corporation Method for selective removal of copper
JP4147753B2 (ja) * 2001-07-02 2008-09-10 ソニー株式会社 光情報記録媒体、光情報記録媒体用原盤およびその製造方法
US6553662B2 (en) * 2001-07-03 2003-04-29 Max Levy Autograph, Inc. Method of making a high-density electronic circuit
US8002962B2 (en) * 2002-03-05 2011-08-23 Enthone Inc. Copper electrodeposition in microelectronics
TW590999B (en) * 2002-08-28 2004-06-11 Alliance Fiber Optic Prod Inc Mold for producing array optical fiber substrate with V-shaped grooves and method for producing the same
US6825541B2 (en) * 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
US7060364B2 (en) * 2002-12-26 2006-06-13 Mitsui Mining & Smelting Co., Ltd. Film carrier tape for mounting electronic devices thereon
US7144490B2 (en) * 2003-11-18 2006-12-05 International Business Machines Corporation Method for selective electroplating of semiconductor device I/O pads using a titanium-tungsten seed layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302936A (ja) * 1993-04-14 1994-10-28 Oki Electric Ind Co Ltd ガラス基板の導体パターン形成方法
JPH07116870A (ja) * 1993-10-26 1995-05-09 Matsushita Electric Works Ltd 基材表面の処理方法
JPH09288358A (ja) * 1996-04-22 1997-11-04 Hitachi Ltd 導体回路の形成方法
JP2002155390A (ja) * 2000-11-16 2002-05-31 Hitachi Ltd 銅めっき液及びそれを用いた半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JP2006210565A (ja) 2006-08-10
US20060163725A1 (en) 2006-07-27
US20080251387A1 (en) 2008-10-16

Similar Documents

Publication Publication Date Title
JP4665531B2 (ja) 配線板の製造方法
US20060191709A1 (en) Printed circuit board, flip chip ball grid array board and method of fabricating the same
TWI434965B (zh) A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
JP5937652B2 (ja) 電子回路用の圧延銅箔又は電解銅箔及びこれらを用いた電子回路の形成方法
US20060070769A1 (en) Printed circuit board and method of fabricating same
JP4959052B2 (ja) 導電性トレースの改良された形成方法およびそれによって製造されたプリント回路
JPH0634448B2 (ja) 多層プリント配線板及びその製造方法
WO2010074054A1 (ja) 電子回路の形成方法
JP4862508B2 (ja) 導体パターン形成方法
JP4060629B2 (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP4468191B2 (ja) 金属構造体及びその製造方法
US9497853B2 (en) Printed circuit board and method for manufacturing the same
TW200407057A (en) Method for the manufacture of printed circuit boards with integral plated resistors
JP2007013048A (ja) 多層配線基板の製造方法
JP2003526196A (ja) プリント回路基板に集積レジスタを製造するための組成物および方法
JP2003142829A (ja) 多層配線基板及びその製造方法
JP2005217250A (ja) 回路付サスペンション基板の製造方法
JP5672106B2 (ja) 配線基板及び配線基板の製造方法
JP4857832B2 (ja) 電子回路基板及びその製造方法
JP2010192864A (ja) 多層配線基板の製造方法
TWI383724B (zh) 印刷電路板及其製造方法
TWI299971B (en) Process for manufacturing a wiring substrate
TW201334646A (zh) 印刷電路板及其製造方法
JPH11330695A (ja) 信頼性に優れた多層回路基板とその製造方法
JP2004186597A (ja) 半導体装置用テープキャリアの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070402

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees