JP2002155390A - 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 - Google Patents
銅めっき液及びそれを用いた半導体集積回路装置の製造方法Info
- Publication number
- JP2002155390A JP2002155390A JP2000349060A JP2000349060A JP2002155390A JP 2002155390 A JP2002155390 A JP 2002155390A JP 2000349060 A JP2000349060 A JP 2000349060A JP 2000349060 A JP2000349060 A JP 2000349060A JP 2002155390 A JP2002155390 A JP 2002155390A
- Authority
- JP
- Japan
- Prior art keywords
- copper plating
- copper
- plating solution
- plating
- electrolytic copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D3/00—Electroplating: Baths therefor
- C25D3/02—Electroplating: Baths therefor from solutions
- C25D3/38—Electroplating: Baths therefor from solutions of copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electroplating And Plating Baths Therefor (AREA)
Abstract
めの高アスペクト比を有する開口部の内部に電気めっき
によってボイドやシームのない銅を充填することによっ
て半導体集積回路装置の信頼性及び製造歩留を向上する
こと、及びそれに適した電気銅めっき液を提供するこ
と。 【解決手段】 開口部の内部を銅で埋め込む際にシアニ
ン染料、例えばインドリウム化合物、を添加した電気銅
めっき液を用いることによって、開口部内の底部に優先
的に銅をめっきする。
Description
絶縁層中の微細な開口部内に電気めっきで銅を埋め込む
ために使用する電気銅めっき液、及びそれを用いて多層
配線を形成した半導体集積回路装置の製造方法に関す
る。
れている材料としてはアルミニウムやアルミニウムと銅
の合金などがある。LSIの高集積化に伴い配線の微細
化が進むと、配線抵抗と容量の増加による信号伝達の遅
延やエレクトロマイグレーションによる信頼性の低下が
問題となる。この問題を解決する手段としては、金、
銀、銅などのより抵抗の低い金属で配線を形成し、配線
抵抗を低減させる方法がある。中でも銅はアルミニウム
やその合金に代わる材料として期待されている。
い化合物を作ることができないため、ドライエッチング
で微細な配線パターンを形成することは困難である。こ
のため、まず絶縁体層の配線パターンに相当する箇所に
溝や穴を形成し、次いでその溝や穴を銅で充填する方法
(ダマシン法)が用いられる。一般的には基板の溝や穴
部分を含めた表面全体をメタライズした後、化学機械研
磨(CMP)により余分な金属を取り除いて配線を形成
する。
溝や穴を形成した層間絶縁膜表面に拡散防止層(バリヤ
ー層)及び銅シード層をスパッタ法により形成し、シー
ド層を給電層として電気めっきによって配線金属を埋め
込む。バリヤー層としてはタンタル、タングステンなど
の高融点金属とその合金や窒化チタン、窒化タンタルな
どの窒化物が用いられる。
ッタなどの物理的気相成長(PVD)法、化学的気相成
長(CVD)法、めっき法などがある。PVD法では溝
や穴の側壁に対する金属のカバレジ性が悪く、アスペク
ト比が大きくなる(即ち、溝や穴が微細で深くなる)と
充填される金属内に気泡(ボイド)が発生してしまう。
CVD法ではカバレジ性は比較的良いが、原料物質のコ
ストが高いという問題がある。これらに比べめっき法は
コストが低く、埋め込み性も良いことから注目されてい
る。特に電気めっき法は埋め込み性に優れ、スループッ
トも高く、量産性がよいことから溝や穴の充填方法とし
ては最も有力である。
は、シード層上によう素被着層を形成した後、電気めっ
き法により配線溝を充填する方法が開示されている。
剤を含まないめっき液によってパルス電流を用いた電気
めっき法により配線を形成する方法が開示されている。
は、支持電解質をほとんど含まないめっき液で配線を形
成する方法が開示されている。
めっきを用いて微細な溝や穴を金属で充填する方法が種
々検討されているが、それぞれ問題点を有する。
では、めっきがコンフォーマルに成長するので、シード
層表面に凹凸が存在する場合には、めっきが進行して溝
や穴の側壁の凸部同士が接触するとボイドが発生してし
まう。よう素によってめっき膜の表面が平坦化された場
合でも、膜が完全に平坦になることはないため溝や穴の
中央にはシームが発生してしまう。
では、パルス電流を用いて拡散層を薄くすることで、微
細な溝や穴への均一な析出が期待できるが、前述のよう
にコンフォーマルに析出するだけでは、ボイドやシーム
が発生する。添加剤を含まないめっき液では、めっき膜
は下地であるシード層の凹凸を反映して成長するため、
平坦な膜を形成することは困難である。
示す方法では、めっき液中の支持電解質を著しく減少さ
せて微小な溝や穴内への銅の拡散量を増加させている。
しかし、十分な量の銅が供給される場合であっても、溝
や穴内ではコンフォーマルな析出となり、ボイドやシー
ムが発生する。
ではアスペクト比の大きい溝や穴の完全な充填は困難で
ある。ボイド・シームが存在する配線では、配線抵抗の
上昇、電気信号の伝達の遅延等の問題が起きることか
ら、このような微細な溝や穴でも完全に充填することが
可能な技術が切望されていた。
TA(Advanced Metallization Conference)、P65
〜102で「Copper Electrodeposition for IC Interc
onnect Formation」と題してJ.Reid氏がボトムア
ップ フィリング技術、即ち溝の底部での銅めっきを促
進する技術、によって溝内を銅で埋めることを発表した
ように、そのメカニズムやそれに適しためっき液に関す
る研究が盛んに行われてきている。
有する溝や穴内に銅を再現性よく充填するのに適した電
気銅めっき液を提供することである。
スペクト比を有する溝や穴内にボイドやシームを発生さ
せずに銅を再現性よく充填するのに適した電気銅めっき
液を提供することである。
内をかかるめっき液を用いて間隙なく(即ち、ボイドも
シームも存在させずに)銅で埋め込んだエレクトロマイ
グレーション耐性が高い配線層を有する配線密度の高い
半導体集積回路装置を提供することである。
発明のうち、代表的なものの概要を簡単に説明すれば次
の通りである。
るところは、配線基板表面に形成された高アスペクト比
の溝や穴等の開口部の底部から銅めっきが優先的に進行
するに適した添加剤を電気銅めっき液に加えたことであ
る。
イオン及び電解質を含むめっき液にシアニン染料が添加
されていることを特徴としている。
オン及び電解質を含むめっき液に添加物として次の化学
構造式(1)で表されるシアニン染料のうち少なくとも
一種類を含むことを特徴としている。ただし、化学構造
式(1)中で、X―は陰イオンであり、nは0、1、
2、又は3(以下、n=0〜3と記す)である。
オン及び電解質を含むめっき液にインドリウム化合物
(indolium compound)が添加されていることを特徴と
している。
いて、めっき液中に含まれる前記シアニン染料又はイン
ドリウム化合物の濃度が1〜15mg/liter(以下mg
/Lと記すことがある)であることを特徴としている。
ポリエーテル類、有機硫黄化合物、ハロゲン化物イオン
の一つ又は複数が更に添加されている。
製造方法は、複数の回路素子領域が形成された半導体ウ
エハの主表面の上部に開口部を有する絶縁層を設け、開
口部内の底部及び側壁表面及び絶縁層の上表面にバリヤ
金属層及びシード金属層を堆積し、上記した電気銅めっ
き液を用いた電気めっきにより開口部内をボイドやシー
ムの存在しない銅で充填することによって配線層を形成
することを特徴としているものであり、信頼性の優れた
高集積密度のLSIを再現性よく製造することができ
る。
て微細な溝や穴を低抵抗金属で充填する場合、使用可能
な金属は金、銀、銅などである。これらの金属は隣接す
る絶縁体層や半導体層中に拡散して回路素子特性を劣化
させるため、前記金属の下にバリヤ層を設けてその拡散
を防止する必要がある。バリヤ層として機能する導電体
としては窒化チタン、窒化タングステン、窒化タンタル
等の金属窒化物、及びタンタル、タングステン等の高融
点金属とその合金が挙げられる。また、このバリヤ層は
溝や穴の内部だけではなく、溝や穴を形成している絶縁
層の表面上にも連続して設けられる。
からなるバリヤ層は、比較的抵抗が高く、また表面に安
定な酸化物を形成することから、直接電気めっきを施す
ことは困難である。このため、前記バリヤ層上にPVD
法、CVD法、無電解めっき法などを用いて給電層とな
るシード層(例えば、銅膜)を更に形成する。
上に電気銅めっきにより本願の対象としている銅の膜を
電気めっきして上記溝や穴の内部をその銅の膜で充填す
るが、この形成された銅膜の特性はシード層の形状や膜
厚によって非常に敏感に影響を受ける。
ド層の存在しない場所からのめっき速度は非常に遅い
か、またはめっきが析出しないため、ボイドの発生原因
となる。また、シード層の厚さが均一でなくその表面に
凹凸がある場合には電気銅めっき時に成長する銅膜の均
一性がなくなり(即ち、銅膜の厚さが異なり)、溝や穴
の内部を埋め込む銅膜中にシーム(所謂、縫い目のよう
な境界線)が形成されてしまう。このようなボイドやシ
ームが存在するとその個所にめっき液成分や空気や水分
が閉じ込められた状態となるため、できあがった微細で
高密度な配線を有する半導体集積回路装置の信頼性を低
下せしめることになる。従って、上記シード層は絶縁体
層の表面及び溝や穴内の全表面に均一に形成することが
必要であるが、極めて多数の開口部を有するLSIにお
いてはそのバラツキは無視できず結局良品率、即ち歩留
に影響を与えることになる。
も、開口部付近で優先的に電気銅めっきが成長した場合
には、開口部がその銅めっき膜でふさがれることとなり
開口部の内部ではめっきが進まなくなるため、めっき液
が残留したボイドが発生する。また、電気銅めっきがコ
ンフォーマルに成長した場合でも、めっき膜が完全に平
坦になることはないため、中央部分にボイドやシームが
発生することは避けられない。
い銅膜で充填するためには、溝や穴の底部から優先的に
電気銅めっきを成長させる必要がある。しかも、上述し
たように、シード層の有する特性バラツキに影響を受け
ることなく再現性よくそれを実行することが必要であ
る。
剤を用いることによって、底部から優先的にめっきを再
現性よく成長させることが可能であることを見いだし
た。即ち、前記添加剤はめっき反応を抑制し、めっきが
進行する際に消耗される物質である。つまり、めっきを
開始すると、めっき反応が起こっている表面では添加剤
の濃度が減少する。添加剤の拡散速度が反応速度に比べ
て遅い場合には、その反応は拡散律速となる。よって、
添加剤が拡散によって表面へ供給される量に応じて、め
っき反応の抑制の程度が決まることになる。このとき、
溝や穴の開口部付近と底部付近では拡散による添加剤の
供給量に差が生じる。開口部付近では溶液中から添加剤
が頻繁に供給され、めっき反応は抑制される。一方、底
部付近では添加剤が途中で反応してめっき反応を抑制す
る効果を持たない物質に変化してしまうため、開口部付
近に比べて相対的にめっき反応が抑制されなくなる。つ
まり、底部ほどめっき反応を抑制する添加剤の供給量は
少なくなり、底部から優先的にめっきが進行することに
なる。
散速度が非常に速い場合には、溝や穴の底部にも十分に
添加剤が供給されるため、開口部との抑制効果の差は少
なくなる。また、添加剤の反応速度が非常に速い、また
は拡散速度が非常に遅い場合には、溝や穴に添加剤の供
給がほとんど行われないため、開口部と底部で抑制効果
の差は少なくなる。したがって、添加剤は溝や穴の開口
部付近と底部付近でその濃度差が発生する適切な範囲に
拡散速度と反応速度を持つ分子を有していることが好ま
しい。結局、このことは上記したシード層の特性バラツ
キによる電気銅めっきの特性への影響に対する極めて有
効な対策となる。
2-[(1,3-Dihydro-1,3,3-trimethyl-2H-indol-2-yliden
e)-methyl]-1,3,3-trimethyl-3H-indolium perchlorat
e、2-[3-(1,3-Dihydro-1,3,3-trimethyl-2H-indol-2-yl
idene)-1-propenyl]-1,3,3-trimethyl-3H-indolium chl
oride、2-[5-(1,3-Dihydro-1,3,3-trimethyl-2H-indol-
2-ylidene)-1,3-pentadienyl]-1,3,3-trimethyl-3H-ind
olium iodide、2-[7-(1,3-Dihydro-1,3,3-trimethyl-2H
-indol-2-ylidene)-1,3,5-heptatrienyl]-1,3,3-trimet
hyl-3H-indolium iodideがある。濃度としては、1〜1
5mg/liter(以下、mg/Lと記すことがある)程
度が好ましい。この範囲外の添加物濃度でも添加物の効
果は現れると思われるが、1mg/Lよりも少ない場合
には効果が十分ではなく、15mg/Lよりも多い場合
には銅層中の不純物濃度が上昇する可能性がある。
面上の余分な金属層(即ち、電気銅めっき層、シード層
及びバリヤ層)をCMPによって除去するが、この際ウ
エハ面内での膜厚の均一性及び平坦性が要求されるた
め、前述のシアニン染料の他にポリエーテル類、有機硫
黄化合物、ハロゲン化物イオンの一つ又は複数を更に添
加して、面内の膜厚分布を向上させることが好ましい。
分子量が1000〜10000のポリエチレングリコー
ル、ポリプロピレングリコール、又はポリオキシプロピ
レングリコールが望ましい。
to-1-propanesulfonic acid、2-mercapto ethane sulfo
nic acid、bis (4-sulfobuthyl) disulfide、bis (3-su
lfopropyl) disulfide、bis (2-sulfoethyl) disulfid
e、又はbis(p-sulfophenyl) disulfideが望ましい。
な分解を避けるため、15〜35℃の範囲で操作を行
う。好ましい銅イオン濃度は0.2mol/L以上であ
り、通常0.2〜3.0A/dm2(平方デシメート
ル)の電流密度範囲で使用する。電気銅めっきの際に
は、表面への添加剤の供給を一定に保つように、めっき
液をポンプ又は空気によって攪拌するか、もしくは基板
を回転又は揺動することが好ましい。
銅めっき液の組成とそれを用いた配線基板構造部への電
気銅めっき方法並びにその評価方法について図1の
(a)から(c)をもとに説明する。
における特性をできるだけ正確に測定できるようにする
ために、ベースとなる試料としての配線基板構造部を次
のように共通に作成した。
0mmのシリコン基板1の平坦な主表面上にSiO2か
らなる絶縁体層2を1.0μm(ミクロンメータ)の厚
さで形成し、そこに通常のドライエッチングによりφ
0.25μm(ミクロンメータ)、深さ1μm(ミクロ
ンメータ)の穴3を加工して形成した。
バリヤ層4としてタンタルを50nm(ナノメータ)、
シード層5として銅を150nm(ナノメータ)堆積さ
せた。銅シード層5は、銅スパッタ用長距離スパッタ装
置Ceraus ZX-1000(日本真空技術社製)を用い、200
〜400nm/min(ナノメータ/分)の速度で成膜
を行った。図1の(b)はバリヤ層4および銅シード層
5を形成した後の断面図である。
の組成からなるめっき液を調整し、図1の(b)に示し
た配線構造体の表面に電気銅めっきを行ない、図1の
(c)に示すように電気銅めっき膜6を形成した。上記
方法によってめっきした基板を電気銅めっき液から取り
出し、純水で3分間洗浄した。
欄に記した実例1〜実例8は本発明に係わる電気銅めっ
き液を示し、比較例1は比較のために試作実験した本発
明とは異なる電気銅めっき液を示している。
記載されている種々の記号は次の化学物質を意味してい
る。 A−1:2-[(1,3-Dihydro-1,3,3-trimethyl-2H-indol-2
-ylidene)-methyl]-1,3,3-trimethyl-3H-indolium perc
hlorate A−2:2-[3-(1,3-Dihydro-1,3,3-trimethyl-2H-indol
-2-ylidene)-1-propenyl]-1,3,3-trimethyl-3H-indoliu
m chloride A−3:2-[5-(1,3-Dihydro-1,3,3-trimethyl-2H-indol
-2-ylidene)-1,3-pentadienyl]-1,3,3-trimethyl-3H-in
dolium iodide A−4:2-[7-(1,3-Dihydro-1,3,3-trimethyl-2H-indol
-2-ylidene)-1,3,5-heptatrienyl]-1,3,3-trimethyl-3H
-indolium iodide B−1:ポリエチレングリコール (平均分子量300
0) B−2:ポリエチレングリコール (平均分子量100
0) B−3:ポリプロピレングリコール(平均分子量300
0) B−4:ポリプロピレングリコール(平均分子量100
0) C−1:3-mercapto-1-propanesulfonic acid C−2:2-mercapto ethane sulfonic acid C−3:bis (3-sulfopropyl) disulfide C−4:bis (2-sulfoethyl) disulfide 。
m(ミクロンメータ)に相当する電気量が流れる時間め
っきを行なった。また、めっき膜の成長過程を観察する
場合には、膜厚0.03μm(ミクロンメータ)に相当
する電気量が流れる時間めっきを行なった。
とした。アノード電極としては含リン銅を用い、めっき
液はめっき槽外部のポンプにより、濾過フィルターを通
して毎分15liter/minで循環させた。
はめっき終了後の基板(図1の(c))をFIB(Focu
sed Ion Beam)により加工し、100個の穴の断面をS
EM(走査型電子顕微鏡)により観察した。めっき膜の
成長過程を観察する場合には、図3にその配線構造体の
要部断面図を示すように、めっきの途中段階で基板表面
部上でのめっき膜の厚さAと穴の底部におけるめっき膜
の厚さBを測定し、その比B/Aを計算した。また、銅
めっき膜のシート抵抗の面内均一性は四短針抵抗測定に
より、面内49点の測定値から求めた。更に、エレクト
ロマイグレーション耐性(EM耐性)の試験は次の方法
で行った。即ち、本発明によって作った配線に直流電流
を流して、抵抗値の経時変化を測定した。配線抵抗が初
期値より30%増加した時点を寿命とし、各条件での比
較を行った。銅配線のEM耐性が高いことから、半導体
装置自体の耐久性が向上する。これらの結果を次の表2
にまとめて示す。
に記載された記号はそれぞれ表1の記号と同じものを意
味しており、判りやすくするために再度記載されてい
る。また、表2中のB/Aは、表面でのめっき膜厚Aに
対する溝や穴の底部でのめっき膜厚Bの比を示してい
る。
イドが存在しているのに対し、本発明に係わる実例1〜
8のめっき液ではめっき液にシアニン染料が添加されて
いることにより、図3に示すように穴の底部が優先的に
めっきされ、めっき後にはボイドやシームは観察され
ず、良好な埋め込み特性を得ることができている。更
に、配線のEM耐性も向上しており、本発明によって製
造した半導体集積回路装置の信頼性が向上することがわ
かる。
えてポリエーテル類、及び有機硫黄化合物、及びハロゲ
ン化物イオンが更に添加されていることで、良好な埋め
込み特性に加え、シート抵抗の面内均一性が3〜5%と
極めてよいことから基板面内において再現性よく良好な
膜厚均一特性を得ていることがわかる。更に、配線のE
M耐性も一層向上しており、信頼性の優れた半導体集積
回路装置の製造が可能となることがわかった。
1と大きいことからわかるように、シアニン染料を適切
な濃度にすることにより図3に示した底部からの優先的
めっきがより一層強化された成長が可能となっている。
るために、本実施例1での表1に記載した比較例の銅め
っき液と比較して説明する。
ない場合の例として、表1の下部に記載した比較例1の
電気銅めっき液を用いて図1の(a)から(c)の工程
を経て銅めっきをしてみた。
Bにより加工し、それぞれ100個の穴の断面をSEM
により観察した。その結果、図4にその断面図を示すよ
うに、穴内の銅膜中にボイドが認められ、穴内部に銅で
充填されていない部分ができていることがわかった。ま
た、ボイドが小さくなりシーム状になっているものも確
認された。
果、全ての穴で図5に示すように、穴内部の表面に銅め
っきがほぼ均一に成長しており、底部から優先的には進
行していないことがわかった。このとき、B/Aを計算
すると1.0となった。
進行することにより、穴内を完全に銅で充填できるとい
う本発明の優位性が明らかとなった。
っき液を用いて多層配線を構成した半導体集積回路装置
の製造方法について再び図1を用いて説明する。
(図示省略)が形成された半導体集積回路装置の製造方
法を説明するための工程毎の要部断面図であり、高さレ
ベルの異なる複数の配線層の間を接続するための層間接
続用の穴の内部を充填する銅めっきに本発明を適用した
例を示している。
数の半導体回路素子領域(図示省略)が形成されたφ2
00mmのシリコンウエハの主表面を被覆する絶縁膜の
上に上記半導体回路素子領域に接続された配線層(図示
省略)を有しており、その上に厚さ1μm(ミクロンメ
ータ)のSiO2等の層間絶縁層2が堆積され、底部が
配線層の表面に達し(即ち、そこで終端し)その表面を
露出するようにφ0.25μm(ミクロンメータ)、深
さ1μm(ミクロンメータ)の高アスペクト比を有する
配線層間接続用の穴3が設けられている。
に示すように、穴3の内部表面及び絶縁層2の上表面に
連続的にバリヤ層4が設けられ、更にその上にシード層
5が設けられている。ここでは、穴の底部に露出された
配線層の表面部分がバリヤ層4で被覆され電気的に接続
されている。
した通り本発明に係わる電気銅めっき液を用いてシード
層5の表面上に銅めっき層6を形成し、その銅膜によっ
て穴3の内部を埋め込む。
電気銅めっき液から取り出し、純水で3分間洗浄した。
更にFIBにより加工し、100個の穴の断面をSEM
により観察した結果、図1の(c)に示すようにボイド
(気泡)やシームは認められず、穴3が銅で完全に充填
されていることがわかった。
面上の電気めっき析出金属6を除去するため、化学機械
研磨(CMP)を行う。化学機械研磨には、SpeedFam-I
PEC社製CMP装置AVANTI472型化学機械研磨装置で、過酸
化水素を1〜2%含むアルミナ分散砥粒とパッド(ロデ
ール社製IC−1000)を用いた。研磨圧力を150
g/cm2として、絶縁体層に達する研磨を行った結果、
各界面とも剥離は発生せず、化学機械研磨により、絶縁
層2の表面上のバリヤ層4、シード層5、電気めっき析
出金属層6からなる導体層の除去ができ、埋め込み銅膜
9の表面レベルと共通の平坦な主表面レベルを有する層
間絶縁層2を得ることができる。
得られた共通の平坦な主表面上にSiN等の絶縁層(図
示せず)を被着し、更にその上にSiO2等の絶縁膜
(図示せず)を堆積する。そして必要に応じて、上記埋
め込み銅膜上部の絶縁膜(SiO2膜)や絶縁層(Si
N層)をドライエッチングで選択的に除去し図1の
(a)に示すような複数の穴を有する配線構造体を形成
する。
(b)〜(d)までの工程を繰り返すことによって微細
なパターンの多層配線構造を有する半導体集積回路装置
を作ることができる。
れた半導体集積回路装置においては、微細なパターンの
多層配線構造を構成するためのキーとなる穴3内に埋め
込まれた銅膜中にはボイドやシームが存在しないので信
頼性の高い多層配線構造を持った半導体集積回路装置が
再現性よく高歩留まりで得られる。
回路素子領域(図示省略)が形成された半導体集積回路
装置の製造方法を説明するためのものであり、高さレベ
ルの異なる複数の配線層やその間を接続する層間接続部
を形成するための溝や穴の内部をそれぞれ銅で充填する
際に本発明を適用した例を示している。なお、図2の
(a)〜(d)は製造工程毎の要部断面図である。
例2と同様に内部に複数の半導体回路素子領域(図示省
略)が形成されたφ200mmのシリコンウエハの主表
面を被覆する絶縁膜の上に上記半導体回路素子領域に接
続された第1の配線層(図示省略)を有している基板1
の上にそれぞれ厚さ0.5μm(ミクロンメータ)のS
iO2等の層間絶縁層8及び2が堆積され、これら絶縁
層8及び2にまたがって断面が階段状の、即ち底部が第
1配線層の表面に達しその表面を露出するφ0.25μ
m(ミクロンメータ)、深さ1μm(ミクロンメータ)
の穴と絶縁層2の表面で終端する幅又はφが0,25μ
m(ミクロンメータ)、深さ0.5μm(ミクロンメー
タ)の溝又は穴とが階段状に結合された、高アスペクト
比を有する配線層間接続用の穴3が設けられており、ま
たそこから離れた別の位置で絶縁層2内に絶縁層8に達
し細長く絶縁層2の上表面に延在する配線形成用のφ
0.25μm(ミクロンメータ)、深さ0.5μm(ミ
クロンメータ)の高アスペクト比を有する溝7が設けら
れている。即ち、絶縁層内に配線形成用の細長い溝7が
設けられていること、深さが異なる複数の開口部が設け
られていること、及びその内の一つが深さの異なる連続
した開口部とされていること等が前記した実施例2と異
なっている。
同様に、バリヤ層4及びシード層5を設け(図2の
(b))、更に本発明の電気銅めっき液を用いて銅めっ
き層6をシード層5上に被着し(図2の(c))、絶縁
層2の主表面上の金属層をCMP技術によって除去し開
口部3,7内に埋め込まれた銅層11,12と共通の表
面レベルを有する平坦な絶縁層表面を形成する(図2の
(d))。
の工程終了後のウエーハをサンプルとして抜き出して、
FIBにより加工し100個の開口部3の断面と100
個の溝(開口部)7の断面をSEMにより観察した結
果、これら開口部内の銅層のいずれにもボイドやシーム
は認められず、銅で完全に充填されていることがわかっ
た。
長過程を観察した結果、全ての開口部で開口部付近に比
べて底部での膜厚が厚くなっており、図3で説明したよ
うに、めっきが底部から優先的に進行していることがわ
かった。更に、銅めっき膜6は開口部の最も深い底部か
ら優先的に堆積されていることも確認できた。なお、浅
い開口部7の上部及びその近傍には深い開口部3の上部
及びその近傍よりも厚い銅層が形成され、配線構造体の
全体としてはその表面に多少の起伏(凹凸)が見られた
が、それらは図2の(d)のようにCMPによって再現
性よく平坦な主表面とされ問題がないことも確認した。
うに深さの異なる複数の開口部、或いは開口径の異なる
複数の開口部、或いは連続した階段状の底部を有する開
口部であっても、実施例2と同様にそれら開口部内をボ
イドやシームを発生させずに銅で再現性よく高い歩留で
充填できることが判った。
いては今後ますます多数の複雑な回路機能ブロックを1
枚の半導体基板に搭載することが要求されるが、そのよ
うなLSIにおいては回路構成や製造プロセスと関連し
て本実施例3のように形状や深さの異なる多数の開口部
とその中に埋め込まれた銅めっき層によって形成された
微細パターンの多層配線構造が必要となるので、本発明
を適用することによって信頼性の高いLSIを高歩留ま
りで大量に製造することができる。
的に銅めっきを進行させることによって、開口部内をボ
イドやシーム等の間隙のない銅で再現性よく充填するこ
とができる。また、ボイドやシーム等の間隙を有しない
微細な穴や溝を形成可能なため、微細な埋め込み銅配線
を有する高密度な半導体集積回路装置の信頼性及びその
製造歩留まりを向上することができる。
工程毎の断面図である。
製造工程毎の断面図である。
線構造体要部の断面図である。
構造体要部の断面図である。
っき膜の成長過程を示す配線構造体要部の断面図であ
る。
縁体層、3…穴、4…バリヤ層、5…シード層、6…電
気銅めっき層、7…溝、10…配線層、13…ボイド
(気泡)。
Claims (6)
- 【請求項1】銅イオン及び電解質を含む溶液にシアニン
染料が添加されてなることを特徴とする電気銅めっき
液。 - 【請求項2】銅イオン及び電解質を含む溶液にインドリ
ウム化合物が添加されてなることを特徴とする電気銅め
っき液。 - 【請求項3】銅イオン及び電解質を含む溶液に、次の化
学構造式(1)(X-は陰イオンであり、nは0,1,
2,3のいずれか)で表される化合物のうち少なくとも
一つが添加されてなることを特徴とする電気銅めっき
液。 【化1】 - 【請求項4】上記電気銅めっき液にポリエーテル類、有
機硫黄化合物、ハロゲン化物イオンのいずれかまたは複
数が更に添加されてなることを特徴とする請求項1から
3のいずれかに記載の電気銅めっき液。 - 【請求項5】前記シアニン染料又はインドリウム化合物
又は上記化学構造式(1)の化合物が1〜15mg/li
terの濃度で添加されていることを特徴とする請求項1
から4のいずれかに記載の電気銅めっき液。 - 【請求項6】複数の回路素子領域が形成された半導体ウ
エハの主表面の上部に開口部を有する絶縁層を設け、上
記開口部内の底部及び側壁表面及び上記絶縁層の上表面
にバリヤ金属層及びシード金属層を堆積し、請求項1か
ら5のいずれかに記載の電気銅めっき液を用いた電気め
っきにより上記開口部内を銅で充填することを特徴とす
る半導体集積回路装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000349060A JP3967879B2 (ja) | 2000-11-16 | 2000-11-16 | 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 |
US09/888,642 US20020084191A1 (en) | 2000-11-16 | 2001-06-26 | Electric copper plating liquid and process for manufacturing semiconductor integrated circuit device using same |
US10/996,382 US20050087447A1 (en) | 2000-11-16 | 2004-11-26 | Electric copper plating liquid and process for manufacturing semiconductor integrated circuit device using same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000349060A JP3967879B2 (ja) | 2000-11-16 | 2000-11-16 | 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002155390A true JP2002155390A (ja) | 2002-05-31 |
JP3967879B2 JP3967879B2 (ja) | 2007-08-29 |
Family
ID=18822531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000349060A Expired - Fee Related JP3967879B2 (ja) | 2000-11-16 | 2000-11-16 | 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20020084191A1 (ja) |
JP (1) | JP3967879B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004043957A (ja) * | 2002-03-05 | 2004-02-12 | Enthone Inc | 半導体用途のための電着銅における欠陥の減少 |
JP2006009079A (ja) * | 2004-06-25 | 2006-01-12 | Hitachi Ltd | プリント配線板の製造方法 |
JP2006210565A (ja) * | 2005-01-27 | 2006-08-10 | Hitachi Cable Ltd | 配線板およびその製造方法 |
US7214305B2 (en) | 2003-05-14 | 2007-05-08 | Kabushiki Kaisha Toshiba | Method of manufacturing electronic device |
JP2009057582A (ja) * | 2007-08-30 | 2009-03-19 | Hitachi Cable Ltd | 配線及び層間接続ビアの形成方法 |
JP2013131631A (ja) * | 2011-12-21 | 2013-07-04 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW417249B (en) * | 1997-05-14 | 2001-01-01 | Applied Materials Inc | Reliability barrier integration for cu application |
JP2003183874A (ja) * | 2001-12-18 | 2003-07-03 | Morita Kagaku Kogyo Kk | 銅薄膜の電解メッキ液 |
US7150820B2 (en) * | 2003-09-22 | 2006-12-19 | Semitool, Inc. | Thiourea- and cyanide-free bath and process for electrolytic etching of gold |
US20050092616A1 (en) * | 2003-11-03 | 2005-05-05 | Semitool, Inc. | Baths, methods, and tools for superconformal deposition of conductive materials other than copper |
JP4468191B2 (ja) * | 2005-01-27 | 2010-05-26 | 株式会社日立製作所 | 金属構造体及びその製造方法 |
US20060191784A1 (en) * | 2005-02-28 | 2006-08-31 | Hitachi Global Storage Technologies | Methods and systems for electroplating wafers |
JP2010171170A (ja) * | 2009-01-22 | 2010-08-05 | Hitachi Cable Ltd | 銅回路配線基板およびその製造方法 |
US8262894B2 (en) * | 2009-04-30 | 2012-09-11 | Moses Lake Industries, Inc. | High speed copper plating bath |
CN104962960A (zh) * | 2015-07-21 | 2015-10-07 | 深圳市新富华表面技术有限公司 | 铜电镀液 |
CN105244271A (zh) * | 2015-10-14 | 2016-01-13 | 上海华力微电子有限公司 | 一种减少厚膜电镀缺陷的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4555315A (en) * | 1984-05-29 | 1985-11-26 | Omi International Corporation | High speed copper electroplating process and bath therefor |
US5174886A (en) * | 1991-02-22 | 1992-12-29 | Mcgean-Rohco, Inc. | High-throw acid copper plating using inert electrolyte |
EP0991795B1 (en) * | 1998-04-21 | 2006-02-22 | Applied Materials, Inc. | Electro-chemical deposition system and method of electroplating on substrates |
US6140241A (en) * | 1999-03-18 | 2000-10-31 | Taiwan Semiconductor Manufacturing Company | Multi-step electrochemical copper deposition process with improved filling capability |
US6444110B2 (en) * | 1999-05-17 | 2002-09-03 | Shipley Company, L.L.C. | Electrolytic copper plating method |
-
2000
- 2000-11-16 JP JP2000349060A patent/JP3967879B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-26 US US09/888,642 patent/US20020084191A1/en not_active Abandoned
-
2004
- 2004-11-26 US US10/996,382 patent/US20050087447A1/en not_active Abandoned
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004043957A (ja) * | 2002-03-05 | 2004-02-12 | Enthone Inc | 半導体用途のための電着銅における欠陥の減少 |
US7214305B2 (en) | 2003-05-14 | 2007-05-08 | Kabushiki Kaisha Toshiba | Method of manufacturing electronic device |
JP2006009079A (ja) * | 2004-06-25 | 2006-01-12 | Hitachi Ltd | プリント配線板の製造方法 |
JP4644447B2 (ja) * | 2004-06-25 | 2011-03-02 | 株式会社日立製作所 | プリント配線板の製造方法 |
JP2006210565A (ja) * | 2005-01-27 | 2006-08-10 | Hitachi Cable Ltd | 配線板およびその製造方法 |
JP4665531B2 (ja) * | 2005-01-27 | 2011-04-06 | 日立電線株式会社 | 配線板の製造方法 |
JP2009057582A (ja) * | 2007-08-30 | 2009-03-19 | Hitachi Cable Ltd | 配線及び層間接続ビアの形成方法 |
KR101030688B1 (ko) * | 2007-08-30 | 2011-04-22 | 히타치 덴센 가부시키가이샤 | 배선 및 층간 접속 비아의 형성방법 |
JP4682285B2 (ja) * | 2007-08-30 | 2011-05-11 | 日立電線株式会社 | 配線及び層間接続ビアの形成方法 |
JP2013131631A (ja) * | 2011-12-21 | 2013-07-04 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3967879B2 (ja) | 2007-08-29 |
US20020084191A1 (en) | 2002-07-04 |
US20050087447A1 (en) | 2005-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8698318B2 (en) | Superfilled metal contact vias for semiconductor devices | |
JP3967879B2 (ja) | 銅めっき液及びそれを用いた半導体集積回路装置の製造方法 | |
CN102318041B (zh) | 用于电沉积铜的工艺,在穿硅通孔(tsv)中的芯片间、芯片到晶片间和晶片间的互连 | |
JP5346215B2 (ja) | 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物 | |
US20080264798A1 (en) | Copper Plating Bath and Plating Method | |
TWI434963B (zh) | 藉由電鍍用金屬塗覆基材表面之方法 | |
JP3898013B2 (ja) | 銅メッキ用電解液およびこれを用いた半導体素子の銅配線用電気メッキ方法 | |
US20030203617A1 (en) | Process of forming copper structures | |
KR20080007400A (ko) | 무결함 도전체로 깊고 넓은 개구를 매립하는 방법 | |
JP6218837B2 (ja) | 電解液及びバリア層上に銅を電気めっきする方法 | |
US20100193364A1 (en) | Method and apparatus for workpiece surface modification for selective material deposition | |
US20050029662A1 (en) | Semiconductor production method | |
KR20080100223A (ko) | 마이크로 전자공학에서의 구리 전착 | |
US7282450B2 (en) | Sidewall coverage for copper damascene filling | |
US6797146B2 (en) | Seed layer repair | |
CN102683270A (zh) | 半导体器件制造方法以及半导体器件 | |
JP5419793B2 (ja) | 集積回路チップ上の電気めっき相互接続構造 | |
JP2009065207A (ja) | 集積回路チップ上の電気めっき相互接続構造 | |
WO2011018478A1 (en) | Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method | |
US20020090814A1 (en) | Method for forming interconnects and semiconductor device | |
KR100572825B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
US20080242078A1 (en) | Process of filling deep vias for 3-d integration of substrates | |
JP2005136433A (ja) | 集積回路チップ上の電気めっき相互接続構造 | |
US20060183321A1 (en) | Method for reduction of gap fill defects | |
US20070264815A1 (en) | Method for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070601 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |