CN105244271A - 一种减少厚膜电镀缺陷的方法 - Google Patents

一种减少厚膜电镀缺陷的方法 Download PDF

Info

Publication number
CN105244271A
CN105244271A CN201510663029.2A CN201510663029A CN105244271A CN 105244271 A CN105244271 A CN 105244271A CN 201510663029 A CN201510663029 A CN 201510663029A CN 105244271 A CN105244271 A CN 105244271A
Authority
CN
China
Prior art keywords
plating
semiconductor crystal
crystal wafer
copper film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510663029.2A
Other languages
English (en)
Inventor
苏亚青
文静
张传民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201510663029.2A priority Critical patent/CN105244271A/zh
Publication of CN105244271A publication Critical patent/CN105244271A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/16—Electroplating with layers of varying thickness
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors

Abstract

本发明公开一种减少厚膜电镀缺陷的方法，包括步骤：步骤1：提供一种半导体晶圆；步骤2：在所述半导体晶圆的表面，电镀上厚度大于0.2微米的第一铜膜层；步骤3：对完成电镀的半导体晶圆进行清洗和干燥；步骤4：将清洗和干燥后的半导体晶圆表面电镀上第二铜膜层；其中，所述第一铜膜层的厚度占电镀在所述半导体晶圆上的铜膜层的总厚度的70％-90％。本发明中采用两步电镀的方法，在步骤1中电镀的第一铜膜层厚度大于0.2微米，且第一铜膜层的厚度占电镀在所述半导体晶圆上的铜膜层的总厚度的70％-90％，使得本发明中分步电镀的铜膜层的厚度更合理。

Description

一种减少厚膜电镀缺陷的方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种减少厚膜电镀缺陷的方法。
背景技术
在半导体铜(Cu)布线工艺中，为了进行铜薄膜的电镀，首先需要在阻挡层上沉积一层薄的铜籽晶层，然后再在Cu籽晶层上以电化学电镀(ECP)方法来生长出一层Cu薄膜层。
图1是半导体晶圆上的阻挡层、铜(Cu)籽晶层及Cu电镀薄膜的结构示意图；在实际生产中，半导体晶圆上往往包含有成千上万的元器件或多层结构，本发明为说明问题，只是举了带有一个介层洞的例子。请看图1所示，半导体晶圆的氧化硅层100上有一个介层洞110，首先通过物理气相沉积(PhysicalVaporDeposition，PVD)制程生长出阻挡层101，其成分比如是钽(Ta)；然后需要在阻挡层101上同样以PVD制程沉积一层薄的铜籽晶层102，一般约为100至150nm；最后再在Cu籽晶层102上以ECP(electrofillcopperplating，电化学电镀)方法来生长出期望厚度的Cu薄膜层103。
ECP方法在电镀厚膜的时候，常会采用两步电镀的方式，在实际生产中我们发现，分步电镀的方式经常会带来pits(凹陷、深坑)缺陷，这种缺陷可能会对产品的可靠性产生一定的影响。经过对产品参数的分析，发现这种缺陷和沟槽的深度及分步电镀的厚度有一定的关系。
因此需要通过改变两步电镀时厚度的分配比例，来克服由于分步电镀厚度不合理产生pits缺陷的问题，提高产品的可靠性。
发明内容
有鉴于此，本发明提出的一种减少厚膜电镀缺陷的方法，以解决现有技术中分步电镀时，由于分步电镀厚度不合理产生pits缺陷的问题。
为达到上述目的，本发明的技术方案是这样实现的：
一种减少厚膜电镀缺陷的方法，包括步骤：
步骤1：提供一种半导体晶圆；
步骤2：在所述半导体晶圆的表面，电镀上厚度大于0.2微米的第一铜膜层；
步骤3：对完成电镀的半导体晶圆进行清洗和干燥；
步骤4：将清洗和干燥后的半导体晶圆表面电镀上第二铜膜层；
其中，所述第一铜膜层的厚度占电镀在所述半导体晶圆上的铜膜层的总厚度的70％-90％。
上述的减少厚膜电镀缺陷的方法，其中，所述半导体晶圆已设置阻挡层和铜籽晶层。
上述的减少厚膜电镀缺陷的方法，其中，所述步骤3中，对所述半导体晶圆进行清洗和干燥时，不对半导体晶圆进行去边的制程。
上述的减少厚膜电镀缺陷的方法，其中，所述减少厚膜电镀缺陷的方法还包括：
步骤5：将电镀完第二铜膜层后的半导体晶圆进行洗边和退火制程。
本发明由于采用了上述技术，产生的积极效果是：
(1)本发明中采用两步电镀的方法，在步骤1中电镀的第一铜膜层厚度大于0.2微米，且第一铜膜层的厚度占电镀在所述半导体晶圆上的铜膜层的总厚度的70％-90％，使得本发明中分步电镀的铜膜层的厚度更合理。
(2)同时本法明在步骤3中，不对半导体晶圆进行去边的制程，以保证后续电镀制程可以顺利的进行。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是半导体晶圆上的阻挡层、铜籽晶层及Cu电镀薄膜的结构示意图；
图2为本发明减少厚膜电镀缺陷的方法实施例一的步骤示意图；
图3为本发明减少厚膜电镀缺陷的方法实施例二的步骤示意图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
实施例一
图2为本发明减少厚膜电镀缺陷的方法实施例一的步骤示意图，请参阅图2所示，一种减少厚膜电镀缺陷的方法，包括：
步骤1：提供一种已设置阻挡层和铜籽晶层半导体晶圆；
步骤2：在所述半导体晶圆表面电镀上第一铜膜层；
步骤3：对完成电镀的半导体晶圆进行清洗和干燥；
步骤4：将清洗和干燥后的半导体晶圆表面电镀上第二铜膜层。
本发明在上述基础上还具有如下实施方式：
其中，所述第一铜膜层的厚度大于第二铜膜层，且第一铜膜层的厚度占电镀在所述半导体晶圆上的铜膜层的总厚度的70％-90％。
本发明进一步的实施例中，所述第一铜膜层的厚度大于0.2微米。
其中，所述步骤3中对所述半导体晶圆进行清洗和干燥时，不对半导体晶圆进行去边的制程，以保证后续电镀制程可以顺利的进行。
实施例二
图3为本发明减少厚膜电镀缺陷的方法实施例二的步骤示意图，请参阅图3所示，本实施例包括实施例一的全部步骤，其区别在于，本实施了还包括：
步骤5：将电镀完第二铜膜层后的半导体晶圆进行洗边和退火制程。
本发明中采用两步电镀的方法，在步骤1中电镀的第一铜膜层厚度大于0.2微米，且第一铜膜层的厚度占电镀在所述半导体晶圆上的铜膜层的总厚度的70％-90％，使得本发明中分步电镀的铜膜层的厚度更合理。同时本法明在步骤3中，不对半导体晶圆进行去边的制程，以保证后续电镀制程可以顺利的进行。
综上所述，以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (4)

1.一种减少厚膜电镀缺陷的方法，其特征在于，包括步骤：
步骤1：提供一种半导体晶圆；
步骤2：在所述半导体晶圆的表面，电镀上厚度大于0.2微米的第一铜膜层；
步骤3：对完成电镀的半导体晶圆进行清洗和干燥；
步骤4：将清洗和干燥后的半导体晶圆表面电镀上第二铜膜层；
其中，所述第一铜膜层的厚度占电镀在所述半导体晶圆上的铜膜层的总厚度的70％-90％。
2.根据权利要求1所述的减少厚膜电镀缺陷的方法，其特征在于，所述半导体晶圆已设置阻挡层和铜籽晶层。
3.根据权利要求2所述的减少厚膜电镀缺陷的方法，其特征在于，所述步骤3中，对所述半导体晶圆进行清洗和干燥时，不对半导体晶圆进行去边的制程。
4.根据权利要求1-3任意一条所述的减少厚膜电镀缺陷的方法，其特征在于，所述减少厚膜电镀缺陷的方法还包括：
步骤5：将电镀完第二铜膜层后的半导体晶圆进行洗边和退火制程。
CN201510663029.2A 2015-10-14 2015-10-14 一种减少厚膜电镀缺陷的方法 Pending CN105244271A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510663029.2A CN105244271A (zh) 2015-10-14 2015-10-14 一种减少厚膜电镀缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510663029.2A CN105244271A (zh) 2015-10-14 2015-10-14 一种减少厚膜电镀缺陷的方法

Publications (1)

Publication Number Publication Date
CN105244271A true CN105244271A (zh) 2016-01-13

Family

ID=55041870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510663029.2A Pending CN105244271A (zh) 2015-10-14 2015-10-14 一种减少厚膜电镀缺陷的方法

Country Status (1)

Country Link
CN (1) CN105244271A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739854A (zh) * 2020-07-06 2020-10-02 绍兴同芯成集成电路有限公司 一种开窗孔双面电镀厚铜膜

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084191A1 (en) * 2000-11-16 2002-07-04 Toshio Haba Electric copper plating liquid and process for manufacturing semiconductor integrated circuit device using same
US6709970B1 (en) * 2002-09-03 2004-03-23 Samsung Electronics Co., Ltd. Method for creating a damascene interconnect using a two-step electroplating process
CN102790009A (zh) * 2011-05-16 2012-11-21 中芯国际集成电路制造(上海)有限公司 降低铜电镀工艺中边缘效应的方法及铜互连结构制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084191A1 (en) * 2000-11-16 2002-07-04 Toshio Haba Electric copper plating liquid and process for manufacturing semiconductor integrated circuit device using same
US6709970B1 (en) * 2002-09-03 2004-03-23 Samsung Electronics Co., Ltd. Method for creating a damascene interconnect using a two-step electroplating process
CN102790009A (zh) * 2011-05-16 2012-11-21 中芯国际集成电路制造(上海)有限公司 降低铜电镀工艺中边缘效应的方法及铜互连结构制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739854A (zh) * 2020-07-06 2020-10-02 绍兴同芯成集成电路有限公司 一种开窗孔双面电镀厚铜膜
CN111739854B (zh) * 2020-07-06 2022-03-29 绍兴同芯成集成电路有限公司 一种开窗孔双面电镀厚铜膜

Similar Documents

Publication Publication Date Title
US11145619B2 (en) Electrical connecting structure having nano-twins copper and method of forming the same
JP6813574B2 (ja) インジウムまたはインジウム合金の堆積方法および物品
TWI441956B (zh) 電沉積組合物及使用該組合物塗覆半導體基材之方法
CN103456685B (zh) 一种不需使用cmp的tsv与第一层再布线层的制造方法
CN103730382B (zh) 一种铜铜键合凸点的制作方法
CN103474395A (zh) 一种tsv平坦化方法
CN103866358A (zh) 不锈钢镀铜的方法
CN105244271A (zh) 一种减少厚膜电镀缺陷的方法
US9153449B2 (en) Electroless gap fill
CN105537890A (zh) 一种led光学透镜的模具加工工艺
CN105355574B (zh) 镍金凸块的制作方法及镍金凸块组件
KR20140143189A (ko) 무전해 구리 합금 캡핑
CN102856249A (zh) 一种降低铜的化学机械抛光形成表面蝶形凹陷的方法
CN100577890C (zh) 改善电镀薄膜均匀性的电镀方法
CN105280614A (zh) 用于在反应性金属膜上电化学沉积金属的方法
CN105632956A (zh) 一种化学机械抛光后芯片表面形貌评测方法及系统
CN105671607A (zh) 钼铜载体电镀前的预处理方法
CN109560158A (zh) 一种铜基材光伏焊带的制备方法
CN102054712A (zh) 一种控制线路板表面粗糙度的方法
CN108878350B (zh) 金属层结构及其制作方法、半导体结构及其制作方法
KR101935028B1 (ko) Led 웨이퍼 기판 제조 방법
KR20130121041A (ko) 고 종횡비 필을 위한 반도체 리플로우 프로세싱
JP6450560B2 (ja) 半導体装置およびその製造方法
JP6557466B2 (ja) ニッケルめっき液
CN105132974A (zh) 一种电镀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160113

RJ01 Rejection of invention patent application after publication