CN103456685B - 一种不需使用cmp的tsv与第一层再布线层的制造方法 - Google Patents

一种不需使用cmp的tsv与第一层再布线层的制造方法 Download PDF

Info

Publication number
CN103456685B
CN103456685B CN201310419865.7A CN201310419865A CN103456685B CN 103456685 B CN103456685 B CN 103456685B CN 201310419865 A CN201310419865 A CN 201310419865A CN 103456685 B CN103456685 B CN 103456685B
Authority
CN
China
Prior art keywords
layer
tsv
cmp
wiring layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310419865.7A
Other languages
English (en)
Other versions
CN103456685A (zh
Inventor
宋崇申
张文奇
顾海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310419865.7A priority Critical patent/CN103456685B/zh
Publication of CN103456685A publication Critical patent/CN103456685A/zh
Application granted granted Critical
Publication of CN103456685B publication Critical patent/CN103456685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供了一种不需使用CMP的TSV与第一层再布线层的制造方法，包括以下步骤：对已经完成TSV电镀填充的衬底，采用机械刮平的方式处理衬底表面，消除表面金属层的凸出或凹坑；采用湿法腐蚀或电化学抛光的方式，减薄衬底表面金属层；光刻获得第一层再布线层图形，并以衬底表面剩余金属层为种子层，电镀获得再布线金属层；去除光刻胶，并腐蚀去除衬底表面金属层和扩散阻挡层，完成第一层再布线层的制造。优点是：在电镀填充后，采用机械刮平的方式处理表面，而后再减薄表面铜层，保留一层连续的薄铜层，作为后续第一层RDL加工的电镀种子层，避免了CMP工艺并节省了再次的扩散阻挡层、种子层沉积工艺，可大大降低工艺成本。

Description

一种不需使用CMP的TSV与第一层再布线层的制造方法
技术领域
本发明涉及一种不需使用CMP的TSV与第一层再布线层的制造方法，属于半导体制造技术领域。
背景技术
传统的TSV制造包括孔刻蚀、绝缘层沉积、扩散阻挡层/种子层沉积、电镀填充和CMP平坦化等步骤，均需使用昂贵的设备，且需严格控制工艺质量，在TSV加工完成之后，一般还需要加工再布线层（Re-Distribution Layer， RDL），这使得TSV用于产品时需增加很大成本，如何降低工艺成本和工艺难度，提高成品率，是TSV技术产业化的核心。
由于TSV工艺的特殊性，在TSV电镀填充后，TSV顶部的形貌会有很多种，典型的如：在TSV顶部存在铜凸出形貌或存在凹坑形貌，且电镀后表面铜厚度在片内和片间也会有一定差异，一般需要进行CMP操作，彻底去除表面金属层，再进行后续如RDL层制造等工序。因而常规的TSV及第一层RDL加工流程，如图1～5所示。
(1)图1是电镀填充后剖面图。使用传统的工艺，完成硅衬底1的TSV电镀和退火处理，在电镀之前，还包括孔刻蚀，绝缘层沉积，扩散阻挡层/种子层沉积等步骤。由于电镀等工艺质量，会存在凸出401和凹坑402等局部形貌。图中包括：TSV侧壁绝缘层2，TSV侧壁扩散阻挡层3，填充TSV的金属铜4，t1表示电镀后衬底表面铜厚。
(2)使用复杂的平坦化工艺，如CMP，或者结合其他技术，将表面金属层和表面扩散阻挡层全部去除，如图2所示为TSV平坦化后的结果。
(3)沉积扩散阻挡层301和种子层302，如图3所示。
(4)光刻出再布线层图形，并电镀形成互连层，如图4所示，其中包括光刻胶5，电镀获得的再布线金属层6。
(5)去除光刻胶5并刻蚀种子层302及扩散阻挡层301，完成第一层再布线层制造，如图5所示。
使用该类方法，在TSV电镀填充前，沉积了一次扩散阻挡层和种子层，在电镀后，通过平坦化如CMP等的方式，将表面金属层和扩散阻挡层全部去除，为了加工再布线层，再次沉积扩散阻挡层和种子层，使得工艺步骤多，成本高。
发明内容
本发明通过设计特殊的加工流程，提供一种不需使用CMP的TSV与第一层再布线层的制造方法，使得TSV电镀和第一层RDL制造所需扩散阻挡层和种子层可以复用，且消除了CMP抛光步骤，可以缩减工艺步骤，避免CMP工艺，从而大大降低整体工艺成本。
按照本发明提供的技术方案，所述不需使用CMP的TSV与第一层再布线层的制造方法包括以下步骤：
第一步，对已经完成TSV电镀填充的衬底，采用机械刮平的方式处理衬底表面，消除表面金属层的凸出或凹坑；
第二步，采用湿法腐蚀或电化学抛光的方式，减薄衬底表面金属层；
第三步，光刻获得第一层再布线层图形，并以衬底表面剩余金属层为种子层，电镀获得再布线金属层；
第四步，去除光刻胶，并腐蚀去除衬底表面金属层和扩散阻挡层，完成第一层再布线层的制造。
作为优选，在所述第一步机械刮平前，所述完成TSV电镀填充的衬底已经完成退火处理。
作为优选，在所述第一步机械刮平前，在衬底表面涂覆一层聚合物层。
作为进一步的优选，所述聚合物层是但不限于是光刻胶、聚酰亚胺、苯并环丁烯等材料。
作为优选，第二步将衬底表面金属层减薄至厚度小于500nm大于50nm。
作为优选，第一步中所述TSV由金属铜填充，填充方式为电镀。
作为优选，所述衬底在完成TSV电镀填充工艺之后，避免使用边缘腐蚀的步骤，保留边缘金属层。
本发明的优点是：在TSV电镀填充后，采用机械刮平的方式处理表面，消除凸出、凹坑等局部平坦化问题，而后再使用湿法腐蚀或电化学抛光的方式，减薄表面铜层，保留一层连续的薄铜层，作为后续第一层RDL加工的电镀种子层，避免了CMP工艺并节省了再次的扩散阻挡层、种子层沉积工艺，可大大降低工艺成本。
附图说明
图1～5是常规的TSV及第一层RDL加工流程示意图。其中，
图1～5是常规的TSV及第一层RDL加工流程示意图。
图1是完成TSV电镀填充后晶圆的剖面图。
图2是TSV平坦化后的剖面图。
图3是沉积扩散阻挡层和种子层后的剖面图。
图4是光刻并电镀，形成再布线层金属后的剖面图。
图5是去除光刻胶并刻蚀种子层及扩散阻挡层，完成第一层再布线层制造的剖面图。
图6～11是本发明的制造方法示意图。其中，
图6是本发明的制造方法流程图。
图7是已经完成TSV电镀填充和退火操作的衬底剖面图。
图8是采用机械刮平的方式处理衬底表面金属层后的剖面图。
图9是使用湿法腐蚀或电化学抛光的方式减薄衬底表面金属层后的剖面图。
图10是光刻获得再布线层图形，并以衬底表面剩余的金属层为种子层，电镀获得再布线金属层后的剖面图。
图11是去除光刻胶并将表面金属层和扩散阻挡层腐蚀去除，完成第一层再布线层加工的剖面图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
传统的方法之所以没有复用扩散阻挡层和种子层，是CMP工艺无法控制剩余金属层的厚度，无法保证在CMP处理后，表面均匀保留一层薄金属，作为RDL电镀的种子层，因而为保证性能，一般将表面金属及扩散阻挡层全部去除，之后再重新沉积。本发明设计特殊的加工流程，提供一种不需使用CMP的TSV与第一层再布线层的制造方法，具体实施例所用工艺流程框图如图6所示，下面针对每一个工艺步骤进行介绍。
（1）S0：如图7所示，衬底1上已经完成TSV电镀填充和退火操作，填充材料为金属铜4，填充方法为电镀。在电镀之前，还包括孔刻蚀，绝缘层沉积，扩散阻挡层/种子层沉积（形成TSV侧壁绝缘层2和TSV侧壁扩散阻挡层3）等步骤，后续需进行TSV平坦化处理。由于工艺缺陷或电镀不均匀性等，在电镀和退火之后，在一些TSV顶部会具有凸出401或凹坑402形貌。电镀和退火后表面铜层厚度为t1。
（2）S1：对图7所示的晶圆采用机械刮平的方式，处理衬底表面铜层，消除表面凸出或凹坑形貌，如图8所示，刮平处理后，表面剩余的铜厚为t2，为消除表面凹陷，t1-t2数值大于最大凹陷深度。
可选的，在机械刮平前，可以在衬底表面涂覆一层聚合物层。该聚合物层可以是但不限于是光刻胶、聚酰亚胺、苯并环丁烯等。在涂覆后并做固化处理，将表面凸出或凹坑形貌全部覆盖，用以保护第一步机械刮平操作过程中晶圆表面不致产生较大的划痕。所述机械刮平操作可以通过使用日本Disco公司提供的表面整平机（Surface Planer）实现，其刮平后表面平均粗糙度可以控制在20nm以下。
（3）S2：使用湿法腐蚀或电化学抛光的方式处理衬底表面，减薄表面铜层，如图9所示，处理后表面铜厚剩余厚度为t3，t3优选小于500nm但大于50nm的数值，可以用作电镀种子层。
（4）S3：光刻获得再布线层图形，并以衬底表面剩余的铜层为种子层，电镀获得再布线金属层6，如图10所示。图中还未去除光刻胶5。
（5）S4：去除光刻胶5，并将表面铜层和表面的扩散阻挡层腐蚀去除，完成第一层再布线层制造，如图11所示。
本工艺还有一优点：再布线金属层与填TSV充的金属铜之间没有阻挡层，为铜铜直接接触，改善了接触电阻。
以上所述仅为本发明的较佳实施例，并不用以限制本发明。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种不需使用CMP的TSV与第一层再布线层的制造方法，其特征是，包括以下步骤：
第一步，对已经完成TSV电镀填充的衬底，采用机械刮平的方式处理衬底表面，消除表面金属层的凸出或凹坑；
第二步，采用湿法腐蚀或电化学抛光的方式，减薄衬底表面金属层；
第三步，光刻获得第一层再布线层图形，并以衬底表面剩余金属层为种子层，电镀获得再布线金属层；
第四步，去除光刻胶，并腐蚀去除衬底表面的金属层和扩散阻挡层，完成第一层再布线层的制造；
第一步机械刮平前，在衬底表面涂覆一层聚合物层。
2.如权利要求1所述的一种不需使用CMP的TSV与第一层再布线层的制造方法，其特征是，第一步机械刮平前，所述完成TSV电镀填充的衬底已经完成退火处理。
3.如权利要求1所述的一种不需使用CMP的TSV与第一层再布线层的制造方法，其特征是，所述聚合物层材料是光刻胶、聚酰亚胺或苯并环丁烯。
4.如权利要求1所述的一种不需使用CMP的TSV与第一层再布线层的制造方法，其特征是，第二步将衬底表面金属层减薄至厚度小于500nm大于50nm。
5.如权利要求1所述的一种不需使用CMP的TSV与第一层再布线层的制造方法，其特征是，第一步中所述TSV由金属铜填充，填充方式为电镀。
6.如权利要求1所述的一种不需使用CMP的TSV与第一层再布线层的制造方法，其特征是，所述衬底在完成TSV电镀填充工艺之后，避免使用边缘腐蚀的步骤，保留边缘金属层。
CN201310419865.7A 2013-09-13 2013-09-13 一种不需使用cmp的tsv与第一层再布线层的制造方法 Active CN103456685B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310419865.7A CN103456685B (zh) 2013-09-13 2013-09-13 一种不需使用cmp的tsv与第一层再布线层的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310419865.7A CN103456685B (zh) 2013-09-13 2013-09-13 一种不需使用cmp的tsv与第一层再布线层的制造方法

Publications (2)

Publication Number Publication Date
CN103456685A CN103456685A (zh) 2013-12-18
CN103456685B true CN103456685B (zh) 2015-03-18

Family

ID=49738911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310419865.7A Active CN103456685B (zh) 2013-09-13 2013-09-13 一种不需使用cmp的tsv与第一层再布线层的制造方法

Country Status (1)

Country Link
CN (1) CN103456685B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104124205B (zh) * 2014-07-18 2018-03-16 华进半导体封装先导技术研发中心有限公司 一种rdl布线层的制备方法
CN105374742B (zh) * 2014-09-02 2019-03-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN104332393B (zh) * 2014-10-17 2017-01-25 中国航天科技集团公司第九研究院第七七一研究所 一种制备tsv立体集成rdl电镀掩膜的厚胶工艺
CN104465508B (zh) * 2014-12-30 2017-12-15 上海集成电路研发中心有限公司 空气隙的形成方法
CN104576521A (zh) * 2015-01-27 2015-04-29 华进半导体封装先导技术研发中心有限公司 一种tsv孔制造工艺
CN105895580A (zh) * 2016-06-30 2016-08-24 华进半导体封装先导技术研发中心有限公司 半导体封装金属互连结构的制作工艺
CN106298574A (zh) * 2016-09-26 2017-01-04 江苏纳沛斯半导体有限公司 金属凸块的厚度测量方法
CN108207082A (zh) * 2017-12-29 2018-06-26 上海美维科技有限公司 一种激光加工线路槽制作双面埋线印制电路板的方法
CN112614810A (zh) * 2020-12-18 2021-04-06 江苏能华微电子科技发展有限公司 一种平坦化金属叠层的方法及器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103080382A (zh) * 2010-08-16 2013-05-01 高级技术材料公司 用于铜或铜合金的蚀刻溶液

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
JP2009124087A (ja) * 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103080382A (zh) * 2010-08-16 2013-05-01 高级技术材料公司 用于铜或铜合金的蚀刻溶液

Also Published As

Publication number Publication date
CN103456685A (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
CN103456685B (zh) 一种不需使用cmp的tsv与第一层再布线层的制造方法
CN103474395A (zh) 一种tsv平坦化方法
CN104347481B (zh) 金属镀层处理方法
TW200743177A (en) Improved barrier layer for semiconductor interconnect structure
CN103474393B (zh) 免cmp的电镀面铜去除及阻挡层复用的工艺方法
CN103456684A (zh) Tsv背部连接端的制造方法
CN102479695B (zh) 提高金属栅化学机械平坦化工艺均匀性的方法
US20070049008A1 (en) Method for forming a capping layer on a semiconductor device
CN105144363A (zh) 互连结构的形成方法
CN115312449A (zh) 半导体结构及其制备方法
CN112582340A (zh) 金属钴互连层和接触孔层的形成方法
CN108231599B (zh) 改善晶片表面平坦均匀性的方法
CN103165412A (zh) 晶圆表面凹陷缺陷的处理方法
CN104143525B (zh) 穿透硅通孔背面金属平坦化方法
CN103094187B (zh) 硅通孔的形成方法
KR100831265B1 (ko) 반도체 소자의 제조 방법
US6211060B1 (en) Method for planarizing a damascene structure
CN104851838A (zh) 一种半导体器件表面厚度均一化方法
KR100761360B1 (ko) 플래쉬 메모리 소자의 메탈 배선 제조 방법
CN112908933A (zh) 硅通孔的制造方法
TWI621234B (zh) Method of forming interconnect structure
US9416459B2 (en) Electrical chemical plating process
KR102379960B1 (ko) 금속 평탄화 공정의 최적화 방법
KR100731082B1 (ko) 반도체 소자 제조 방법
US20070151860A1 (en) Method for forming a copper metal interconnection of a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant