CN104465508B - 空气隙的形成方法 - Google Patents

空气隙的形成方法 Download PDF

Info

Publication number
CN104465508B
CN104465508B CN201410857135.XA CN201410857135A CN104465508B CN 104465508 B CN104465508 B CN 104465508B CN 201410857135 A CN201410857135 A CN 201410857135A CN 104465508 B CN104465508 B CN 104465508B
Authority
CN
China
Prior art keywords
amorphous carbon
layer
air
protective layer
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410857135.XA
Other languages
English (en)
Other versions
CN104465508A (zh
Inventor
林宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201410857135.XA priority Critical patent/CN104465508B/zh
Publication of CN104465508A publication Critical patent/CN104465508A/zh
Application granted granted Critical
Publication of CN104465508B publication Critical patent/CN104465508B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种空气隙的形成方法，首先采用了非晶碳硬掩膜技术，可以满足关键尺寸持续缩小的光刻、刻蚀技术要求，接着通过在图形化后的非晶碳层侧壁沉积非晶碳保护层，将非晶碳保护层转移到后续填充金属的侧壁上，从而防止金属互连线的侧壁被腐蚀和氧化，有利于控制金属互连线的尺寸，提高金属互连线的可靠性，并尽可能控制金属互连线的底部过刻蚀问题，提高Cu‑first集成方案的可行性和产品良率，增加产品应用的可能性。

Description

空气隙的形成方法
技术领域
本发明涉及半导体集成电路的制造技术领域，尤其涉及一种空气隙的形成方法。
背景技术
随着电子信息技术的迅速发展，消费类电子产品的更新换代日趋频繁，推动着集成电路制造技术快速发展。随着集成电路关键尺寸不断缩小，技术问题层出不穷。其中，铜互连线的RC(电阻电容，Resistor Capacitor)延迟已逐渐成为整个芯片RC延迟的重要组成部分之一，而无法被忽略。
业界普遍采用更低介电常数(Low-k)介质来降低铜互连线的RC延迟。在90nm至65nm技术代，业界一般使用介电常数在2.6～3.0的SiOCH介质，如AMAT公司的BD1和LAM公司的CORAL，它们都可采用CVD技术沉积，便于工艺集成。进入45nm技术代，业界一般采用多孔型SiOCH进一步降低k值，如AMAT公司的BD2，介电常数可达2.4～2.7；也有采用C、H有机介质，如旋涂法的Dow Chemical公司的SILK，介电常数在2.2～2.6。进入28nm以下技术代，业界需要考虑采用介电常数为2.0～2.2的ULK介质，如AMAT公司的BD3。尽管现有技术的超低介电常数介质已经将k值降至2.0附近，仍无法满足金属线宽进一步缩小的技术要求，业界开始考虑介电常数为1的空气作为互连介质，即空气隙，且该技术可能在10nm及以下技术代得到应用。
铜/空气隙的集成方案有两种主流：一是采用特殊材料(条件分解)作为互连层介质完成整个工艺流程，然后对特殊材料施加一个特定条件(如400℃高温)使其发生分解，变成气态物质被释放出，最终形成空气隙。二是采用常规材料(如SiO2、Low-k)作为互连层牺牲介质，在完成当前层金属化后，刻蚀掉牺牲介质，沉积一层填充能力差的介质，形成空气隙。这些现有技术都能满足关键尺寸进一步缩小的要求，但是前者在特殊材料释放过程中存在技术风险；后者与现有铜互连工艺兼容，更容易实现量产。
此外，还有一类非主流的铜/空气隙形成方法，即Cu-first(金属线优先)集成方案，类似封装技术中的布线方法。它是在硅片表面先沉积一层阻挡层和籽晶层，通过光刻图形化，带着光刻胶对图形化区域进行铜电镀处理，然后去除光刻胶，并刻蚀掉籽晶层和阻挡层，最后沉积一层填充能力差的介质，形成空气隙。但是，该技术方案在籽晶层和阻挡层的刻蚀工艺中容易造成铜线底部的过刻蚀问题(Undercut)，引起铜线倾斜或倒塌，且该集成方案很难实现极小关键尺寸的空气隙工艺。
发明内容
本发明的目的在于弥补上述现有空气隙形成方法中Cu-first(金属线优先)方案的不足，提供一种空气隙的形成方法，以解决铜互连线底部过刻蚀问题和关键尺寸缩小的问题。
为实现上述目的，本发明提供一种空气隙的形成方法，其包括以下步骤：
步骤S01，提供一硅片衬底，并在硅片衬底上依次沉积阻挡层、籽晶层和非晶碳层；
步骤S02，图形化所述非晶碳层，以在所述非晶碳层中形成至少一个用于填充金属的沟槽；
步骤S03，在所述非晶碳层沟槽的侧壁形成非晶碳保护层；
步骤S04，向所述沟槽内填充金属，形成金属图形；
步骤S05，去除所述非晶碳层以及非晶碳层下方的籽晶层和阻挡层，使所述金属图形中形成空隙，并将所述非晶碳保护层转移至金属图形侧壁，并形成侧壁保护；
步骤S06，在所述金属图形上沉积介质层，在所述空隙处形成空气隙。
进一步地，步骤S03包括通过原子层沉积工艺(ALD)沉积非晶碳保护层。
进一步地，步骤S03包括向所述非晶碳层表面沉积非晶碳保护层之后，干法刻蚀去除所述沟槽底部以及非晶碳层顶部的非晶碳保护层，保留沟槽侧壁的非晶碳保护层。
进一步地，所述非晶碳保护层为单一介质膜、多种介质复合膜或介质与金属复合膜。
进一步地，所述非晶碳保护层选自SiO2保护层、SiO2/Si3N4保护层或Ta/SiO2保护层。
进一步地，步骤S02形成沟槽的尺寸比目标特征尺寸大X，步骤S03形成的非晶碳保护层厚度为X/2，
进一步地，所述非晶碳层为APF材料，所述阻挡层为Ta/TaN复合膜，籽晶层为Cu，所述金属图形为Cu。
进一步地，步骤S05包括采用不含氧气氛围的微波去胶工艺去除所述非晶碳层，随后采用湿法刻蚀去除非晶碳层下方的籽晶层和阻挡层。
进一步地，步骤S06包括在所述金属图形上沉积填充能力差的介质层。
进一步地，步骤S06采用PECVD工艺沉积SiCN层。
本发明提供的空气隙的形成方法，首先采用了非晶碳硬掩膜技术，可以满足关键尺寸持续缩小的光刻、刻蚀技术要求，接着通过在图形化后的非晶碳层侧壁沉积保护层，将保护层转移到后续填充金属的侧壁上，从而防止金属互连线的侧壁被腐蚀和氧化，有利于控制金属互连线的尺寸，提高金属互连线的可靠性，并尽可能控制金属互连线的底部过刻蚀问题，提高Cu-first集成方案的可行性和产品良率，增加产品应用的可能性。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1为本发明空气隙形成方法的流程示意图；
图2至图8为本发明空气隙形成方法的各步骤结构示意图。
具体实施方式
请参阅图1，并同时参阅图2至图8，本实施例的空气隙的形成方法包括以下步骤：
步骤S01，提供一硅片衬底11，并在硅片衬底11上依次沉积阻挡层12、籽晶层13和非晶碳层14，如图2所示。
本步骤可采用本领域常规手段沉积各层，较佳地，阻挡层为Ta/TaN复合膜，籽晶层为Cu，非晶碳层为APF材料(Advanced patterning film)。其中，非晶碳层的厚度必须大于工艺集成所需要的铜互连线的目标厚度。
步骤S02，图形化非晶碳层14，以在非晶碳层14中形成至少一个用于填充金属的沟槽141，如图3所示。
本步骤可采用光刻曝光、显影、干法刻蚀等本领域常规手段制作沟槽。
本步骤中，形成沟槽的光刻时的尺寸应适当增大，形成的沟槽尺寸比需要制作的目标特征尺寸大，以抵消后续沉积保护层增加的厚度，每个沟槽增大的尺寸较佳地为同时，增大沟槽的尺寸也有助于扩大沟槽光刻、刻蚀工艺的工艺窗口。
步骤S03，在非晶碳层沟槽141的侧壁形成非晶碳保护层15，如图5所示。
本步骤形成非晶碳保护层的工艺较佳地为原子层沉积工艺(ALD)，可采用本领域常规工艺手段实现。本实施例得到的非晶碳保护层为单一介质膜二氧化硅，在其他实施例中，非晶碳保护层也可以是多种介质复合膜SiO2/SiN保护层或介质与金属复合膜Ta/SiO2保护层等等。
实际应用中，本步骤包括向非晶碳层14表面沉积二氧化硅，如图4所示，然后，采用干法刻蚀去除沟槽141底部以及非晶碳层14顶部的二氧化硅，从而保留沟槽侧壁的二氧化硅，如图5所示。其中，针对不同材质的保护层，可采用本领域常用的相对应的刻蚀气氛和刻蚀工艺条件。本步骤中沟槽侧壁的二氧化硅的厚度应根据目标特征尺寸以及沟槽的尺寸来确定，本实施例每个沟槽制作时比目标特征尺寸大则沟槽侧壁二氧化硅的厚度应为这样便可相互抵消，从而确保后续填充的铜金属特征尺寸符合目标特征尺寸的大小。
步骤S04，向沟槽141内填充金属铜，形成铜互连图形16，如图6所示。
本步骤采用本领域常规铜互连电镀工艺完成铜填充，填充的铜厚度需大于工艺集成所要求的铜互连线的目标厚度，给后续的阻挡层/籽晶层刻蚀工艺提供一定的工艺窗口。
步骤S05，去除非晶碳层14以及非晶碳层14下方的籽晶层13和阻挡层12，使铜互连图形16中形成空隙17，并将非晶碳保护层15转移至铜互连图形16的侧壁，并形成侧壁保护。
本步骤较佳地采用不含氧气氛围(如氢气和氮气的混合气体)的微波去胶工艺去除非晶碳层14，随后采用湿法刻蚀去除非晶碳层14下方的籽晶层13和阻挡层12，以保证铜互连线之间相互绝缘。其中，湿法刻蚀工艺需选用对Cu和Ta刻蚀速率较高而对二氧化硅刻蚀速率较低的介质，本实施例采用H2SO4/H2O2/H2O混合溶液。
步骤S06，在铜互连图形16上沉积介质层18，在空隙17处形成空气隙19，如图8所示。
本步骤较佳地沉积填充能力较差的介质层，以形成空气隙，介质层也可作为后续铜扩散的阻挡层和通孔刻蚀的停止层。本实施例采用PECVD工艺沉积SiCN层，实际应用中也可采用其他CVD工艺沉积其他填充能力差的介质。
由于需要形成空气隙，第二金属图形中空隙的尺寸应当符合形成空气隙的要求，现有技术已有揭示，故不再赘述。
可见，本实施例采用非晶碳硬掩模技术，可满足关键尺寸持续缩小的光刻刻蚀技术要求，在图形化非晶碳层形成沟槽之后，沉积侧壁保护层并转移到后续填充的金属侧壁上，从而防止在金属互连线的侧壁在后续工艺中被腐蚀和氧化，有利于控制金属互连线的尺寸，提高金属互连线的可靠性，并尽可能控制金属互连线的底部过刻蚀问题，提高Cu-first集成方案的可行性和产品良率，增加产品应用的可能性。

Claims (9)

1.一种空气隙的形成方法，其特征在于，其包括以下步骤：
步骤S01，提供一硅片衬底，并在硅片衬底上依次沉积阻挡层、籽晶层和非晶碳层；
步骤S02，图形化所述非晶碳层，以在所述非晶碳层中形成至少一个用于填充金属的沟槽；
步骤S03，在所述非晶碳层沟槽的侧壁形成非晶碳保护层，向所述非晶碳层表面沉积非晶碳保护层之后，干法刻蚀去除所述沟槽底部以及非晶碳层顶部的非晶碳保护层，保留沟槽侧壁的非晶碳保护层；
步骤S04，向所述沟槽内填充金属，形成金属图形；
步骤S05，去除所述非晶碳层以及非晶碳层下方的籽晶层和阻挡层，使所述金属图形中形成空隙，并将所述非晶碳保护层转移至金属图形侧壁，并形成侧壁保护；
步骤S06，在所述金属图形上沉积介质层，在所述空隙处形成空气隙。
2.根据权利要求1所述的空气隙的形成方法，其特征在于：步骤S03包括通过原子层沉积工艺沉积非晶碳保护层。
3.根据权利要求1所述的空气隙的形成方法，其特征在于：所述非晶碳保护层为单一介质膜、多种介质复合膜或介质与金属复合膜。
4.根据权利要求3所述的空气隙的形成方法，其特征在于：所述非晶碳保护层选自SiO2保护层、SiO2/Si3N4保护层或Ta/SiO2保护层。
5.根据权利要求1所述的空气隙的形成方法，其特征在于：步骤S02形成沟槽的尺寸比目标特征尺寸大X，步骤S03形成的非晶碳保护层厚度为X/2，
6.根据权利要求1所述的空气隙的形成方法，其特征在于：所述非晶碳层为APF材料，所述阻挡层为Ta/TaN复合膜，籽晶层为Cu，所述金属图形为Cu。
7.根据权利要求1所述的空气隙的形成方法，其特征在于：步骤S05包括采用不含氧气氛围的微波去胶工艺去除所述非晶碳层，随后采用湿法刻蚀去除非晶碳层下方的籽晶层和阻挡层。
8.根据权利要求1所述的空气隙的形成方法，其特征在于：步骤S06包括在所述金属图形上沉积填充能力差的介质层。
9.根据权利要求8所述的空气隙的形成方法，其特征在于：步骤S06采用PECVD工艺沉积SiCN层。
CN201410857135.XA 2014-12-30 2014-12-30 空气隙的形成方法 Active CN104465508B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410857135.XA CN104465508B (zh) 2014-12-30 2014-12-30 空气隙的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410857135.XA CN104465508B (zh) 2014-12-30 2014-12-30 空气隙的形成方法

Publications (2)

Publication Number Publication Date
CN104465508A CN104465508A (zh) 2015-03-25
CN104465508B true CN104465508B (zh) 2017-12-15

Family

ID=52911348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410857135.XA Active CN104465508B (zh) 2014-12-30 2014-12-30 空气隙的形成方法

Country Status (1)

Country Link
CN (1) CN104465508B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867867A (zh) * 2015-04-16 2015-08-26 上海集成电路研发中心有限公司 Apf的侧墙形成方法
CN106706172B (zh) * 2015-11-12 2021-04-02 上海丽恒光微电子科技有限公司 压力传感器的制备方法
CN106548977B (zh) * 2016-10-26 2020-06-09 上海集成电路研发中心有限公司 一种空气隙结构的制造方法
CN107658261B (zh) * 2017-08-23 2019-02-01 长江存储科技有限责任公司 一种芯片后端金属制程工艺
CN111244032A (zh) * 2020-03-27 2020-06-05 长江存储科技有限责任公司 半导体器件的制作方法和半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456685A (zh) * 2013-09-13 2013-12-18 华进半导体封装先导技术研发中心有限公司 一种不需使用cmp的tsv与第一层再布线层的制造方法
CN103515304A (zh) * 2012-06-19 2014-01-15 台湾积体电路制造股份有限公司 无蚀刻损伤和esl的双镶嵌金属互连件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140073128A1 (en) * 2012-07-04 2014-03-13 National Applied Research Laboratories Manufacturing method for metal line

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515304A (zh) * 2012-06-19 2014-01-15 台湾积体电路制造股份有限公司 无蚀刻损伤和esl的双镶嵌金属互连件
CN103456685A (zh) * 2013-09-13 2013-12-18 华进半导体封装先导技术研发中心有限公司 一种不需使用cmp的tsv与第一层再布线层的制造方法

Also Published As

Publication number Publication date
CN104465508A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN106206412B (zh) 形成半导体器件的互连结构的方法
US7947907B2 (en) Electronics structures using a sacrificial multi-layer hardmask scheme
CN104465508B (zh) 空气隙的形成方法
US9305882B2 (en) Interconnect structures incorporating air-gap spacers
JP4197691B2 (ja) 半導体装置の製造方法
US6995439B1 (en) Method of fabricating low dielectric constant dielectric films
CN105023908B (zh) 复合接触插塞结构及其制造方法
US8106519B2 (en) Methods for pitch reduction
US20090075470A1 (en) Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
TW201828440A (zh) 在半導體互連件中的通孔及間隙
CN108231739B (zh) 隔离金属化特征的气隙
TWI525746B (zh) 多層元件及其製作方法
CN104319260A (zh) 铜互连线间空气隙的形成方法
CN102760696A (zh) 通孔优先铜互连制作方法
US20080217730A1 (en) Methods of forming gas dielectric and related structure
JP3988592B2 (ja) 半導体装置の製造方法
CN102738076A (zh) 通孔优先铜互连制作方法
CN102299097B (zh) 一种金属连线刻蚀方法
KR20230098237A (ko) 자기-정렬된 상단 비아
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
CN102339793A (zh) 一种半导体器件制作方法
KR100826784B1 (ko) 반도체 장치의 금속 배선 형성 방법
JPH1074837A (ja) 半導体装置及びその製造方法
KR100778852B1 (ko) 반도체 소자 및 그 제조방법
CN113314500A (zh) 半导体结构与其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant