CN113314500A - 半导体结构与其制作方法 - Google Patents

半导体结构与其制作方法 Download PDF

Info

Publication number
CN113314500A
CN113314500A CN202110436335.8A CN202110436335A CN113314500A CN 113314500 A CN113314500 A CN 113314500A CN 202110436335 A CN202110436335 A CN 202110436335A CN 113314500 A CN113314500 A CN 113314500A
Authority
CN
China
Prior art keywords
layer
etch stop
stop layer
dielectric layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110436335.8A
Other languages
English (en)
Inventor
陈建汉
邱建智
张世郁
林大为
陈逸棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/166,539 external-priority patent/US11615983B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113314500A publication Critical patent/CN113314500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photovoltaic Devices (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开涉及一种半导体结构与其制作方法。半导体内连线结构包括导电线路电性耦接至主动半导体装置，第一蚀刻停止层形成于导电线路上；第一介电层，形成于第一蚀刻停止层上；第二蚀刻停止层形成于第一介电层上；第二介电层形成于第二蚀刻停止层上；以及内连线结构电性耦接至导电线路并延伸穿过第一蚀刻停止层、第一介电层、第二蚀刻停止层、与第二介电层。内连线结构包括通孔，延伸穿过第一蚀刻停止层、第二蚀刻停止层、与第一介电层；以及沟槽，延伸穿过第二介电层。

Description

半导体结构与其制作方法
技术领域
本公开实施例涉及半导体装置与其制作方法，更特别涉及在集成电路制作制程时形成的内连线结构。
背景技术
半导体装置用于多种电子单元，通常需要改善半导体装置的效能与产能。随着这些装置持续缩小，如何产生高效能且可行的内连线结构面临挑战。
发明内容
本公开一实施方式为半导体结构。半导体结构包括导电线路，电性耦接至主动半导体装置，第一蚀刻停止层，形成于导电线路上；第一介电层，形成于第一蚀刻停止层上；第二蚀刻停止层，形成于第一介电层上；第二介电层，形成于第二蚀刻停止层上；以及内连线结构，电性耦接至导电线路并延伸穿过第一蚀刻停止层、第一介电层、第二蚀刻停止层、与第二介电层。内连线结构包括通孔，延伸穿过第一蚀刻停止层、第二蚀刻停止层、与第一介电层；以及沟槽，延伸穿过第二介电层。
本公开另一实施方式为半导体结构的制作方法。方法包括：形成第一蚀刻停止层于导电线路上，且导电线路电性耦接至主动半导体装置；形成第一介电层于第一蚀刻停止层上；形成第二蚀刻停止层于第一介电层上；移除第二蚀刻停止层的一部分，以露出第一介电层的一部分；形成第二介电层于第二蚀刻停止层与第一介电层上；移除第二介电层的一部分、第一介电层的一部分、与第一蚀刻停止层的一部分，以形成开口并露出导电线路；以及将导电材料填入开口。
本公开又一实施方式为半导体结构的另一制作方法。方法包括：形成第一蚀刻停止层于导电线路上，且导电线路电性耦接至主动半导体装置；形成第一介电层于第一蚀刻停止层上；形成第二蚀刻停止层于第一介电层上；形成绝缘层于第二蚀刻停止层上；移除绝缘层的第一部分与第二蚀刻停止层的一部分，以露出第一介电层的一部分；形成第二介电层于第二蚀刻停止层与第一介电层上；移除第二介电层的部分、第一介电层的一部分、绝缘层的第二部分、与第一蚀刻停止层的一部分，以形成开口并露出导电线路；以及将导电材料填入开口。
附图说明
图1是一些实施例中，内连线结构的剖视图。
图2是一些实施例中，图1的内连线结构的另一剖视图。
图3A是一些实施例中，制作图1的内连线结构的制程的流程图。
图3B至3H是一些实施例中，图1的内连线结构在图3A的制程的多种步骤中的剖视图。
图4A是一些实施例中，制作图1的内连线结构的另一制程的流程图。
图4B至4J是一些实施例中，图1的内连线结构在图4A的制程的多种步骤中的剖视图。
其中，附图标记说明如下：
W1，W2：宽度
100：内连线结构
102，104：通孔
112，114：沟槽
121，122，123，124，125，126，127，128：导电线路
130：导电填充层
142：第一蚀刻停止层
144：第二蚀刻停止层
146：第三蚀刻停止层
150：层间介电层
162，164，166：金属间介电层
170：绝缘层
300，400：制程
301，302，303，304，305，306，307，401，402，403，404，405，406，407，408，409：步骤
310，320：光阻
342，344：缓冲层
352：遮罩层
502，504，602，604，702，704：开口
802：第一开口
804：第二开口
具体实施方式
下述详细描述可搭配图式说明，以利理解本公开的各方面。值得注意的是，各种结构仅用于说明目的而未按比例绘制，如本业常态。实际上为了清楚说明，可任意增加或减少各种结构的尺寸。
应理解的是，下述揭露内容提供许多不同实施例或实例以实施本公开的不同结构。特定构件与排列的实施例是用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
本公开实施例提供内连线结构以利电性连接集成电路中的半导体装置。内连线结构包括额外的蚀刻停止层形成于内连线结构的通孔与沟槽的接面周围。额外的蚀刻停止层可作为硬遮罩，且可在移除介电材料的主要部分以用于填入导电材料之前，图案化额外的蚀刻停止层。内连线结构可改善通孔晶面控制，特别是在半导体装置的关键尺寸持续缩小时。随着关键尺寸持续缩小，将面临遮罩材料损失、受限的制程容许范围、与通孔轮廓不一致等挑战。
图1是一些实施例中，内连线结构100的剖视图。内连线结构100的形成方法一般为集成电路制作制程的后段制程。内连线结构100通常有利于电性连接集成电路中的个别半导体装置(如晶体管)与线路。
内连线结构100包括层间介电层150以及多个导电线路如导电线路121、导电线路122、导电线路123、导电线路124、导电线路125、导电线路126、导电线路127、与导电线路128。层间介电层150可采用低介电常数的介电材料如四乙氧基硅烷的氧化物、氧化硅、或其他合适材料。层间介电层150通常提供紧密排列的导电线路121、导电线路122、导电线路123、导电线路124、导电线路125、导电线路126、导电线路127、与导电线路128的电性隔离。采用低介电常数的介电材料形成层间介电层150，可使层间介电层150在提供电性隔离时最小化导电线路121、导电线路122、导电线路123、导电线路124、导电线路125、导电线路126、导电线路127、与导电线路128之间的电容耦合(串音)。每一导电线路121、导电线路122、导电线路123、导电线路124、导电线路125、导电线路126、导电线路127、与导电线路128，可连接至集成电路制作制程的前段部分所形成的一或多个主动装置(如晶体管或类似物)。举例来说，导电线路121、导电线路122、导电线路123、导电线路124、导电线路125、导电线路126、导电线路127、与导电线路128，可连接至电性耦接至晶体管栅极的导电接点。
内连线结构100亦包括通孔102与沟槽112。通孔102为常见通孔结构，其可电性连接至导电线路122以及沟槽112。沟槽112为常见导电沟槽如铜内连线。通孔102与沟槽112的组成可采用多种合适导电材料或其组合，比如铜、铝、或其他导电材料。在图1中，通孔102具有宽度W1，而沟槽112具有宽度W2。在一些实施例中，宽度W1为5nm至15nm，然而亦可实施此范围之外的其他宽度。在一些实施例中，宽度W2为15nm至20nm，但亦可实施此范围之外的其他宽度。通孔102与沟槽112的形成方法可采用多种合适制程，比如双镶嵌制程。通孔102与沟槽112的制作制程将详述如下。
内连线结构100亦包括通孔104与沟槽114。通孔104为常见通孔结构，其可电性连接至导电线路126以及沟槽114。沟槽114为常见导电沟槽如铜内连线。通孔104与沟槽114的组成可采用多种合适导电材料或其组合，比如铜、铝、或其他导电材料。一些实施例与通孔102类似，通孔104的宽度为5nm至15nm，然而亦可实施此范围之外的其他宽度。此外，一些实施例与通孔104类似，沟槽114的宽度为15nm至20nm，然而亦可实施此范围之外的其他宽度。通孔104与沟槽114的形成方法可采用多种合适制程如双镶嵌制程。形成通孔104与沟槽114的制作制程将详述如下。
内连线结构100包括第一蚀刻停止层142、第二蚀刻停止层144、与第三蚀刻停止层146。第一蚀刻停止层142、第二蚀刻停止层144、以及第三蚀刻停止层146的材料，通常与周围材料(如金属间介电层162、金属间介电层164、以及金属间介电层166以及绝缘层170)具有不同的蚀刻特性。由于第一蚀刻停止层142、第二蚀刻停止层144、以及第三蚀刻停止层146与周围的材料具有不同的蚀刻特性(如不同的蚀刻选择性)，因此可改善制作内连线结构100所用的多种蚀刻制程。第一蚀刻停止层142、第二蚀刻停止层144、与第三蚀刻停止层146的组成材料可采用氮化硅、氧化硅、碳化硅、其他合适材料、或上述的组合。在一些实施例中，第一蚀刻停止层142、第二蚀刻停止层144、与第三蚀刻停止层146的组成可采用氧化铝，且第一蚀刻停止层142、第二蚀刻停止层144、与第三蚀刻停止层146各自的厚度为
Figure BDA0003033255990000051
至
Figure BDA0003033255990000052
然而亦可实施此范围之外的厚度。采用第二蚀刻停止层144特别有利于改善通孔102与通孔104的晶面控制，其可作为图案化通孔102与通孔104时的硬遮罩。
内连线结构100亦包括金属间介电层162、金属间介电层164、与金属间介电层166。可采用多种材料或其组合以形成金属间介电层162、金属间介电层164、与金属间介电层166，比如极低介电常数的材料如氧化物、氮化物、或其他合适材料。金属间介电层162形成于第一蚀刻停止层142与第二蚀刻停止层144之间。金属间介电层164形成于绝缘层170与第三蚀刻停止层146之间。金属间介电层166形成于第三蚀刻停止层146上，且至少部分地形成于导电填充层130周围。
内连线结构100亦包括绝缘层170。绝缘层的组成可采用多种合适材料，比如低介电常数的介电材料、高介电常数的介电材料、其他合适材料、或上述的组合。举例来说，绝缘层的组成可采用氧化硅、氮化硅、或其他合适材料。在一些实施例中，绝缘层170的组成可采用氧化硅，其厚度可为
Figure BDA0003033255990000053
至
Figure BDA0003033255990000054
但亦可实施此范围之外的其他厚度。内连线结构100亦包括导电填充层130形成于金属间介电层166上，以电性连接至集成电路的不同层。
应理解可采用图1所述的内容之外的额外层状物与材料，以实施内连线结构100。举例来说，可实施适用于集成电路的多种不同阻障金属层、晶种层、导电层、介电层、与其他种类的层状物与材料于内连线结构100，端视预定应用而定。图1显示预定的实施例，而本技术领域中具有通常知识者应理解适用于此实施方式的多种合适方法属于本公开实施例的范畴。
图2是一些实施例中，内连线结构100的另一剖视图。如图2所示，在图案化金属间介电层162与金属间介电层164以填入导电材料之前，形成开口(如下述开口602)至绝缘层170与第二蚀刻停止层144中以用于通孔102。此制程将详述如下。第二蚀刻停止层144可保护通孔102的角度，因为通孔102不受图案化金属间介电层162与金属间介电层164的制程限制。如图2所示，遮罩层352位于缓冲层342与缓冲层344之间。在一些实施例中，遮罩层352为组成采用氮化钛的硬遮罩，而缓冲层342与缓冲层344的组成采用四乙氧基硅烷的氧化物，然而亦可采用其他材料或其组合以形成遮罩层352、缓冲层342、与缓冲层344。如图2所示，由于在形成开口于金属间介电层162与金属间介电层以填入导电材料之前，形成通孔102所用的开口至绝缘层170与第二蚀刻停止层144中，因此可保护遮罩层352以及缓冲层342与缓冲层344。
图3A是制作内连线结构100的制程300的流程图。图3B至图3H是内连线结构100于制程300的每一步骤的剖视图。一般而言，制程300包括在形成开口以填入导电材料，最终形成通孔102与通孔104以及沟槽与沟槽114之前，形成通孔102与通孔104所用的开口，其可图案化至第二蚀刻停止层144中。
步骤301形成第一介电层、第二蚀刻停止层、与绝缘层于第一蚀刻停止层上(图3B)。如图3B所示，形成金属间介电层162于第一蚀刻停止层142上、形成第二蚀刻停止层144于金属间介电层162上、并形成绝缘层170于第二蚀刻停止层144上。金属间介电层162形成于第一蚀刻停止层142上的方法，可采用多种合适制程如化学气相沉积、物理气相沉积、原子层沉积、其他合适制程、或上述的组合。第二蚀刻停止层144形成于第一蚀刻停止层142上的方法，可采用多种合适制程如化学气相沉积、物理气相沉积、原子层沉积、其他合适制程、或上述的组合。绝缘层170形成于第二蚀刻停止层144上的方法，可采用多种合适制程如化学气相沉积、物理气相沉积、原子层沉积、其他合适制程、或上述的组合。
步骤302施加光阻于绝缘层上(图3C)。如图3C所示，施加光阻310于绝缘层170上。如图3C所示，形成开口502与开口504于光阻310上。在步骤302施加光阻310之前，可施加多种保护层于绝缘层170中，比如底抗反射涂层。亦可进行研磨步骤与其他准备步骤。施加光阻310于绝缘层170上的方法可采用多种合适制程，包括旋转涂布、其他合适制程、或上述的组合。光罩可对准开口502与开口504，以在光微影制程时曝光至紫外线，最后有利于在绝缘层170的策略位置中形成通孔开口以分别放置通孔102与通孔104，如下所述。
步骤303图案化绝缘层(图3D)。如图3D所示，图案化绝缘层170以形成开口602与开口604。步骤302中进行光微影，以形成开口602而对应开口502。步骤303依据通孔102所需的轮廓图案化开口602。类似地，步骤303依据通孔104所需的轮廓图案化开口604。步骤303中的图案化制程可采用多种合适制程，包括干蚀刻与湿蚀刻制程。第二蚀刻停止层144有利于步骤303图案化绝缘层170。举例来说，步骤303可向下移除绝缘层170的部分至第二蚀刻停止层144(或靠近第二蚀刻停止层144处)。依据预定应用，步骤303中进行的图案化可适于符合不同轮廓。
步骤303可采用多种蚀刻剂以图案化绝缘层170，包括流速为20sccm至50sccm的碳氟为主蚀刻剂、流速为20sccm至50sccm的碳氟为主蚀刻剂、流速为0sccm至100sccm的氮为主蚀刻剂、流速为0sccm至25sccm的氧为主蚀刻剂、流速为600sccm至1200sccm的氩为主蚀刻剂、流速为0sccm至100sccm的氢为主蚀刻剂、与流速为0sccm至100sccm的碳氢氟为主蚀刻剂。图案化制程所用的参数可包含源功率为200瓦至1000瓦的高射频，或源功率为200瓦至500瓦的低射频。图案化制程所用的参数亦可包含温度为0℃至50℃、压力为20mtorr至80mtorr、直流电压为0V至500V、且线路中心与边缘沟槽深度的偏差小于
Figure BDA0003033255990000071
然而亦可实施此范围之外的其他蚀刻剂以及流速、源功率、压力、温度、电压、与偏差。
步骤304移除第二蚀刻停止层的一部分(图3E)。如图3E所示，依据通孔102的所需轮廓移除第二蚀刻停止层144的第一部分，并依据通孔104的所需轮廓移除第二蚀刻停止层144的第二部分。移除第二蚀刻停止层144的部分的方法，可采用多种合适制程如湿蚀刻与干蚀刻制程。在步骤304中，延伸开口602以穿过第二蚀刻停止层144而形成通孔102所用的开口，且亦延伸开口604以穿过第二蚀刻停止层144。值得注意的是，在下述形成第一开口802与第二开口804的开口之前，步骤304延伸开口602与开口604以穿过第二蚀刻停止层144，因此可改善通孔晶面完整性，特别是在半导体装置与集成电路的关键尺寸持续减少时。
步骤305形成第二介电层与遮罩层于绝缘层上(图3F)。如图3F所示，形成金属间介电层164于绝缘层170之上以及开口602与开口604之中。此外，形成遮罩层352于金属间介电层164之上以及缓冲层342与缓冲层344之间。图案化遮罩层352，以形成开口702与开口704于遮罩层352中。分别形成开口702与开口704于开口602与开口604上。遮罩层352作为步骤306时的蚀刻遮罩以利形成沟槽，如下所述。之后将填入沟槽以形成通孔102、沟槽112、通孔104、与沟槽114。新增至金属间介电层164、缓冲层342、与缓冲层344的遮罩层352形成于绝缘层170上的方法，可采用多种合适制程如化学气相沉积、物理气相沉积、原子层沉积、其他合适制程、或上述的组合。
步骤306移除第一介电层、第二介电层、第一蚀刻停止层、与绝缘层的部分，以形成开口(图3G)。如图3G所示，移除金属间介电层162、金属间介电层164、第一蚀刻停止层142、与绝缘层170的部分，以形成第一开口802与第二开口804。如图4I所示，移除第一蚀刻停止层142的部分可露出导电线路122。第一开口802与第二开口804的形成方法，可采用多种合适移除制程或其组合，包括多种线性移除制程、湿蚀刻制程、干蚀刻制程、或类似制程。由于在步骤304形成通孔轮廓之后产生第一开口802与第二开口804，因此开口602和开口604的轮廓不受步骤306去除金属间介电层164的部分的制程变化影响，进而改善晶面完整性。步骤306亦可移除缓冲层342。
步骤307将导电材料填入开口(图3H)。如图3H所示，形成通孔102与沟槽112所用的导电材料于第一开口802中，并形成通孔104与沟槽114所用的导电材料于第二开口804中。在一些实施例中，填入第一开口802与第二开口804所用的方法可采用双镶嵌制程，但亦可实施其他合适制程如单镶嵌制程。应理解的是，步骤307可采用阻障层、晶种层、与其他材料与层状物以利形成通孔102、沟槽112、通孔104、与沟槽114。此外如图3H所示，移除遮罩层352与缓冲层344，并形成第三蚀刻停止层146于金属间介电层164、沟槽112、与沟槽114上。此外，形成金属间介电层166于第三蚀刻停止层146上，并形成导电填充层130于金属间介电层166上。在步骤307之后，大致完成内连线结构100。
图4A是制作内连线结构100的另一制程400的流程图。图4B至图4J是内连线结构100于制程400的每一步骤的剖视图。在制程400中，在形成开口以填入导电材料，最终形成通孔102与通孔104以及沟槽112与沟槽114之前，可图案化通孔102与通孔104所用的开口至第二蚀刻停止层144中。此外，制程400与制程300不同，分开采用两个光阻以图案化通孔102与通孔104所用的开口至第二蚀刻停止层144中。分开采用光阻可提供制作制程的弹性，以形成不同通孔轮廓。分开采用光阻可进一步改善准确性，特别是在小结构尺寸的应用中。
步骤401形成第二蚀刻停止层、第一介电层、与绝缘层于第一蚀刻停止层上(图4B)。如图4B所示，形成金属间介电层162于第一蚀刻停止层142上，形成第二蚀刻停止层144于金属间介电层162上，并形成绝缘层170于第二蚀刻停止层144上。形成金属间介电层162于第一蚀刻停止层142上的方法，可采用多种合适制程如化学气相沉积、物理气相沉积、原子层沉积、其他合适制程、或上述的组合。形成第二蚀刻停止层144于金属间介电层162上的方法，可采用多种合适制程如化学气相沉积、物理气相沉积、原子层沉积、其他合适制程、或上述的组合。形成绝缘层170于第二蚀刻停止层144上的方法，可采用多种合适制程如化学气相沉积、物理气相沉积、原子层沉积、其他合适制程、或上述的组合。
步骤402施加光阻于绝缘层上(图4C)。如图4C所示，施加光阻310于绝缘层170上。如图4C所示，步骤402形成开口502于光阻310上，但不形成开口504。在步骤402施加光阻310之前，可施加多种保护层于绝缘层170上，比如底抗反射涂层。亦可进行研磨步骤与其他准备步骤。施加光阻310于绝缘层170上的方法可采用多种合适制程，包括旋转涂布、其他合适制程、或上述的组合。之后光罩可对准开口502，以在光微影制程时曝光至紫外线，最后有利于在绝缘层170的策略位置中形成通孔开口以放置通孔102，如下所述。
步骤403图案化绝缘层(图4D)。如图4D所示，图案化绝缘层170以形成开口602。步骤402中进行光微影，以形成开口602而对应开口502。步骤403依据通孔102所需的轮廓图案化开口602。步骤403中的图案化制程可采用多种合适制程，包括干蚀刻与湿蚀刻制程。第二蚀刻停止层144有利于步骤403图案化绝缘层170。依据预定应用，步骤403中进行的图案化可适于符合不同轮廓。
步骤404施加第二光阻于绝缘层上(图4E)。如图4E所示，施加光阻320于绝缘层170上。如图4E所示，形成开口504于光阻320上。在步骤404施加光阻320之前，可施加多种保护层于绝缘层170上，比如底抗反射涂层。亦可进行研磨步骤与其他准备步骤。施加光阻320于绝缘层170上的方法可采用多种合适制程，包括旋转涂布、其他合适制程、或上述的组合。之后光罩可对准开口504，以在光微影制程时曝光至紫外线，最后有利于在绝缘层170的策略位置中形成通孔开口以放置通孔102，如下所述。
步骤405图案化绝缘层(图4F)。如图4F所示，图案化绝缘层170以形成开口604。步骤402进行光微影，以形成开口604而对应开口504。步骤405依据通孔104所需的轮廓图案化开口604。步骤405中进行的图案化可采用多种合适制程，包括干蚀刻与湿蚀刻制程。第二蚀刻停止层144有利于在步骤405中图案化绝缘层170。依据预定应用，步骤405中进行的图案化制程可适于符合不同轮廓。举例来说，一些应用中需要大宽度的开口604，而其他应用需要较窄宽度的开口604。
步骤405可采用多种蚀刻剂以图案化绝缘层170，包括流速为20sccm至50sccm的碳氟为主蚀刻剂、流速为0sccm至100sccm的氮为主蚀刻剂、流速为0sccm至25sccm的氧为主蚀刻剂、流速为600sccm至1200sccm的氩为主蚀刻剂、流速为0sccm至100sccm的氢为主蚀刻剂、与流速为0sccm至100sccm的碳氢氟为主蚀刻剂。图案化制程所用的参数可包含源功率为200瓦至1000瓦的高射频，或源功率为200瓦至500瓦的低射频。图案化制程所用的参数亦可包含温度为0℃至50℃、压力为20mtorr至80mtorr、直流电压为0V至500V、且线路中心与边缘沟槽深度的偏差小于
Figure BDA0003033255990000111
然而亦可实施此范围之外的其他蚀刻剂以及流速、源功率、压力、温度、电压、与偏差。
步骤406移除第二蚀刻停止层的一部分(图4G)。如图4G所示，依据通孔102所需的轮廓移除第二蚀刻停止层144的第一部分，并依据通孔104所需的轮廓移除第二蚀刻停止层144的第二部分。移除第二蚀刻停止层144的部分的方法可采用多种合适制程如湿蚀刻与干蚀刻制程。步骤406延伸开口602穿过第二蚀刻停止层144以形成通孔102所用的开口，亦延伸开口604穿过第二蚀刻停止层144。值得注意的是，在下述形成第一开口802与第二开口804的开口之前，步骤406延伸开口602与开口604以穿过第二蚀刻停止层144，因此可改善通孔晶面完整性，特别是在半导体装置与集成电路的关键尺寸持续减少时。
步骤407形成第二介电层与遮罩层于绝缘层上(图4H)。如图4H所示，形成金属间介电层164于绝缘层170之上以及开口602与开口604之中。此外，形成遮罩层352于金属间介电层164之上以及缓冲层342与缓冲层344之间。图案化遮罩层352，以形成开口702与开口704于遮罩层352中。遮罩层352在步骤407时作为蚀刻遮罩以利形成沟槽，如下所述。之后可填入沟槽以形成通孔102、沟槽112、通孔104、与沟槽114。新增至金属间介电层164、缓冲层342、与缓冲层344的遮罩层352形成于绝缘层170上的方法，可采用多种合适制程如化学气相沉积、物理气相沉积、原子层沉积、其他合适制程、或上述的组合。
步骤408移除第一介电层、第二介电层、第一蚀刻停止层、与绝缘层的部分，以形成第一开口与第二开口(图4I)。如图4I所示，移除金属间介电层162、金属间介电层164、第一蚀刻停止层142、与绝缘层170的部分，以形成第一开口802与第二开口804。如图4I所示，移除第一蚀刻停止层142的部分可露出导电线路122。第一开口802与第二开口804的形成方法可采用多种合适的移除制程或其组合，包括多种线性移除制程、湿蚀刻制程、干蚀刻制程、或类似制程。由于在步骤406形成通孔轮廓之后才产生第一开口802与第二开口804，可改善通孔晶面完整性。步骤408亦可移除缓冲层342。
步骤409将导电材料填入第一开口与第二开口(图4J)。如图4J所示，形成通孔102与沟槽112所用的导电材料以及通孔104与沟槽114所用的导电材料于第二开口804中。在一些实施例中，采用双镶嵌制程填入第一开口802与第二开口804，但亦可实施其他合适制程如单镶嵌制程。应理解的是步骤409可采用阻障层、晶种层、与其他材料以利形成通孔102、沟槽112、通孔104、与沟槽114。此外如图4J所示，移除遮罩层352与缓冲层344，并形成第三蚀刻停止层146于金属间介电层164、沟槽112、与沟槽114上。另一方面，可形成金属间介电层166于第三蚀刻停止层146上，并形成导电填充层130于金属间介电层166上。在步骤409之后，大致完成内连线结构100。
应理解的是，上述制程300与制程400为实施例，且可对这些制程进行多种调整以改善通孔晶面完整性，此亦属于本公开实施例的范畴。举例来说，可形成超过两个通孔于内连线结构中，端视预定应用而定。此外，应理解内连线结构100通常可提供集成电路或其他集成电路中的完整内连线结构的一部分，以利本技术领域中具有通常知识者理解此处所述的结构与技术。
如上所述，本公开实施例提供内连线结构以利电性连接集成电路中的半导体装置。内连线结构包括额外的蚀刻停止层形成于内连线结构的通孔与沟槽的接面周围。额外的蚀刻停止层作为硬遮罩，且可在移除介电材料的主要部分以用于填入导电材料之前，图案化额外的蚀刻停止层。内连线结构可改善通孔晶面控制，特别是在半导体装置的关键尺寸持续缩小时。随着关键尺寸持续缩小，将面临遮罩材料损失、受限的制程容许范围、与通孔轮廓不一致等挑战。
本公开一实施方式为半导体结构。半导体结构包括导电线路，电性耦接至主动半导体装置，第一蚀刻停止层，形成于导电线路上；第一介电层，形成于第一蚀刻停止层上；第二蚀刻停止层，形成于第一介电层上；第二介电层，形成于第二蚀刻停止层上；以及内连线结构，电性耦接至导电线路并延伸穿过第一蚀刻停止层、第一介电层、第二蚀刻停止层、与第二介电层。内连线结构包括通孔，延伸穿过第一蚀刻停止层、第二蚀刻停止层、与第一介电层；以及沟槽，延伸穿过第二介电层。
在一些实施例中，第二蚀刻停止层围绕通孔与沟槽的接面。
在一些实施例中，半导体结构还包括绝缘层形成于第二蚀刻停止层与第二介电层之间。
在一些实施例中，第二蚀刻停止层的组成采用氧化铝。
在一些实施例中，通孔的宽度为5nm至15nm。
在一些实施例中，沟槽的宽度为15nm至20nm。
在一些实施例中，第二蚀刻停止层的厚度为
Figure BDA0003033255990000131
至
Figure BDA0003033255990000132
本公开另一实施方式为半导体结构的制作方法。方法包括形成第一蚀刻停止层于导电线路上，且导电线路电性耦接至主动半导体装置；形成第一介电层于第一蚀刻停止层上；形成第二蚀刻停止层于第一介电层上；移除第二蚀刻停止层的一部分，以露出第一介电层的一部分；形成第二介电层于第二蚀刻停止层与第一介电层上；移除第二介电层的一部分、第一介电层的一部分、与第一蚀刻停止层的一部分，以形成开口并露出导电线路；以及将导电材料填入开口。
在一些实施例中，方法还包括形成绝缘层于第二蚀刻停止层上。
在一些实施例中，移除第二介电层的部分、第一介电层的部分、与第一蚀刻停止层的部分以形成开口的步骤，还包括移除绝缘层的一部分以形成开口。
在一些实施例中，方法还包括在移除第二蚀刻停止层的部分以露出第一介电层的部分之前，施加光阻于绝缘层上。
在一些实施例中，方法还包括在移除第二蚀刻停止层的部分以露出第一介电层的部分之前，施加光阻于第二蚀刻停止层上。
在一些实施例中，方法还包括形成第三蚀刻停止层于第二介电层与导电材料上。
在一些实施例中，将导电材料填入开口的步骤包括形成通孔与沟槽于开口中。
本公开又一实施方式为半导体结构的另一制作方法。方法包括形成第一蚀刻停止层于导电线路上，且导电线路电性耦接至主动半导体装置；形成第一介电层于第一蚀刻停止层上；形成第二蚀刻停止层于第一介电层上；形成绝缘层于第二蚀刻停止层上；移除绝缘层的第一部分与第二蚀刻停止层的一部分，以露出第一介电层的一部分；形成第二介电层于第二蚀刻停止层与第一介电层上；移除第二介电层的部分、第一介电层的一部分、绝缘层的第二部分、与第一蚀刻停止层的一部分，以形成开口并露出导电线路；以及将导电材料填入开口。
在一些实施例中，方法还包括在移除绝缘层的部分与第二蚀刻停止层的部分以露出第一介电层的部分之后，施加光阻于绝缘层上。
在一些实施例中，方法还包括形成第三蚀刻停止层于第二介电层与导电材料上。
在一些实施例中，方法还包括形成第三介电层于第三蚀刻停止层上。
在一些实施例中，方法还包括形成额外的导电材料于第三介电层上。
在一些实施例中，将导电材料填入开口的步骤包括形成通孔与沟槽于开口中。
上述实施例的特征有利于本技术领域中具有通常知识者理解本公开。本技术领域中具有通常知识者应理解可采用本公开作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中具有通常知识者亦应理解，这些等效置换并未脱离本公开精神与范畴，并可在未脱离本公开的精神与范畴的前提下进行改变、替换、或更动。

Claims (10)

1.一种半导体结构，包括：
一导电线路；
一第一蚀刻停止层，形成于该导电线路上；
一第一介电层，形成于该第一蚀刻停止层上；
一第二蚀刻停止层，形成于该第一介电层上；
一第二介电层，形成于该第二蚀刻停止层上；以及
一内连线结构，电性耦接至该导电线路并延伸穿过该第一蚀刻停止层、该第一介电层、该第二蚀刻停止层、与该第二介电层，且该内连线结构包括：
一通孔，延伸穿过该第一蚀刻停止层、该第二蚀刻停止层、与该第一介电层；以及
一沟槽，延伸穿过该第二介电层。
2.如权利要求1所述的半导体结构，其中该第二蚀刻停止层围绕该通孔与该沟槽的一接面。
3.如权利要求1所述的半导体结构，还包括一绝缘层形成于该第二蚀刻停止层与该第二介电层之间。
4.一种半导体结构的制作方法，包括：
形成一第一蚀刻停止层于一导电线路上；
形成一第一介电层于该第一蚀刻停止层上；
形成一第二蚀刻停止层于该第一介电层上；
移除该第二蚀刻停止层的一部分，以露出该第一介电层的一部分；
形成一第二介电层于该第二蚀刻停止层与该第一介电层上；
移除该第二介电层的一部分、该第一介电层的一部分、与该第一蚀刻停止层的一部分，以形成一开口并露出该导电线路；以及
将一导电材料填入该开口。
5.如权利要求4所述的半导体结构的制作方法，还包括：形成一绝缘层于该第二蚀刻停止层上。
6.如权利要求5所述的半导体结构的制作方法，其中移除该第二介电层的该部分、该第一介电层的该部分、与该第一蚀刻停止层的该部分以形成该开口的步骤，还包括：移除该绝缘层的一部分以形成该开口。
7.如权利要求4所述的半导体结构的制作方法，还包括：形成一第三蚀刻停止层于该第二介电层与该导电材料上。
8.如权利要求4所述的半导体结构的制作方法，其中将该导电材料填入该开口的步骤包括形成一通孔与一沟槽于该开口中。
9.一种半导体结构的制作方法，包括：
形成一第一蚀刻停止层于一导电线路上，且该导电线路电性耦接至一主动半导体装置；
形成一第一介电层于该第一蚀刻停止层上；
形成一第二蚀刻停止层于该第一介电层上；
形成一绝缘层于该第二蚀刻停止层上；
移除该绝缘层的一第一部分与该第二蚀刻停止层的一部分，以露出该第一介电层的一部分；
形成一第二介电层于该第二蚀刻停止层与该第一介电层上；
移除该第二介电层的一部分、该第一介电层的一部分、该绝缘层的一第二部分、与该第一蚀刻停止层的一部分，以形成一开口并露出该导电线路；以及
将一导电材料填入该开口。
10.如权利要求9所述的半导体结构的制作方法，其中将该导电材料填入该开口的步骤包括形成一通孔与一沟槽于该开口中。
CN202110436335.8A 2020-04-22 2021-04-22 半导体结构与其制作方法 Pending CN113314500A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063013937P 2020-04-22 2020-04-22
US63/013,937 2020-04-22
US17/166,539 US11615983B2 (en) 2020-04-22 2021-02-03 Semiconductor structure and method for forming the same
US17/166,539 2021-02-03

Publications (1)

Publication Number Publication Date
CN113314500A true CN113314500A (zh) 2021-08-27

Family

ID=77372525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110436335.8A Pending CN113314500A (zh) 2020-04-22 2021-04-22 半导体结构与其制作方法

Country Status (3)

Country Link
US (1) US20240332069A1 (zh)
CN (1) CN113314500A (zh)
TW (1) TWI767662B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
TW201731021A (zh) * 2015-11-16 2017-09-01 台灣積體電路製造股份有限公司 形成積體電路結構的方法及積體電路結構
US20190035734A1 (en) * 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure and Method
US20200083094A1 (en) * 2018-09-11 2020-03-12 Samsung Electronics Co., Ltd. Method of fabricating interconnection line of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
TW201731021A (zh) * 2015-11-16 2017-09-01 台灣積體電路製造股份有限公司 形成積體電路結構的方法及積體電路結構
US20190035734A1 (en) * 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure and Method
US20200083094A1 (en) * 2018-09-11 2020-03-12 Samsung Electronics Co., Ltd. Method of fabricating interconnection line of semiconductor device

Also Published As

Publication number Publication date
TW202141694A (zh) 2021-11-01
TWI767662B (zh) 2022-06-11
US20240332069A1 (en) 2024-10-03

Similar Documents

Publication Publication Date Title
US6800550B2 (en) Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon
US20080182405A1 (en) Self-aligned air-gap in interconnect structures
US9130017B2 (en) Methods for forming interconnect structures of integrated circuits
TWI684244B (zh) 圖案化可變寬度金屬化線之方法
CN113658868B (zh) 半导体元件及其制作方法
US11107726B2 (en) Method for manufacturing bonding pad in semiconductor device
US6372649B1 (en) Method for forming multi-level metal interconnection
JP2011009636A (ja) ビアホールの形成方法
JP5407340B2 (ja) 配線の形成方法
CN106952863B (zh) 半导体器件的形成方法
JP3312604B2 (ja) 半導体装置の製造方法
US5966632A (en) Method of forming borderless metal to contact structure
US11615983B2 (en) Semiconductor structure and method for forming the same
CN110581117B (zh) 一种半导体器件及其制造方法
CN113314500A (zh) 半导体结构与其制作方法
JP2005191567A (ja) 半導体素子のコンタクト形成方法
KR100366617B1 (ko) 자기 정렬 콘택홀 제조 방법
CN112838048A (zh) 互连结构以及其制作方法
TWI512894B (zh) 金屬內連線結構及其製程
JP3317279B2 (ja) 半導体装置の製造方法
US20230136674A1 (en) Self-aligned double patterning (sadp) integration with wide line spacing
CN108807267B (zh) 半导体装置及其制造方法
KR100859474B1 (ko) 반도체 소자의 제조 방법
TWI351736B (en) Methods for forming a semiconductor device
JP2000307003A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination