KR20130121041A - 고 종횡비 필을 위한 반도체 리플로우 프로세싱 - Google Patents

고 종횡비 필을 위한 반도체 리플로우 프로세싱 Download PDF

Info

Publication number
KR20130121041A
KR20130121041A KR1020130046001A KR20130046001A KR20130121041A KR 20130121041 A KR20130121041 A KR 20130121041A KR 1020130046001 A KR1020130046001 A KR 1020130046001A KR 20130046001 A KR20130046001 A KR 20130046001A KR 20130121041 A KR20130121041 A KR 20130121041A
Authority
KR
South Korea
Prior art keywords
feature
conductive layer
workpiece
seed
layer
Prior art date
Application number
KR1020130046001A
Other languages
English (en)
Inventor
이스메일 티. 이메쉬
로버트 씨. 린케
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/801,860 external-priority patent/US9245798B2/en
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20130121041A publication Critical patent/KR20130121041A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법은 약 10 내지 약 80의 범위의 고 종횡비를 갖는 피쳐를 포함하는 소재를 획득하는 단계, 피쳐에 제 1 컨포멀 전도성 층을 증착하는 단계, 및 피쳐에 제 1 컨포멀 전도성 층을 리플로우하도록 소재를 열적으로 처리하는 단계를 포함한다.

Description

고 종횡비 필을 위한 반도체 리플로우 프로세싱{SEMICONDUCTOR REFLOW PROCESSING FOR HIGH ASPECT RATIO FILL}
본 발명은 마이크로 전자 소재(workpiece) 상에서 관통 실리콘 비아(Trough Silicon Via; TSV) 피쳐와 같은 고 종횡비를 갖는 피쳐들에 전도성 물질, 예를 들면, 구리(Cu), 코발트(Co), 니켈(Ni), 금(Au), 은(Ag), 망간(Mn), 주석(Sn), 알루미늄(Al), 및 이들의 합금들과 같은 금속을 전기 화학적으로 증착하기 위한 방법들에 관한 것이다.
TSV 증착은 일반적으로 다른 소재들 상의 상호연결들로 상부 및 하부 연결을 위해 소재를 관통한 수직 상호연결들의 형성에 관한 것이다. TSV 통합의 하나의 비-제한적인 예에서, 금속은 TSV 비아를 충진하도록 증착되고, 그 다음 웨이퍼의 후면은 비아의 하부가 노출되고 비아에 대한 제 2 연결점을 생성할 때까지 그라인딩된다. 그러나, 다른 유형들의 TSV 통합들은 또한 본 발명의 범위 내임이 이해되어야 한다.
전형적인 TSV 피쳐들은 직경이 약 1 미크론 내지 약 15 미크론의 범위, 깊이가 약 20 미크론 내지 약 120 미크론의 범위일 수 있는 치수들을 갖는다. 피쳐 개구는 상당한 깊이까지 도금할 수 있도록 일반적으로 크다. 큰 개구를 고려하더라도, TSV 피쳐들은 전형적으로 여전히 매우 높은 종횡비를 갖는다.
TSV 프로세스는 비아 식각, 절연체 및 배리어 증착, 시드 층 증착, 금속 충진, 및 화학적 기계적 연마(CMP)를 포함할 수 있다. TSV 피쳐에서의 침전물은 유전체 층, 배리어 층, 시드 층, 및 필 층(fill layer)을 포함할 수 있다. 일 예에서, TSV 침전물은 시드 층, 필 층, 또는 둘 모두에 구리를 포함할 수 있다.
구리는 유전 물질 안으로 확산하는 경향이 있기 때문에, 배리어 층들은 구리 침전물을 유전 물질로부터 격리시키기 위해 사용될 수 있다. 그러나, 구리 이외의 다른 금속 침전물들에 대하여, 배리어 층들은 필요로 하지 않을 수 있음이 이해되어야 한다. 배리어 층들은 전형적으로 내화 금속들 또는 내화 화합물, 예를 들면, 티타늄(Ti), 탄탈(Ta), 티타늄 질화물(TiN), 탄탈 질화물(TaN), 등으로 이루어진다. 다른 적합한 배리어 층 물질들은 망간(Mn) 및 망간 질화물(MnN)을 포함할 수 있다.
배리어 층은 전형적으로 물리적 기상 증착(PVD)으로 지칭된 증착 기법을 사용하여 형성되지만, 또한 화학적 기상 증착(CVD) 또는 원자층 증착(ALD)과 같은 다른 증착 기법들을 사용함으로써 형성될 수 있다. TSV 애플리케이션들에서, 배리어 층은 전형적으로 두께가 약 500Å 내지 약 4000Å(약 50㎚ 내지 약 400㎚)일 수 있다.
시드 층은 배리어 층 상에 증착될 수 있다. 그러나, 또한 다이렉트 온 배리어(direct on barrier; DOB) 증착, 예를 들면, 티타늄 루테늄(TiRu), 탄탈 루테늄(TaRu), 텅스텐 루테늄(WRu)과 같은 별도의 시드 층뿐만 아니라, 당업자에 의해 알려진 및/또는 사용되는 다른 배리어 층들이 필요 없이 상호연결 금속들이 그 위에 증착될 수 있는 합금들 또는 동시-증착된 금속들로 이루어진 배리어 층들은 또한 본 발명의 범위 내임이 이해되어야 한다.
하나의 비-제한적인 예에서, 시드 층은 구리 시드 층일 수 있다. 다른 비-제한적인 예에서와 같이, 시드 층은 구리 망간, 구리 코발트, 또는 구리 니켈 합금들과 같은 구리 합금 시드 층일 수 있다. 피쳐에 구리를 증착하는 경우에, 시드 층에 대한 몇몇 예시적인 옵션들이 있다. 첫째, 시드 층은 PVD 구리 시드 층일 수 있다. 예를 들면, PVD 구리 시드 증착을 포함하는 프로세스의 설명을 위한 도 3을 참조하라. 시드 층은 또한 CVD 또는 ALD과 같은 다른 증착 기법들을 사용함으로써 형성될 수 있다.
둘째, 시드 층은 적층 막, 예를 들면, 라이너 층(liner layer) 및 PVD 시드 층일 수 있다. 라이너 층은 불연속적인 시드 문제들을 완화시키고 PVD 시드의 접착력을 개선시키기 위해 배리어와 PVD 시드 사이에 사용되는 물질이다. 라이너들은 전형적으로 루테늄(Ru), 백금(Pt), 팔라듐(Pd), 및 오스뮴(Os)과 같은 귀금속들이지만, 목록은 또한 코발트(Co) 및 니켈(Ni)을 포함할 수 있다. 현재, CVD Ru 및 CVD Co는 일반적인 라이너들이다; 그러나, 라이너 층들은 또한 ALD 또는 PVD와 같은 다른 증착 기법들을 사용함으로써 형성될 수 있다.
셋째, 시드 층은 2차 시드 층(secondary seed layer)일 수 있다. 2차 시드 층은 그것이 일반적으로 Ru, Pt, Pd, 및 Os와 같은 귀금속들로부터 형성되지만, 목록은 또한 Co 및 Ni, 및 가장 일반적으로 CVD Ru 및 CVD Co를 포함할 수 있다는 점에서 라이너 층과 유사하다(시드 및 라이너 층들과 같이, 2차 시드 층들은 또한 ALD 또는 PVD와 같은 다른 증착 기법들을 사용함으로써 형성될 수 있다). 차이점은 2차 시드 층들은 시드 층으로서 기능하는 반면, 라이너 층은 배리어 층과 PVD 시드 사이의 중간 층이라는 것이다. 예를 들면, 아래에 설명된 바와 같은 도 5에서의 ECD 시드 증착, 및 도 6에서의 플래시 증착(flash deposition) 각각 다음의 2차 시드 증착들을 포함하는 프로세스들의 설명을 위한 도 5 및 도 6을 참조하라("플래시" 증착은 피쳐의 측벽들 상의 상당한 증착 없이 주로 필드(field) 상 그리고 피쳐의 하부이다).
TSV 애플리케이션들에서, 시드 층은 일반적으로 두께가 약 2000Å 내지 약 8000Å(약 200㎚ 내지 약 800㎚)일 수 있다. 비아의 고 종횡비의 결과로서 비아의 측면들 및 하부 상에 시드 층을 신뢰할 수 있게 증착하는 것(특히, PVD 기법을 사용하여)이 도전되고 있을 수 있다. 이와 관련하여, 시드 층에서의 불연속성이 종종 초래되고, 이는 비아에서의 하부-측벽 보이드들 및 핀치-오프와 같은 전형적인 결함들을 야기할 수 있다.
시드 층이 위에서 설명된 예들 중 하나에 따라 증착된 후, 피쳐는 시드 층 강화(seed layer enhancement; SLE) 층을 포함할 수 있는데, 이는 증착된 금속, 예를 들면, 약 1000Å(100㎚)의 두께를 갖는 구리의 얇은 층이다. SLE 층은 또한 전기 화학적으로 증착된 시드(또는 ECD 시드)로서 알려져 있다. 예를 들면, PVD 시드 증착 및 ECD 시드 증착을 포함하는 프로세스의 설명을 위한 도 4를 참조하라. 예를 들면, 2차 시드 증착 및 ECD 시드 증착을 포함하는 프로세스의 설명을 위한 도 5를 참조하라. 도 4 및 도 5에서 보는 바와 같이, ECD 시드는 컨포멀적으로 증착된 층일 수 있다.
ECD 구리 시드는 전형적으로 매우 희석된 구리 에틸렌디아민(ethylenediamine)(EDA) 착체(complex)를 포함하는 기본 화학적 성질(chemistry)을 사용하여 증착된다. ECD 구리 시드는 또한 시트레이트(citrate), 타트레이트(tartrate), 우레아(urea), 등과 같은 다른 구리 착체들을 사용하여 증착될 수 있고, 약 2 내지 약 11의 pH 범위, 약 3 내지 약 10, 또는 약 4 내지 약 10의 pH 범위에서 증착될 수 있다.
시드 층이 위에서 설명된 예들 중 하나(또한 선택적인 ECD 시드를 포함할 수 있는)에 따라 증착된 후, 종래의 ECD 필 및 캡은, 예를 들면, 산성 증착 화학적 성질을 사용하여 피쳐에 수행될 수 있다. 종래의 ECD 구리 산성 화학적 성질은, 예를 들면, 구리 황화물, 황산, 메탄 술폰산(sulfonic acid), 염산(hydrochloric acid), 및 유기 첨가제들(촉진제들, 억제제들, 및 레벨러(leveler)와 같은)을 포함함 수 있다. 구리의 전기 화학적 증착은 구리 금속화 층을 증착하기 위한 가장 비용 효율 높은 방식인 것으로 알려져 왔다. 경제적으로 실용가능할 뿐 아니라, ECD 증착 기법들은 상호연결 구조들을 위해 기계적으로 그리고 전기적으로 적합한 실질적으로 상향식(bottom up)(예를 들면, 비컨포멀적인) 금속 필을 제공한다.
특히, TSV 피쳐들과 같은 고 종횡비를 갖는 피쳐들에서의 종래의 ECD 필은 곤란한 것으로 판명되었다. 예를 들면, 피쳐의 고 종횡비 및 시드 층에서의 불연속성들은 피쳐의 상부에서의 핀치-오프의 기회들 및 비아에서의 하부-측벽 보이드 형성을 크게 증가시킨다. 비아에서의 핀치-오프 및 보이드 형성을 방지하기 위해, TSV 비아에서의 종래의 ECD 필은 TSV 비아를 충진하는데 필요한 금속의 양 때문에, 전형적으로 느린 프로세스이고, 간혹 비아를 부분적으로 충진하기 위한 시간이 소요되며, 비아에서의 보이드 형성 때문에 여전히 충진에 대한 어려움의 제공한다.
따라서, 고 종횡비 피쳐, 예를 들면, TSV 피쳐를 위한 개선된 피쳐 충진 프로세스에 대한 필요가 있다.
이 요약은 상세한 설명에서 아래에 더 설명된 간략화된 형태로 개념들의 선택을 도입하기 위해 제공된다. 이 요약은 청구된 내용의 핵심 특징들을 확인하도록 의도되지 않고, 청구된 내용의 범위를 결정하는데 도움으로서 사용되도록 의도되지 않는다.
본 발명의 일 실시예에 따르면, 소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법이 제공된다. 상기 방법은 일반적으로 약 10 내지 약 80의 범위의 고 종횡비를 갖는 피쳐를 포함하는 소재를 획득하는 단계, 상기 피쳐에 제 1 컨포멀 전도성 층을 증착하는 단계, 및 상기 피쳐에 상기 제 1 컨포멀 전도성 층을 리플로우하도록 상기 소재를 열적으로 처리하는 단계를 포함한다.
본 발명의 다른 실시예에 따르면, 소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법이 제공된다. 상기 방법은 일반적으로 약 10 내지 약 80의 범위의 고 종횡비를 갖는 피쳐를 포함하는 소재를 획득하는 단계, 상기 피쳐에 배리어 층을 증착하는 단계, 상기 배리어 층 다음에 상기 피쳐에 제 1 전도성 층을 증착하는 단계 - 상기 제 1 전도성 층은 시드 층임 -, 상기 제 1 전도성 층 다음에, 상기 피쳐에 제 2 전도성 층을 증착하는 단계 - 상기 제 2 전도성 층은 형성추종 전도성 층임 -, 및 상기 피쳐에서 상기 제 2 전도성 층을 리플로우하도록 상기 소재를 어닐링하는 단계를 포함한다.
본 발명의 다른 실시예에 따르면, 소재가 제공된다. 상기 소재는 일반적으로 약 10 내지 약 80의 범위의 고 종횡비를 갖는 적어도 하나의 피쳐, 및 상기 피쳐에 배치된 실질적으로 보이드-프리 전도성 층을 포함한다.
본 발명의 상술한 양상들 및 수반되는 장점들의 대부분은 첨부된 도면들과 함께 이해하면, 다음의 상세한 설명을 참조하여 더 용이하게 이해될 것이다 :
도 1은 본 발명의 예시적인 실시예의 프로세스 단계들 및 예시적인 피쳐 전개를 도시하는 개략적인 흐름 다이어그램이고;
도 2는 종래 기술의 프로세스들 및 본 발명의 실시예들에 따른 종래의 프로세스들과 함께 사용될 수 있는 예시적인 프로세스 단계들의 비교 도표이며;
도 3은 배리어 증착, 시드 증착, 및 종래의 ECD 필 및 캡 증착을 포함하는 종래 기술의 TSV 프로세스를 사용한 프로세스 단계들 및 예시적인 피쳐 전개를 도시하는 개략적인 프로세스 다이어그램이고;
도 4는 배리어 증착, 시드 증착, ECD 시드 증착, 및 종래의 ECD 필 및 캡 증착을 포함하는 종래 기술의 SLE(또한 ECD 시드로서 알려진) 프로세스를 사용한 프로세스 단계들 및 예시적인 피쳐 전개를 도시하는 개략적 프로세스 다이어그램이며;
도 5는 배리어 증착, 2차 시드 증착, ECD 시드 증착, 및 종래의 ECD 필 및 캡 증착을 포함하는 종래 기술의 ECD 시드 프로세스를 사용한 프로세스 단계들 및 예시적인 피쳐 전개를 도시하는 개략적 프로세스 다이어그램이고;
도 6은 배리어 증착, 2차 시드 증착, 플래시 증착, 및 종래의 ECD 필 및 캡 증착을 포함하는 플래시 층을 갖는 2차 시드 프로세스에 관한 종래 기술의 증착을 사용한 프로세스 단계들 및 예시적인 피쳐 전개를 도시하는 개략적 프로세스 다이어그램이며;
도 7은 본 발명의 다수의 예시적인 실시예들의 프로세스 단계들 및 예시적인 피쳐 전개를 도시하는 개략적인 프로세스 다이어그램이고;
도 8은 다양한 예시적인 웨이퍼들에 대한 본 발명의 실시예들에 따른 약 30㎚의 피쳐 직경들을 갖는 다마신(Damascene) 피쳐들에 증착을 위한 예시적인 프로세스 단계들의 도표이며;
도 9는 도 8에 설명된 예시적인 웨이퍼들로부터 획득된 120 미크론 긴 선 저항 저항값 결과들의 그래프이고;
도 10은 도 8에 설명된 예시적인 웨이퍼들로부터 획득된 1 미터 긴 선 저항 저항값(resistance) 결과들의 그래프이며;
도 11은 도 8에 설명된 예시적인 웨이퍼들로부터 획득된 1미터 긴 선 저항 저항성-용량성 지연 결과들의 그래프이고;
도 12는 본 발명의 실시예들에 따른 약 30㎚의 피쳐 직경을 갖는 다마신 피쳐에 대한 실질적으로 보이드-프리 갭 필의 투과 전자 현미경(TEM) 사진을 포함한다.
본 발명의 실시예들은 반도체 웨이퍼들, 디바이스들 또는 소재들을 프로세싱하기 위한 프로세싱 조립체들과 같은 소재, 및 그것을 프로세싱하는 방법들에 관한 것이다. 용어 소재, 웨이퍼, 또는 반도체 웨이퍼는 반도체 웨이퍼들 및 다른 기판들 또는 웨이퍼들, 그래스, 마스크, 및 광학 또는 메모리 미디어, MEMS 기판들, 또는 마이크로-전자, 마이크로-기계, 또는 마이크로 전자-기계 디바이스들을 갖는 임의의 다른 소재를 포함하는 임의의 평평한 미디어 또는 물품을 의미한다.
본 명세서에서 설명된 프로세스들은 소재들의 고 종횡비 피쳐들, 예를 들면, 관통 실리콘 비아(TSV) 피쳐들에서 금속 또는 금속 합금 증착을 위해 사용될 것이다. 본 발명의 실시예들에서, 본 발명의 실시예들에 따른 TSV 피쳐 치수들은 약 0.5 미크론 내지 약 15 미크론의 범위, 약 0.5 미크론 내지 약 10 미크론의 범위, 또는 약 0.5 미크론 내지 약 2 미크론의 범위의 직경, 및 약 20 미크론 내지 약 120 미크론의 범위의 깊이를 포함한다. 종횡비들은 약 10 내지 80의 범위일 수 있다.
본 명세서에서 설명된 프로세스들은 다양한 형태들의 구리, 코발트, 니켈, 금, 은, 망간, 주석, 알루미늄, 및 합금 증착, 예를 들면, 고 종횡비 애플리케이션들에 적용될 수 있다.
본 명세서에서 사용된 바와 같은 설명적인 용어 "마이크로-피쳐 소재" 및 "소재"는 이전에 증착되었고 프로세싱에서 주어진 점에 형성되었던 모든 구조들 및 층들을 포함하고, 도 1에 도시된 바와 같은 단지 이러한 구조들 및 층들에 제한되지 않음이 이해되어야 한다.
본 명세서 설명된 프로세스들은 또한 더 작은 피쳐들, 예를 들면, 다마신 피쳐들에서 금속 또는 금속 합금 증착에 대해 변경될 수 있음이 이해되어야 한다.
본 애플리케이션에서 금속 증착으로 일반적으로 설명될지라도, 용어 "금속"은 또한 금속 합금들을 고려함이 이해되어야 한다. 이러한 금속들 및 금속 합금들은 시드 층을 형성하거나 피쳐를 완전하게 또는 부분적으로 충진하기 위해 사용될 수 있다. 예시적인 구리 합금들은 구리 망간 및 구리 알루미늄을 포함할 수 있지만, 이에 제한되지 않는다. 비-제한적인 예로서, 합금 조성비는 1차 합금 금속(예를 들면, Cu, Co, Ni, Ag, Au, 등)에 비하면 약 0.5% 내지 약 6% 2차 합금 금속의 범위일 수 있다.
위에서 설명된 바와 같이, 금속 상호연결들의 종래의 제조는 유전 물질 안으로의 금속의 확산을 방지하기 위한 유전 물질 상의 배리어 층의 적합한 증착을 포함할 수 있다. 적합한 배리어 층들은, 예를 들면, Ta, Ti, TiN, TaN, Mn, 또는 MnN을 포함할 수 있다. 적합한 배리어 증착 방법들은 PVD, ALD, 및 CVD를 포함할 수 있다; 그러나, PVD는 배리어 층 증착에 대한 가장 일반적인 프로세스이다. 배리어 층들은 전형적으로 유전 물질로부터 구리 또는 구리 합금들을 분리하기 위해 사용된다; 그러나, 다른 금속 상호연결들의 경우에, 확산은 문제이지 않을 수 있고 배리어 층은 필요하지 않을 수 있음이 이해되어야 한다.
TSV 애플리케이션들에서, 배리어 층은 전형적으로 두께가 약 500Å 내지 약 4000Å(약 50㎚ 내지 약 400㎚)일 수 있다. 위에서 설명된 바와 같이, TSV 증착에서, 비아의 고 종횡비의 결과로서 비아의 측면들 및 모서리들 상에 배리어 층을 신뢰성 있게 증착하는 것은 도전되고 있을 수 있다.
배리어 층 증착 다음에 선택적인 시드 층 증착이 따를 수 있다. 피쳐에 금속을 증착하는 경우에, 시드 층을 위한 몇몇 옵션들이 있다. 위에서 설명된 바와 같이, 시드 층은 (1) 시드 층(비-제한적인 예로서, PVD 구리 시드 층)일 수 있다. 시드 층은 구리, 코발트, 니켈, 금, 은, 망간, 주석, 알루미늄, 루테늄, 및 이들의 합금들과 같은 금속 층일 수 있다. 시드 층은 또한 (2) 라이너 층 및 시드 층의 적층 막(비-제한적인 예로서, CVD Ru 라이너 층 및 PVD 구리 시드 층) 또는 (3) 2차 시드 층(비-제한적인 예로서, CVD 또는 ALD Ru 2차 시드 층)일 수 있다. 그러나, 이들 예시적인 시드 층들을 증착하는 다른 방법들이 본 발명에 의해 고려되어야함이 이해되어야 한다.
TSV 애플리케이션들에서, 시드 층(시드 층, 적층 막, 또는 2차 시드 층의 비-제한적인 예들 중 하나)은 전형적으로 두께가 약 2000Å 내지 약 8000Å(약 200㎚ 내지 약 400㎚)일 수 있다. 위에서 설명된 바와 같이, 비아의 고 종횡비의 결과로서 바아의 측면들 및 모서리들 상에 시드 층을 신뢰성 있게 증착하는 것(특히 PVD 기법을 사용한)은 또한 도전되고 있을 수 있다. 그 점에 있어서, 비아에서 하부-측면 보이드들 및 핀치-오프와 같은 전형적인 결함들을 야기할 수 있는 시드 층에서의 불연속성들이 발견될 수 있다.
위에서 설명된 바와 같이, 라이너 층은 불연속 시드 문제들을 완화시키고 시드 층의 접착력을 개선하기 위해 배리어 층과 시드 층 사이에 사용되는 물질이다. 라이너들은 전형적으로 Ru, Pt, Pd 및 Os와 같은 귀금속이지만, 목록은 또한 Co 및 Ni를 포함할 수 있다. 현재, CVD Ru 및 CVD Co는 일반적인 라이너들이다; 그러나 라이너 층들은 또한 PVD 또는 ALD과 같은 다른 증착 기법들을 사용함으로써 형성될 수 있다. TSV 애플리케이션들에 대한 라이너 층의 두께는 두께가 약 50Å 내지 약 300Å(약 5㎚ 내지 약 30㎚)의 범위일 수 있다.
또한, 위에서 설명된, 2차 시드 층은, 그것이 전형적으로 Ru, Pt, Pd 및 Os와 같은 귀금속으로부터 형성되지만, 목록은 또한 Co 및 Ni 및 가장 일반적으로 CVD Ru 및 CVD Co를 포함할 수 있다는 점에서, 라이너 층과 유사하다. 차이점은 2차 시드 층이 시드 층으로서 기능하는 반면, 라이너 층은 배리어 층과 시드 층 사이의 중간 층이라는 것이다. 2차 시드 층들은 또한 PVD 또는 ALD과 같은 다른 증착 기법들을 사용함으로써 형성될 수 있다. TSV 애플리케이션들에서 2차 시드 층의 두께는 두께로 약 50Å 내지 약 300Å(약 5㎚ 내지 약 30㎚)의 범위일 수 있다.
라이너 또는 2차 시드 침전물은 임의의 표면 산화물들을 제거하고, 2차 시드 또는 라이너 층을 치밀화하며, 침전물의 표면 속성들을 개선하기 위해 형성 가스 환경(예를 들면, 질소에서 3-5% 수소 또는 헬륨에서 3-5% 수소)에서 약 100℃ 내지 약 500℃의 온도로 열적으로 처리되거나 어닐링될 수 있다. 라이너 층 또는 2차 시드 침전물은 게다가 표면 산화를 방지하기 위해 기체 질소(N2 가스) 또는 다른 패시베이션 환경들에 담금으로써 패시베이션될 수 있다. 라이너 또는 2차 시드의 패시베이션은 2013년 1월 22일 등록된 미국 등록특허 제8357599호에 설명된다.
시드 층이 증착된 후(PVD 구리 시드 - PVD 구리 시드는 CVD Ru 라이너 또는 CVD Ru 2차 시드를 포함함 -, 또는 다른 증착 금속 또는 금속 합금, 층 조합, 또는 증착 기법의 비-제한적인 예들 중 하나와 같은), 피쳐는 시드 층 다음에 컨포멀 금속 층을 형성할 수 있다. 그러나, 컨포멀 금속 층은 배리어 층 상에 직접, 즉, 시드 층 없이 증착될 수 있음이 또한 이해되어야 한다.
본 발명의 일 실시예에서, 컨포멀 층은 ECD 시드 프로세스를 사용하여 증착되고, 그 다음 열적 처리 단계를 포함하는 ECD 시드 "플러스" 증착(또는 ECD 시드 "플러스")으로 지칭되는 프로세스를 사용하여 변경될 수 있다. 본 발명의 다른 실시예들에서, 컨포멀 층은 CVD, ALD 또는 다른 증착 기법들을 사용하여 증착될 수 있고, 그 다음 열적 처리 단계가 이루어질 수 있다. 본 발명의 실시예들에 따르면, 컨포멀 층은 열적 처리 또는 어닐링이 이루어질 때, "유동가능(flowable)" 또는 이동성이 가능하다.
이러한 실시예에서, ECD 시드 "플러스"는 일반적으로 ECD 금속 시드 증착 플러스 어닐링 단계와 같은 열적 처리 단계로 지칭된다. 본 발명의 일 실시예에서, 열적 처리 단계는 시드 증착의 일부 또는 전부의 리플로우를 초래할 수 있다. ECD 시드 층에서 온도의 증가는 층에서 원자들의 이동성을 돕고, 구조를 충진하기 위한 그들의 능력을 향상시킨다.
종래의 ECD 금속 필(산성 화학적 성질을 사용한)과 대조적으로, ECD 시드 "플러스" 증착은 ECD 시드 증착(기본 화학적 성질을 사용한)과 유사하지만, 열적 처리 단계를 부가한다. 게다가, 단지 시드 층을 증착하는 대신, ECD 시드 "플러스"는 피쳐들을 부분적으로 충진하거나 완전히 충진하도록 수행될 수 있다. ECD 시드 "플러스" 프로세스에 의해, 아래에 더 상세하게 설명된 바와 같이, TSV 피쳐들의 부분적인 또는 완전한 충진이 달성될 수 있다.
ECD 시드 "플러스" 증착을 위해 ECD 챔버에서 사용된 화학적 성질은 기본 화학적 성질, 예를 들면, 약 8 내지 약 11, 본 발명의 일 실시예에서, 약 8 내지 약 10, 및 본 명세서의 일 실시예에서, 약 9.3의 범위의 pH에서 Cu(에틸렌디아민)2 를 포함할 수 있다. 그러나, 적절한 유기 첨가제를 사용한 산성 화학적 성질들이 또한 컨포멀 ECD 시드 증착을 달성하기 위해 사용될 수 있음이 이해되어야 한다.
ECD 시드 증착 후, 소재는 그 다음 회전, 세정, 및 건조(SRD) 프로세스 또는 다른 세정 프로세스들이 이루어질 수 있다. ECD 시드는 그 다음 시드가 리플로우되기에 충분히 따뜻하지만, 소재 또는 소재 상의 부재들이 손상되거나 저하되도록 너무 뜨겁지 않은 온도로 가열된다. 예를 들면, 온도는 피쳐들에서 시드 리플로우를 위해 약 100℃ 내지 약 500℃의 범위일 수 있다. 적절한 열적 처리 또는 어닐링 온도들은 약 100℃ 내지 약 500℃의 범위이고, 약 200℃ 내지 약 400℃의 범위, 적어도 약 250℃ 내지 약 350℃의 온도 범위 내에서 지속된 온도들을 유지할 수 있는 장비들로 성취될 수 있다.
열적 처리 또는 어닐링 프로세스는 형성 또는 불활성 가스, 순수 수소, 또는 암모니아(NH3)와 같은 환원 가스를 사용하여 수행될 수 있다. 리플로우 동안, 증착의 형상이 변화되므로, 도 7에 도시된 바와 같이, 금속 침전물은 피쳐의 하부에 모일 수 있다. 열적 처리 프로세스 동안 리플로우에 더하여, 금속 침전물은 또한 더 큰 결정들을 성장시키고 막 저항률을 감소시킬 수 있다. 불활성 가스는 가열후 소재를 냉각시키는데 사용될 수 있다.
ECD 시드 "플러스" 증착 및 열적 처리 프로세스가 피쳐를 부분적으로 또는 완전하게 충진하고, 원래 종횡비를 감소시키도록 완료된 후, 종래의 산성 화학적 성질은 갭 필 및 캡 증착을 위한 증착 프로세스를 완료하기 위해 사용될 수 있다. 산성 화학적 성질 금속 증착 단계는, 그것이 일반적으로 ECD 시드보다 빠른 프로세스이고, 시간을 절약하고 프로세싱 비용을 감소시키기 때문에, 일반적으로 큰 구조들을 충진시키고, 후속 연마 단계에 필요한 적절한 막 두께를 유지하기 위해 사용된다.
도 1 및 도 7에 도시된 바와 같이, ECD 시드 증착 및 리플로우 단계들은 ECD 시드로 피쳐의 완전한 충진을 보장하도록 반복될 수 있다. 그 점에 있어서, 본 명세서 설명된 프로세스들은 하나 또는 둘 이상의 ECD 시드 증착, 세정(SRD와 같은), 및 열적 처리 단계 순환들을 포함할 수 있다.
도 1을 참조하면, 리플로우 프로세스(100) 및 리플로우 프로세스에 의해 생성되는 예시적인 피쳐들이 도시된다. 소재(112)는 예시적인 실시예에서 적어도 하나의 피쳐(122)를 포함하는 결정질 실리콘 소재 상의 유전 물질일 수 있다. 예시적인 단계 102에서, 피쳐(122)는 배리어 층(114) 및 시드 층(115)과 선을 그린다(lined). 예시적인 단계 104에서, 소재(112)의 피쳐(122)는 시드 층(115) 상의 ECD 시드 물질(116)의 층을 수용하였다. 예시적인 어닐링 단계(106)에서, 부분 충진 또는 완전 충진을 촉진하기 위해 예시적인 리플로우 단계(108)를 야기하도록 소재는 적합한 온도로 어닐링된다. 어닐링 단계 동안, ECD 시드 물질(116)은 소재(112) 또는 그 안에 포함되는 피쳐들 상에, 만약 있다면, 최소한 유해한 효과를 가지면서, 필(118)을 형성하기 위해 피쳐(122) 안으로 유동한다. 예시적인 실시예에서, ECD 시드 증착 단계(104), 어닐링 단계(106), 및 리플로우 단계(108)는 필(118)의 원하는 특성들을 획득하기 위해 반복될 수 있다. 단계들을 반복하는 수는 구조에 의존할 수 있다. 일단 필(118)이 원하는 치수들에 이르면, 예시적인 캡 단계(110)는 추가적인 소재(112) 프로세싱을 위한 준비에서, 추가적인 물질(120)이 피쳐 위에 증착되는 프로세스를 종료하기 위해 사용될 수 있다(중요한 것은(of note), TSV 프로세스들과는 대조적으로, 캡은 전형적으로 다마신 프로세스들에 사용된다).
도 2를 참조하면, 프로세스 흐름 예들이 제공되는데, 여기서, 본 발명의 실시예들은 다른 소재 표면 증착 프로세스들과 함께 그리고 통합하여 사용될 수 있다. 이전에 개발된 프로세스가 먼저 설명될 것이다. 첫 번째, TSV 프로세스는 배리어 층, 시드 층, 및 종래의 ECD 필의 증착을 포함한다. 두 번째, ECD 시드(또한 SLE로 알려진) 프로세스는 배리어 층, 시드 층, ECD 시드 층, 및 종래의 ECD 필의 증착을 포함한다. 세 번째, 라이너를 갖는 ECD 시드(SLE) 프로세스는 배리어 층, 라이너 층, 시드 층, ECD 시드 층, 및 종래의 ECD 필의 증착을 포함한다. 네 번째, 2차 시드를 갖는 ECD 시드(SLE) 프로세스는 배리어 층, 2차 시드 층, ECD 시드 층, 및 종래의 ECD 필의 증착을 포함한다. 다섯 번째, 2차 시드 및 플래시를 갖는 ECD 시드(SLE) 프로세스는 배리어 층, 2차 시드 층, 플래시 층, ECD 시드 층, 및 종래의 ECD 필의 증착을 포함한다. 여섯 번째, ECD 시드(DOB) 프로세스는 배리어 층, ECD 시드 층, 및 종래의 ECD 필의 증착을 포함한다. 이는 2차 시드, 라이너, 또는 시드 층의 증착이 없기 때문에 DOB 프로세스이다; 더 정확히 말하면, ECD 시드 층은 도금 가능한(platable) 배리어 층 상에 직접 증착된다.
여전히 도 2를 참조하면, 본 발명의 실시예들에 따른 프로세스들이 이제 설명될 것이다. 일곱 번째, ECD 시드 플러스(DOB) 프로세스는 배리어 층, ECD 시드 "플러스" 침전물, 및 종래의 ECD 필 및/또는 캡의 증착을 포함한다. 위의 여섯 번째 예와 같이, 이는 또한 2차 시드, 라이너, 또는 시드 층의 증착이 없기 때문에 DOB 프로세스이다; 더 정확히 말하면, ECD 시드 층은 도금 가능한 배리어 층 상에 직접 증착된다. 여덟 번째, ECD 시드 플러스 프로세스는 배리어 층, 2차 시드 층, ECD 시드 "플러스" 침전물, 및 종래의 ECD 필 및/또는 캡의 증착을 포함한다. 아홉 번째, ECD 없는 ECD 시드 플러스 프로세스는 배리어 층, 2차 시드 층, 및 ECD 시드 "플러스" 침전물의 증착을 포함한다. 열 번째, 2차 시드 없는 ECD 시드 플러스 프로세스는 배리어 층, 시드 층, ECD 시드 "플러스" 침전물, 및 종래의 ECD 필 및/또는 캡의 증착을 포함한다. 열한 번째, 라이너 및 시드를 갖는 ECD 시드 플러스 프로세스는 배리어 층, 라이너 층, 시드 층, ECD 시드 "플러스" 침전물, 및 종래의 ECD 필 및/또는 캡의 증착을 포함한다.
도 7을 참조하면, 본 발명의 실시예들에 따른 다른 예시적인 프로세스가 제공된다. 첫 번째 단계에서, 배리어 층 및 2차 시드 층을 갖는 소재는 임의의 표면 산화물을 제거하고, 침전물을 치밀화하며, 침전물의 표면 속성들을 개선하기 위해, ECD 시드 단계 이전에 열적으로 처리되거나 어닐링된다. 도 7에 도시된 시드 층은 2차 시드 층이지만, 그것은 또한 시드 층 또는 라이너 층 및 시드 층의 적층 막일 수 있음이 이해되어야 한다. 적합한 열적 처리 또는 어닐링 조건들은 가능하면 형성 가스 또는 순수 수소에서 약 일(1) 내지 약 십(10)분 동안 약 200℃ 내지 약 400℃의 온도들을 포함할 수 있다. 위에서 언급된 바와 같이, 소재는 대안적으로 N2, 아르곤(Ar) 또는 헬륨(He)과 같은 불활성 가스에서 열적으로 처리될 수 있다. 암모니아(NH3)와 같은 환원 가스가 또한 사용될 수 있다.
두 번째 단계에서, 소재는 ECD 시드 층의 컨포멀 증착을 위한 증착 챔버로 이송된다. 증착된 막의 두께는 금속 침전물의 피쳐 치수 및 원하는 속성들에 따라 변경된다.
세 번째 단계에서, 소재는 소재를 세정하기 위해 회전되고, 탈이온(DI) 수로 세정되며, 건조된다.
네 번째 단계에서, 소재는 금속을 피쳐 안으로 리플로우하기 위해 200℃ 내지 400℃의 범위의 온도로 열적으로 처리되거나 어닐링된다.
다섯 번째 단계에서, 소재는 소재 상의 피쳐의 원하는 필 프로파일이 획득될 때까지, 2, 3 및 4 단계들의 순차적인 재처리를 겪을 수 있다.
여섯 번째 단계에서, 소재는 원하는 두께를 달성하기 위해 종래의 ECD 산성 화학적 성질 증착이 이루어진다. 소재는 그 다음 후속 프로세싱을 위해 준비되는데, 이는 추가적인 열적 처리, 화학적 기계적 연마, 및 다른 프로세스들을 포함할 수 있다.
프로세스의 대안적인 실시예들은 본 명세서에서 이미 설명된 단계들의 변형예들을 포함할 수 있고, 이들 단계들, 조합들 및 치환들은 추가적으로 다음의 추가적인 단계들에 통합될 수 있다. 컨포멀 "시드" 증착은 억제제들, 촉진제들, 및/또는 레벨러들과 같은 유기 첨가제들에 의해 또는 이들 없이 기본 용액 또는 산용액, 예를 들면, 약 4 내지 약 10, 약 3 내지 약 10, 또는 약 2 내지 약 11의 pH 범위에서 수행될 수 있음이 본 발명에서 고려된다. 리플로우는 복수의 증착, 세정(예를 들면, SRD), 및 열적 처리 또는 어닐링 단계들을 사용하여 수행될 수 있거나, 적합한 온도에서 열적 처리 또는 어닐링이 뒤에 따르는 단일 단계에서 실행될 수 있다.
TSV 피쳐와 같은 고 종횡비 피쳐를 충진하기 위해 ECD 시드 "플러스" 프로세스를 사용하는 장점들은 다음을 포함한다. 첫 번째, ECD 시드 "플러스" 프로세스를 사용하여 TSV 피쳐를 적어도 부분적으로 충진하는 것은 핀치-오프, 보이드 형성, 느린 도금, 및 고 종횡비 피쳐에서 종래의 ECD 필 화학적 성질을 사용하여 필을 완료하는 다른 부정적인 결과들을 감소시키기 위해 피쳐의 종횡비를 감소시킬 수 있다.
두 번째, ECD 시드 "플러스"는 전체 고 종횡비 피쳐를 충진시키기 위해 사용될 수 있고, 그에 의해 피쳐에서 핀치-오프 및 일반적인 보이드 형성을 감소시킬 수 있다.
세 번째, ECD 시드 "플러스"는 시드 층의 고유 속성들을 개선시키기 위해 사용될 수 있다. 그 점에 있어서, ECD 시드 "플러스" 증착은 열적 처리 또는 어닐링 및 리플로우 단계들이 TSV 피쳐들의 개선 및 실질적으로 보이드-프리 시드 증착의 제공을 제공하기 때문에, TSV 피처들의 개발에 중요하다. 도 9 내지 도 12에 도시된 바와 같은 본 명세서에 설명된 프로세스들을 사용한 다마신 피쳐들에서의 증착을 참조하여 아래에 더 상세하게 설명된 바와 같이, 피쳐에서 보이드 형성은 저항값을 증가시킬 수 있고(디바이스의 전기적 성능을 둔화시킴) 상호연결의 신뢰성을 악화시킬 수 있다.
네 번째, DOB 구성에서, 시드 층(예를 들면, PVD 시드 층)은 선택적인 층이 된다.
다른 장점들은 본 명세서에서 설명된 프로세스들을 사용함으로써 실현된다. 그 점에 있어서, Applied Materials Inc.에 의해 제조된 단일 툴, 예를 들면, Raider® 전기화학적 증착, 세정(예를 들면, SRD), 및 열적 처리 또는 어닐링 툴은 ECD 시드 증착 단계(또는 반복되면 단계들), 세정 단계(또는 반복되면 단계들), 열적 처리 단계(또는 반복되면 단계들), 및 마지막 ECD 단계를 위해 사용될 수 있다. 게다가, 결과물들은 본 명세서에서 설명된 프로세스들을 사용하여 TSV 피쳐들에 대한 실질적으로 보이드-프리 갭 필을 나타내고, 더 낮은 저항값 및 저항성-용량성(RC) 지연 값들을 초래한다.
게다가, 본 명세서에서 설명된 프로세스들은 TSV 피쳐를 충진하기 위한 능력을 제공하는 한편, 필은 종래의 프로세스들을 사용하여 달성될 수 없다. 그 점에 있어서, 본 명세서에서 설명된 프로세스들은 비아 깊이에 비하여 상대적으로 작은 비아 개구, 예를 들면, 약 40 미크론의 비아 깊이에 대해 약 0.5미크론만큼 작은 피쳐 개구를 갖고, 그에 의해 약 80의 종회비를 갖는 ECD 시드 "플러스" 기술을 사용하여 TSV 피쳐를 적어도 부분적으로 충진하기 위한 능력을 제공한다. 이러한 고 종횡비 때문에, 이러한 필은 종래의 프로세스들을 사용하여 달성될 수 없다. 이러한 방식에서, 피쳐는 ALD 배리어 층 및 ALD 또는 CVD 2차 시드, 또는 라이너 층 및 CVD 또는 ALD 시드를 포함할 수 있다. 이러한 방식에서, ECD 시드 "플러스"는 비아를 부분적으로 또는 완전히 충진하기 위해 사용될 수 있다.
위에서 언급된 바와 같이, ECD 시드의 하나 또는 둘 이상의 층들이 적용될 수 있고, 그 다음 더 깊거나 고 종횡비 피쳐들을 충진하기 위해 상승된 온도로 노출될 수 있다. 도 8을 참조하면, 약 30㎚의 피쳐 직경들을 갖는 작은 다마신 피쳐들에서의 증착을 위한 2개의 종래의 ECD 시드 프로세스(어닐링 단계 없음)[웨이퍼 1 및 웨이퍼 7]에 비하여, 2개의 예시적인 ECD 시드 플러스 프로세스(어닐링 단계들을 포함)가 제공된다[웨이퍼 4 및 웨이퍼 5]. 도 9 내지 도 11을 참조하면, 결과물들은 다마신 피쳐들에서 ECD 시드의 증분의 증착을 나타내며, 어닐링 단계 다음에 따르는 일부 또는 모든 증착 단계들에 의해, ECD 시드의 단일 단계(즉, 어닐링 단계 없이)에 비하여 감소된 저항값 및 저항성-용량성(RC) 지연 값들을 초래한다.
웨이퍼들 1, 4, 5, 및 7의 모두는 다음의 초기 프로세스 조건들을 포함한다 : 10Å ALD TaN의 배리어 층이 증착되었고, 30Å CVD Ru의 시드 층(2차 시드)이 뒤따랐으며, 그 다음 소재들은 10분의 질소 패시베이션으로 300℃에서 어닐링이 이루어졌다.
웨이퍼들 1 및 7은 그 다음 ECD 구리 시드의 단일 단계로 2.1 amp-min 및 0.5 amp-min으로 각각 도금되었고, 그 다음 종래의 산성 ECD 구리 증착 프로세스를 사용하여 필 및 캡으로 마무리되었다. 그 결과로 생긴 소재들은 두꺼운 ECD 구리 시드(웨이퍼 1) 및 얇은 ECD 구리 시드(웨이퍼 7)를 생성했다.
웨이퍼들 4 및 5는 ECD 시드 "플러스" 조건들을 이루었다. 웨이퍼 4는 각각 0.7 amp-min에서 처음 2단계들의 각각 다음에 300℃ 어닐링 및 제 3 단계 후에 어닐링이 없는 3개의 ECD 구리 시드 단계를 포함했고, 그 다음 종래의 산성 ECD 구리 증착 프로세스를 사용하여 필 및 캡으로 마무리했다. 대략 30㎚의 피쳐 크기를 갖는 웨이퍼 4와 관련된 현미경 이미지가 도 12에 제공된다. 3번째 단계 후에 어닐링이 없지만, 마지막 어닐링 단계는 또한 본 발명의 범위 내임이 이해되어야 한다.
웨이퍼 5는 각각 0.5amp-min에서 처음 3개의 단계들 후에 300℃ 어닐링 및 4번째 단계 후에 어닐링이 없는 4개의 ECD 구리 시드 단계들을 포함했고, 그 다음 종래의 산성 ECD 구리 증착 프로세스를 사용하여 필 및 캡으로 마무리했다. 웨이퍼 4와 유사하게, 마지막 어닐링 단계는 또한 본 발명의 범위 내임이 이해되어야 한다.
이제 도 9 내지 도 11을 참조하면, 웨이퍼들 1, 4, 5, 및 7에 대한 비교에 의한 저항값 및 RC 지연 데이터가 제공된다. 도 9 내지 도 11에서 알 수 있는 바와 같이, 본 명세서에서 설명된 방법들에 따른 ECD 시드 "플러스"를 사용하여 형성된 소재들(웨이퍼들 4 및 5)은 이전에 개발된 기법들을 사용하여 형성된 소재들(웨이퍼들 1 및 7)에 비하여 저항값 및 저항성/용량성(RC) 지연이 상당히 감소되었다.
도 9 및 도 10을 참조하면, 본 발명의 실시예들에 따라 형성된 소재들은 ECD 시드를 사용하지만 ECD 시드 플러스 어닐링 순환이 없이 형성된 소재들에 비하여 0 내지 약 40%, 0보다 크고 30%까지, 0보다 크고 20%까지, 약 10% 내지 약 20%, 및 약 10% 내지 약 15%의 범위로 저항값 감소를 달성한다.
도 11을 참조하면, 본 발명의 실시예들에 따라 형성된 소재들은 ECD 시드를 사용하지만 ECD 시드 플러스 어닐링 순환이 없이 형성된 소재들에 비하여 RC 지연 값 감소를 달성한다. 더 작은 RC 지연은 피쳐에서 저 K 금속간 유전체에 대하여 더 작은 손상 또는 손상 없음을 초래할 수 있다.
예시적인 실시예들이 도시 및 설명되었지만, 다양한 변화들은 본 발명의 사상 및 범위를 벗어나지 않고 그 안에 이루어질 수 있음이 이해될 것이다.
독점적 소유권 및 특권이 청구되는 본 발명의 실시예들은 다음과 같이 정의된다 :

Claims (20)

  1. 소재(workpiece) 상에서 피쳐(feature)를 적어도 부분적으로 충진(filling)하기 위한 방법으로서,
    (a) 약 10 내지 약 80의 범위의 고 종횡비를 갖는 피쳐를 포함하는 소재를 획득하는 단계;
    (b) 상기 피쳐에서 제 1 컨포멀(conformal) 전도성 층을 증착하는 단계; 및
    (c) 상기 피쳐에서 상기 제 1 컨포멀 전도성 층을 리플로우(reflow)하도록 상기 소재를 열적으로 처리하는 단계를 포함하는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 소재를 열적으로 처리하는 단계는 상기 피쳐 필(fill)에서 보이드들(voids)을 감소시키는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 제 1 컨포멀 전도성 층이 증착되기 전에 상기 피쳐에서 배리어 층을 증착하는 단계를 더 포함하는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  4. 제 1 항에 있어서,
    상기 제 1 컨포멀 전도성 층이 증착되기 전에 상기 피쳐에 전도성 시드 층을 증착하는 단계를 더 포함하는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  5. 제 4 항에 있어서,
    상기 시드 층을 위한 금속은 구리, 코발트, 니켈, 금, 은, 망간, 주석, 알루미늄, 루테늄, 및 이들의 합금들로 구성된 그룹에서 선택된,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  6. 제 1 항에 있어서,
    상기 제 1 컨포멀 전도성 층을 위한 금속은 구리, 코발트, 니켈, 금, 은, 망간, 주석, 알루미늄, 및 이들의 합금들로 구성된 그룹에서 선택된,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  7. 제 1 항에 있어서,
    상기 제 1 컨포멀 전도성 층은 전기 화학적으로 증착되는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  8. 제 1 항에 있어서,
    상기 제 1 컨포멀 전도성 층은 화학 기상 증착 또는 원자층 증착에 의해 증착되는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  9. 제 1 항에 있어서,
    상기 제 1 컨포멀 전도성 층 다음에 제 2 컨포멀 전도성 층을 증착하는 단계 및 상기 제 2 컨포멀 전도성 층을 리플로우하도록 상기 소재를 열적으로 처리하는 단계를 더 포함하는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 제 2 컨포멀 전도성 층 다음에 제 3 컨포멀 전도성 층을 증착하는 단계 및 상기 제 3 컨포멀 전도성 층을 리플로우하도록 상기 소재를 열적으로 처리하는 단계를 더 포함하는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  11. 제 4 항에 있어서,
    상기 시드 층은 시드, 2차 시드(secondary seed), 및 시드 및 라이너(liner)의 적층 막(stack film)으로 구성된 그룹에서 선택된,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  12. 제 1 항에 있어서,
    상기 리플로우된 제 1 컨포멀 전도성 층은 상기 피쳐를 부분적으로 또는 완전하게 충진하는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  13. 제 1 항에 있어서,
    상기 제 1 컨포멀 전도성 층은 구리 에틸렌디아민(ethylenediamine), 시트레이트(citrate), 타트레이트(tartrate), 및 우레아(urea)로 구성된 그룹에서 선택된 적어도 하나의 구리 착체(complex)를 포함하는 화학적 성질(chemistry)을 사용하여 증착되는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  14. 제 1 항에 있어서,
    상기 리플로우된 제 1 컨포멀 전도성 층 상에 캡 층을 증착하는 단계를 더 포함하는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  15. 제 14 항에 있어서,
    상기 캡 층은 산성 화학적 성질로 증착되는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  16. 제 1 항에 있어서,
    상기 열적 처리 온도는 약 100℃ 내지 약 500℃의 범위, 약 200℃ 내지 약 400℃의 범위, 및 약 250℃ 내지 약 350℃의 범위로 구성된 그룹에서 선택된,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  17. 제 1 항에 있어서,
    상기 피쳐는 약 0.5 미크론 내지 약 15 미크론의 범위, 약 0.5 미크론 내지 약 10 미크론의 범위, 또는 약 0.5 미크론 내지 약 2 미크론의 범위로 구성된 그룹에서 선택된 개구 크기를 갖는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  18. 제 3 항에 있어서,
    상기 제 1 컨포멀 전도성 층은 상기 배리어 층 상에 직접 증착되는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  19. 소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법으로서,
    (a) 약 10 내지 약 80의 범위의 고 종횡비를 갖는 피쳐를 포함하는 소재를 획득하는 단계;
    (b) 상기 피쳐에서 배리어 층을 증착하는 단계;
    (c) 상기 배리어 층 다음에 상기 피쳐에서 제 1 전도성 층을 증착하는 단계 - 상기 제 1 전도성 층은 시드 층임 -;
    (d) 상기 제 1 전도성 층 다음에 상기 피쳐에서 제 2 전도성 층을 증착하는 단계 - 상기 제 2 전도성 층은 형성추종 전도성 층임 -; 및
    (e) 상기 피쳐에서 상기 제 2 전도성 층을 리플로우하도록 상기 소재를 어닐링하는 단계를 포함하는,
    소재 상에서 피쳐를 적어도 부분적으로 충진하기 위한 방법.
  20. 소재로서,
    (a) 약 10 내지 약 80의 범위의 고 종횡비를 갖는 적어도 하나의 피쳐; 및
    (b) 상기 피쳐에 배치된 실질적으로 보이드-프리 전도성 층을 포함하는,
    소재.
KR1020130046001A 2012-04-26 2013-04-25 고 종횡비 필을 위한 반도체 리플로우 프로세싱 KR20130121041A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261638856P 2012-04-26 2012-04-26
US61/638,856 2012-04-26
US13/801,860 US9245798B2 (en) 2012-04-26 2013-03-13 Semiconductor reflow processing for high aspect ratio fill
US13/801,860 2013-03-13

Publications (1)

Publication Number Publication Date
KR20130121041A true KR20130121041A (ko) 2013-11-05

Family

ID=49851459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130046001A KR20130121041A (ko) 2012-04-26 2013-04-25 고 종횡비 필을 위한 반도체 리플로우 프로세싱

Country Status (2)

Country Link
KR (1) KR20130121041A (ko)
TW (1) TWI576961B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170117137A (ko) * 2015-02-12 2017-10-20 어플라이드 머티어리얼스, 인코포레이티드 기판 상에 코발트 상호연결부들을 형성
KR20180005743A (ko) * 2015-06-05 2018-01-16 도쿄엘렉트론가부시키가이샤 상호접속부를 위한 루테늄 금속 피처 충전
KR20180034265A (ko) * 2016-09-27 2018-04-04 도쿄엘렉트론가부시키가이샤 니켈 배선의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1112125B1 (en) * 1998-06-30 2006-01-25 Semitool, Inc. Metallization structures for microelectronic applications and process for forming the structures
US6998337B1 (en) * 2003-12-08 2006-02-14 Advanced Micro Devices, Inc. Thermal annealing for Cu seed layer enhancement
US9129945B2 (en) * 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170117137A (ko) * 2015-02-12 2017-10-20 어플라이드 머티어리얼스, 인코포레이티드 기판 상에 코발트 상호연결부들을 형성
KR20180005743A (ko) * 2015-06-05 2018-01-16 도쿄엘렉트론가부시키가이샤 상호접속부를 위한 루테늄 금속 피처 충전
KR20180034265A (ko) * 2016-09-27 2018-04-04 도쿄엘렉트론가부시키가이샤 니켈 배선의 제조 방법
US10700006B2 (en) 2016-09-27 2020-06-30 Tokyo Electron Limited Manufacturing method of nickel wiring

Also Published As

Publication number Publication date
TWI576961B (zh) 2017-04-01
TW201347090A (zh) 2013-11-16

Similar Documents

Publication Publication Date Title
US9245798B2 (en) Semiconductor reflow processing for high aspect ratio fill
US20220336271A1 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
TWI598996B (zh) 於半導體元件中製作互連之方法
KR101784997B1 (ko) 전기화학적 도금 방법들
KR102335506B1 (ko) 쓰루 실리콘 비아 금속화
WO2011084666A2 (en) Superfilled metal contact vias for semiconductor devices
TW201602423A (zh) 超共形鍍覆
KR20130121042A (ko) 피쳐 필을 위한 반도체 리플로우 프로세싱
US20140103534A1 (en) Electrochemical deposition on a workpiece having high sheet resistance
KR102383378B1 (ko) 실리콘 관통 비아 금속화를 위한 접착층
TWI595595B (zh) 無電鍍間隙塡充
US20130240484A1 (en) Electroless copper alloy capping
TWI576961B (zh) 用於高深寬比塡充的半導體重流處理
TWI653367B (zh) 具有高薄片電阻之工件上的電化學沉積
CN103426816B (zh) 用于高深宽比填充的半导体反流处理
TWI625773B (zh) 用於特徵塡充的半導體重流處理
US9275894B2 (en) Method for forming semiconductor device structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application