TW201347090A - 用於高深寬比塡充的半導體重流處理 - Google Patents

用於高深寬比塡充的半導體重流處理 Download PDF

Info

Publication number
TW201347090A
TW201347090A TW102112724A TW102112724A TW201347090A TW 201347090 A TW201347090 A TW 201347090A TW 102112724 A TW102112724 A TW 102112724A TW 102112724 A TW102112724 A TW 102112724A TW 201347090 A TW201347090 A TW 201347090A
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
component
seed
workpiece
Prior art date
Application number
TW102112724A
Other languages
English (en)
Other versions
TWI576961B (zh
Inventor
Ismail T Emesh
Robert C Linke
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/801,860 external-priority patent/US9245798B2/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201347090A publication Critical patent/TW201347090A/zh
Application granted granted Critical
Publication of TWI576961B publication Critical patent/TWI576961B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種用於至少部分填充工件上的部件的方法包括以下步驟：獲得包括部件的工件，所述部件具有在約10到約80的範圍內的高深寬比；將第一共形導電層沈積在部件中；和熱處理工件以使第一共形導電層在部件中重流。

Description

用於高深寬比填充的半導體重流處理
本公開內容係關於用於在微電子工件上的具有高深寬比(aspect ratio)的部件中(例如，在穿透矽過孔(Through Silicon Via)(TSV)部件中)電化學沈積導電材料(例如金屬，例如，銅(Cu)、鈷(Co)、鎳(Ni)、金(Au)、銀(Ag)、錳(Mn)、錫(Sn)、鋁(Al)及以上各物的合金)的方法。
TSV沈積通常針對產生穿過工件的垂直互連體，用於與其他工件上的互連體的上下連接。在TSV集成(TSV integration)的一個非限制實例中，沈積金屬以填充TSV過孔，然後研磨晶圓的背部直到暴露過孔的底部為止，從而產生用於過孔的第二連接點。然而，應理解，其他類型的TSV集成也在本公開內容的範圍內。
典型TSV部件具有直徑可在約1微米到約15微米的範圍內和深度可在約20微米到約120微米的深度範圍內的尺寸。部件開口通常較大以使電鍍能夠達到顯著深度。即使考 慮到較大開口，TSV部件通常仍具有非常高的深寬比。
TSV製程可包括過孔蝕刻、絕緣體及阻擋層沈積、種晶層沈積、金屬填充及化學機械拋光(CMP)。TSV部件中的沈積物可包括介電層、阻擋層、種晶層及填充層。在一個實例中，TSV沈積物可包括種晶層中的銅、填充層中的銅或以上兩者中的銅。
因為銅易於擴散到介電材料中，所以阻擋層可用於使銅沈積物與介電材料分隔開。然而，應理解，除了對於銅來說可以不需要阻擋層之外，對於其他金屬沈積物來說，也可以不需要阻擋層。阻擋層通常由耐火金屬或耐火化合物構成，例如，鈦(Ti)、鉭(Ta)、氮化鈦(TiN)，氮化鉭(TaN)等。其他合適的阻擋層材料可包括錳(Mn)及氮化錳(MnN)。
通常使用稱為物理氣相沈積(PVD)的沈積技術形成阻擋層，但也可通過使用其他沈積技術(例如，化學氣相沈積(CVD)或原子層沈積(ALD))形成阻擋層。在TSV應用中，阻擋層厚度通常可為約500Å到約4000Å(約50 nm到約400 nm)。
種晶層可沈積在阻擋層上。然而，還應理解，直接在阻擋層上(direct on barrier)(DOB)沈積也在本公開內容的範圍內，所述直接在阻擋層上(DOB)沈積例如是在由合金或共沈積(co-deposited)金屬構成的阻擋層以及在所屬領域的技術人員所熟知及/或所使用的其他阻擋層上的沈積，互連金屬可沈積在由合金或共沈積金屬構成的所述阻擋層上而不 需要單獨的種晶層，所述互連金屬例如是鈦釕(TiRu)、鉭釕(TaRu)、鎢釕(WRu)。
在一個非限制實例中，種晶層可為銅種晶層。作為另一非限制實例，種晶層可為銅合金種晶層，例如，銅錳合金、銅鈷合金或銅鎳合金。在將銅沈積於部件中的情況下，對於種晶層有數個示例性選擇。第一，種晶層可為PVD銅種晶層。參見例如用於說明包括PVD銅種晶沈積的製程的圖3。種晶層還可通過使用其他沈積技術(例如CVD或ALD)形成。
第二，種晶層可為堆疊膜，例如，襯墊層及PVD種晶層。襯墊層是用在阻擋層與PVD種晶之間緩解不連續種晶問題並改善PVD種晶粘附力的材料。襯墊通常是貴金屬，例如釕(Ru)、鉑(Pt)、鈀(Pd)和鋨(Os)，但該系列還可包括鈷(Co)和鎳(Ni)。當前，CVD Ru及CVD Co是常見的襯墊；然而，襯墊層也可通過使用其他沈積技術(例如，ALD或PVD)形成。
第三，種晶層可為二次種晶層。二次種晶層類似於襯墊層，是因為二次種晶層通常由貴金屬(例如Ru、Pt、Pd和Os)形成，但該系列還可包括Co及Ni和最常見的CVD Ru及CVD Co。(像種晶層及襯墊層一樣，二次種晶層還可通過使用其他沈積技術(例如ALD或PVD)形成)。不同之處在於：二次種晶層用作種晶層，而襯墊層是介於阻擋層與PVD種晶之間的中間層。參見例如用於說明包括二次種晶沈積的製程的圖5及圖6，所述二次種晶沈積之後分別是圖5中的ECD種 晶沈積，如下文所描述的一般，和圖6中的快閃物沈積(flash deposition)。(「快閃物」沈積主要是在部件的區域(field)上及底部處，沒有顯著沈積在部件側壁上)。
在TSV應用中，種晶層厚度通常可為約2000Å到約8000Å(約200 nm到約800 nm)。由於過孔的高深寬比，在過孔的側面及底部可靠地沈積種晶層(尤其是使用PVD技術)可能很具挑戰性。就這一方面，種晶層中的不連續經常產生，這能夠導致典型缺陷(例如，過孔中夾斷(pinch-off)和底側壁空隙(void))。
在已根據上述實例中的一個實例沈積種晶層之後，部件可包括種晶層增強(SLE)層，所述種晶層增強(SLE)層是沈積金屬(例如，厚度約1000Å(100 nm)的銅)的薄層。SLE層也被稱為電化學沈積種晶(或ECD種晶)。參見例如用於說明包括PVD種晶沈積及ECD種晶沈積的製程的圖4。參見例如用於說明包括二次種晶沈積及ECD種晶沈積的製程的圖5。如圖4及圖5中所見，ECD種晶可為共形沈積(conformally deposited)層。
通常使用包括濃度很低的銅乙二胺(EDA)絡合物的鹼性化學品(basic chemistry)沈積ECD銅種晶。還可使用其他銅絡合物(例如，檸檬酸銅、酒石酸銅、尿素銅等)沈積ECD銅種晶，且可在約2到約11、約3到約10的pH範圍內或在約4到約10的pH範圍內沈積ECD銅種晶。
在已根據上述實例中的一個實例沈積種晶層之後(所述種晶層可能也包括可選的ECD種晶)，例如，可使用酸性 沈積化學品在部件中執行傳統的ECD填充及覆蓋(cap)。傳統的ECD銅酸性化學品可包括例如硫酸銅、硫酸、甲磺酸、鹽酸及有機添加劑(例如，促進劑(accelerator)、抑制劑(suppressor)及調平劑(leveler))。已發現銅的電化學沈積是沈積銅金屬化層最經濟的方式。除了在經濟上可行外，ECD沈積技術提供實質上自下而上(例如，非共形)金屬填充，所述金屬填充在機械上和電氣上適用於互連結構。
已證明傳統的ECD填充，尤其是具有高深寬比的部件(像TSV部件)中的傳統ECD填充是很困難的。舉例來說，部件的高深寬比和種晶層中的不連續極大地增加了過孔中的底側壁空隙形成和部件頂部處夾斷的機會。為了避免過孔中的空隙形成和夾斷，TSV過孔中的傳統ECD填充由於填充TSV過孔所需金屬的量的緣故而通常是緩慢的過程，有時花費幾小時來部分填充過孔，並仍證明由於過孔中的空隙形成的緣故而難以填充。
因此，存在對用於高深寬比部件(例如，TSV部件)的改善的部件填充製程的需要。
提供此發明內容從而以簡化形式來介紹構思的選擇，在下文具體實施方式中進一步描述所述構思。本發明內容不意在識別所主張標的的關鍵特徵，亦不意在用作確定所主張標的的範圍的輔助內容。
根據本公開內容的一個實施方式，提供一種用於至少部分填充工件上的部件的方法。所述方法通常包括以下步 驟：獲得包括部件的工件，所述部件具有在約10到約80的範圍內的高深寬比；將第一共形導電層沈積在所述部件中；和熱處理所述工件以使所述第一共形導電層在所述部件中重流(reflow)。
根據本公開內容的另一實施方式，提供一種用於至少部分填充工件上的部件的方法。所述方法通常包括以下步驟：獲得包括部件的工件，所述部件具有在約10到約80的範圍內的高深寬比；將阻擋層沈積在所述部件中；將第一導電層在所述阻擋層之後沈積在所述部件中，其中所述第一導電層為種晶層；將第二導電層在所述第一導電層之後沈積在所述部件中，其中所述第二導電層為共形導電層；和使所述工件退火以使所述第二導電層在所述部件中重流。
根據本公開內容的另一實施方式，提供一種工件。所述工件通常包括具有在約10到約80的範圍內的高深寬比的至少一個部件和設置在所述部件中的實質無空隙導電層。
100‧‧‧重流製程
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧退火步驟
108‧‧‧重流步驟
110‧‧‧覆蓋步驟
112‧‧‧工件
114‧‧‧阻擋層
115‧‧‧種晶層
116‧‧‧ECD種晶材料
118‧‧‧填充物
120‧‧‧額外材料
122‧‧‧部件
在結合附圖考慮時，通過參考以下詳細描述將更易於理解本公開內容的前述態樣及許多伴隨的優點，其中：第1圖為描繪本公開內容示例性實施方式的處理步驟及示例性特徵發展過程的示意性流程圖；第2圖為可結合已有技術製程使用的示例性處理步驟與根據本公開內容實施方式的製程的比較圖；第3圖為描繪使用已有技術TSV製程的處理步驟和示例性特徵發展過程的示意性流程圖，包括阻擋層沈積、種 晶沈積和傳統的ECD填充及覆蓋沈積；第4圖為描繪使用已有技術SLE(也稱為ECD種晶)製程的處理步驟及示例性特徵發展過程的示意性流程圖，包括阻擋層沈積、種晶沈積、ECD種晶沈積和傳統的ECD填充及覆蓋沈積；第5圖為描繪使用已有技術ECD種晶製程的處理步驟和示例性特徵發展過程的示意性流程圖，包括阻擋層沈積、二次種晶沈積、ECD種晶沈積和傳統的ECD填充及覆蓋沈積；第6圖為描繪使用具有快閃層的二次種晶製程方面的已有技術沈積的處理步驟和示例性特徵發展過程的示意性流程圖，包括阻擋層沈積、二次種晶沈積、快閃物沈積和傳統的ECD填充及覆蓋沈積；第7圖為描繪本公開內容的若干示例性實施方式的處理步驟及示例性特徵發展過程的示意性流程圖；第8圖為根據本公開內容實施例針對各種示例性晶片在鑲嵌(Damascene)部件中沈積的示例性處理步驟的圖表描繪，所述鑲嵌部件具有約30 nm的特徵直徑；第9圖為從第8圖中描述的示例性晶片中獲得的120微米長的線電阻器(line resistor)電阻結果的圖表描繪；第10圖為從第8圖中描述的示例性晶片中獲得的1米長的線電阻器電阻結果的圖表描繪；第11圖為從第8圖中描述的示例性晶片中獲得的1米長的電阻器阻容延遲結果的圖表描繪；和 第12圖包括用於根據本公開內容實施方式的鑲嵌部件的實質上無空隙間隙填充的透射電子顯微鏡(TEM)圖像，所述鑲嵌部件具有約30 nm的特徵直徑。
本公開內容的實施方式是針對工件(例如半導體晶片)、用於處理工件的器件或處理元件以及處理所述工件的方法。術語工件、晶片或半導體晶片意指任何平坦的介質或物件，包括半導體晶片和其他基板或晶片、玻璃、掩模和光學或存儲介質、MEMS基板或任何其他具有微電、微機械或微機電器件的工件。
本文所述的製程將用於工件的高深寬比部件(例如，穿透矽過孔(TSV)部件中的過孔)中的金屬沈積或金屬合金沈積。在本公開內容的實施方式中，根據本公開內容實施方式的TSV特徵尺寸包括在約0.5微米到約15微米的範圍內、在約0.5微米到約10微米的範圍內、或在約0.5微米到約2微米的範圍內的直徑，和在約20微米到約120微米的範圍內的深度。深寬比可在約10到約80的範圍內。
本文所述的製程可應用於例如高深寬比應用中的各種形態的銅、鈷、鎳、金、銀、錳、錫、鋁及合金沈積。
應理解，本文中所使用的描述性術語「微特徵工件」及「工件」包括先前已經在處理過程中沈積並形成在給定點的所有結構和層，並且所述術語並不僅限於圖1中所描繪的那些結構和層。
應理解，也可修改本文所述的製程用於較小部件中 (例如，鑲嵌部件中)的金屬或金屬合金沈積。
儘管在本申請中通常描述為金屬沈積，但應理解，術語「金屬」也慮及(concontemplate)金屬合金。所述金屬及金屬合金可用於形成種晶層或用於完全或部分填充部件。示例性銅合金可包括但不限於銅錳和銅鋁。作為非限制實例，與主要合金金屬(例如Cu、Co、Ni、Ag、Au等)相比，合金成分配比可在約0.5%到約6%次要合金金屬的範圍內。
如上所述，金屬互連體的傳統製造可包括將阻擋層適當沈積在介電材料上以防止金屬擴散到介電材料中。合適的阻擋層可包括例如Ta、Ti、TiN、TaN、Mn或MnN。合適的阻擋層沈積方法可包括PVD、ALD及CVD；然而，PVD是用於阻擋層沈積的最常見製程。阻擋層通常用於使銅或銅合金與介電材料分隔開；然而，應理解，在其他金屬互連體的情況下，擴散可能不是問題並且可不需要阻擋層。
在TSV應用中，阻擋層厚度通常可為約500Å到約4000Å(約50 nm到約400 nm)。如上文所論述，在TSV沈積中，由於過孔的高深寬比，在過孔的側面及角落可靠地沈積阻擋層可能很具挑戰性。
阻擋層沈積之後可以是可選的種晶層沈積。在將金屬沈積於部件中的情況下，對於種晶層有數個選擇。如上所述，種晶層可為(1)種晶層(作為非限制實例，是PVD銅種晶層)。種晶層可為金屬層，例如，銅、鈷、鎳、金、銀、錳、錫、鋁、釕及以上各物的合金。種晶層還可為(2)襯墊層與種晶層(作為非限制實例，是CVD Ru襯墊層及PVD銅種晶 層)的堆疊膜，或(3)二次種晶層(作為非限制實例，是CVD或ALD Ru二次種晶層)。然而，應理解，本公開內容也慮及沈積這些示例性種晶層的其他方法。
在TSV應用中，種晶層(無論是否是種晶層、堆疊膜或二次種晶層的非限制實例中的一個實例)厚度通常可約為2000Å到約8000Å(約200 nm到約400 nm)。如上文所論述，由於過孔的高深寬比，(尤其使用PVD技術)在過孔的側面及角落可靠地沈積種晶層也可能很具挑戰性。在這一方面，可發現種晶層中的不連續，所述不連續可導致典型缺陷(例如，過孔中夾斷和底側壁空隙)。
如上文所論述，襯墊層是用在阻擋層與種晶層之間緩解不連續的種晶問題並改善種晶層粘附力的材料。襯墊通常是貴金屬，例如Ru、Pt、Pd和Os，但該系列還可包括Co和Ni。當前，CVD Ru和CVD Co是常見的襯墊；然而，襯墊層也可通過使用其他沈積技術(例如，PVD或ALD)形成。用於TSV應用的襯墊層的厚度可在約50Å到約300Å(約5 nm到約30 nm)的厚度範圍內。
同樣如上文所論述，二次種晶層類似於襯墊層，是因為二次種晶層通常由貴金屬(例如Ru、Pt、Pd和Os)形成，但該系列還可包括Co及Ni和最常見的CVD Ru及CVD Co。不同之處在於：二次種晶層用作種晶層，而襯墊層是介於阻擋層與種晶層之間的中間層。二次種晶層還可通過使用其他沈積技術(例如PVD或ALD)形成。TSV應用中的二次種晶層的厚度可在約50Å到約300Å(約5 nm到約30 nm)的厚度範圍 內。
可在合成氣體(forming gas)環境(例如，氮氣中有3%-5%的氫氣或氦氣中有3%-5%的氫氣)中，在介於約100℃到約500℃之間的溫度下熱處理或退火襯墊或二次種晶沈積物，以移除任何表面氧化物、使二次種晶層或襯墊層緻密、並改善沈積物的表面性質。可通過在氣態氮(N2氣體)或其他鈍化環境中浸漬來另外鈍化襯墊或二次種晶沈積物，以防止表面氧化。襯墊或二次種晶的鈍化描述於2013年1月22日發佈的美國專利第8357599號中。
在已沈積種晶層(例如，PVD銅種晶、包括CVD Ru襯墊或CVD Ru二次種晶的PVD銅種晶、或另一沈積金屬或金屬合金，層組合或沈積技術的非限制實例中的一個非限制實例)後，部件可包括在種晶層之後的共形金屬層。然而，還應理解，共形金屬層可直接沈積在阻擋層上，即沒有種晶層。
在本公開內容的一個實施方式中，使用ECD種晶製程沈積共形層，然後可使用包括熱處理步驟的被稱為ECD種晶「附加」沈積(或ECD種晶「附加」)的製程來修改所述共形層。在本公開內容的其他實施方式中，可使用CVD、ALD或其他沈積技術來沈積共形層，然後可使共形層經受熱處理步驟。根據本公開內容的實施方式，共形層在經受熱處理或退火時是「可流動的」或能夠移動的。
在此實施方式中，ECD種晶「附加」通常是指ECD金屬種晶沈積加上熱處理步驟(例如退火步驟)。在本公開內 容的一個實施方式中，熱處理步驟可導致一些或全部種晶沈積的重流。ECD種晶層中溫度的增加有助於層中原子的移動性並增強原子填充結構的能力。
與傳統ECD金屬填充(使用酸化學品)相對比，ECD種晶「附加」沈積類似於ECD種晶沈積(使用鹼性化學品)，但增加了熱處理步驟。此外，代替僅沈積種晶層，可執行ECD種晶「附加」以便部分填充或完全填充部件。可通過ECD種晶「附加」製程實現TSV部件的部分或完全填充，如下文更詳細地描述的一般。
在用於ECD種晶「附加」沈積的ECD腔室中使用的化學品可包括鹼性化學品，例如，在約8到約11的範圍內的pH下的Cu(乙二胺)2，在本公開內容的一個實施方式中pH為約8到約10，且在本公開內容的一個實施方式中pH為約9.3。然而，應理解，使用適當有機添加劑的酸性化學品也可用於實現共形ECD種晶沈積。
在ECD種晶沈積之後，接著可使工件經受旋轉(spin)、沖洗及乾燥(SRD)製程或其他清潔製程。然後在足夠溫暖以使種晶重流的溫度下加熱ECD種晶，但該溫度並未過熱以致工件或工件上的元件損壞或退化。舉例來說，溫度可在約100℃到約500℃的範圍內以用於部件中的種晶重流。適當的熱處理溫度或退火溫度在約100℃到約500℃的範圍內，且可用能夠將持續溫度維持在約200℃到約400℃的範圍內並至少維持在約250℃到約350℃的溫度範圍內的設備實現所述適當的熱處理溫度或退火溫度。
可使用合成氣體或惰性氣體、純氫氣或還原氣體(例如，氨氣(NH3))執行熱處理製程或退火製程。在重流期間，沈積的形狀改變，使得金屬沈積物可彙集在部件的底部，如第7圖中所示。除了在熱處理製程期間的重流外，金屬沈積物還可產生較大晶粒並降低薄膜電阻係數。惰性氣體可用於冷卻加熱後的工件。
在已完成ECD種晶「附加」沈積及熱處理製程以部分填充或完全填充部件並降低原始深寬比之後，傳統的酸性化學品可用於完成間隙填充和覆蓋沈積的沈積製程。酸性化學品金屬沈積步驟通常用於填充大結構並用於維持後續拋光步驟所需的適當薄膜厚度，是因為所述酸性化學品金屬沈積步驟通常是比ECD種晶製程更快的製程，節省時間並降低處理成本。
如第1圖和第7圖中所見，可重複ECD種晶沈積和重流步驟以確保完成用ECD種晶填充部件。就此而言，本文所述的製程可包括一或更多個ECD種晶沈積、清潔(例如SRD)和熱處理循環。
參照第1圖，描繪了重流製程100和由所述重流製程產生的示例性部件。工件112在示例性實施方式中可為含有至少一個部件122的晶體矽工件上的介電材料。在示例性步驟102中，部件122內襯有阻擋層114和種晶層115。在示例性步驟104中，工件112的部件122已接收種晶層115上的一層ECD種晶材料116。在示例性退火步驟106中，在適當溫度下使工件退火以誘導示例性重流步驟108促進部分填充或完全填充 。在退火步驟期間，ECD種晶材料116流到部件122中以形成填充物118，同時在有對工件112或包括在工件112中的部件的不利影響的情況下使得該不利影響最小。在示例性實施方式中，可重複ECD種晶沈積步驟104、退火步驟106和重流步驟108以獲得填充物118的期望特性。重複步驟的次數可取決於結構。一旦填充物118達到期望尺寸，則可使用示例性覆蓋步驟110來完成將額外材料120沈積在部件之上的製程，以為額外工件112處理做準備。(應注意，覆蓋通常用於鑲嵌製程中而不是TSV製程中)。
現參照第2圖，提供製程流程實例，其中本公開內容的實施方式可結合其他工件表面沈積製程使用並融入到其他工件表面沈積製程中。將首先描述先前開發的製程。第一，TSV製程包括阻擋層、種晶層和傳統ECD填充的沈積。第二，ECD種晶(也稱為SLE)製程包括阻擋層、種晶層、ECD種晶層和傳統ECD填充的沈積。第三，伴隨襯墊的ECD種晶(SLE)製程包括阻擋層、襯墊層、種晶層、ECD種晶層和傳統ECD填充的沈積。第四，伴隨二次種晶的ECD種晶(SLE)製程包括阻擋層、二次種晶層、ECD種晶層和傳統ECD填充的沈積。第五，伴隨二次種晶和快閃物的ECD種晶(SLE)製程包括阻擋層、二次種晶層、快閃層、ECD種晶層和傳統ECD填充的沈積。第六，ECD種晶(DOB)製程包括阻擋層、ECD種晶層和傳統ECD填充的沈積。所述ECD種晶(DOB)製程是DOB製程是因為沒有沈積二次種晶、襯墊或種晶層；相反，ECD種晶層直接沈積在可電鍍的(platable)阻擋層上。
仍參考第2圖，現將描述根據本公開內容實施方式的製程。第七，ECD種晶附加(DOB)製程包括阻擋層、ECD種晶「附加」沈積物和傳統ECD填充及/或覆蓋的沈積。像上述第六實例一樣，所述ECD種晶附加(DOB)製程也是DOB製程，是因為沒有沈積二次種晶、襯墊或種晶層；相反，ECD種晶層直接沈積在可電鍍的阻擋層上。第八，ECD種晶附加製程包括阻擋層、二次種晶層、ECD種晶「附加」沈積物和傳統ECD填充及/或覆蓋的沈積。第九，沒有ECD的ECD種晶附加製程包括阻擋層、二次種晶層、和ECD種晶「附加」沈積物的沈積。第十，沒有二次種晶的ECD種晶附加製程包括阻擋層、種晶層、ECD種晶「附加」沈積物和傳統ECD填充及/或覆蓋的沈積。第十一，伴隨襯墊和種晶的ECD種晶附加製程包括阻擋層、襯墊層、種晶層、ECD種晶「附加」沈積物和傳統ECD填充及/或覆蓋的沈積。
參考第7圖，提供根據本公開內容實施方式的另一示例性製程。在第一步驟中，在ECD種晶步驟之前熱處理或退火具有阻擋層和二次種晶層的工件以移除任何表面氧化物、使沈積物緻密並改善沈積物的表面性質。第7圖中所示的種晶層為二次種晶層，但應理解，所述二次種晶層也可為種晶層或襯墊層與種晶層的堆疊膜。合適的熱處理條件或退火條件可包括有可能在合成氣體或純氫氣中在介於約200℃到約400℃之間的溫度歷時約一(1)分鐘到約十(10)分鐘。如上文所述，可在惰性氣體(例如，N2、氬氣(Ar)或氦氣(He))中替代性地熱處理工件。還可使用還原氣體，例如，氨氣 (NH3)。
在第二步驟中，將工件轉移到沈積腔室用於ECD種晶層的共形沈積。所沈積薄膜的厚度根據金屬沈積物的期望性質和特徵尺寸而變化。
在第三步驟中，旋轉工件、用去離子(DI)水沖洗工件並乾燥(SRD)工件，以清潔工件。
在第四步驟中，在200℃到400℃的範圍內的溫度下熱處理或退火工件以使金屬重流到部件中。
在第五步驟中，工件可經歷步驟2、步驟3和步驟4的有順序再處理，直到獲得工件上部件的期望填充輪廓為止。
在第六步驟中，使工件經受傳統的ECD酸性化學品沈積以達到期望的厚度。接著為後續處理而準備好工件，所述後續處理可包括額外熱處理、化學機械拋光和其他製程。
製程的替代實施方式可包括本文已描述步驟的變型，且所述步驟、組合和排列可另外融入以下額外步驟。在本公開內容中設想，可在具有或沒有有機添加劑(例如，抑制劑、促進劑及/或調平劑)的在例如約4到約10、約3到約10或約2到約11的pH範圍內的鹼性溶液或酸性溶液中執行共形「種晶」沈積。可使用多個沈積步驟、清潔(例如SRD)步驟和熱處理步驟或退火步驟來執行重流，或可在單個步驟中然後通過在適當溫度下的熱處理或退火進行重流。
使用ECD種晶「附加」製程填充高深寬比部件(例如TSV部件)包括以下優點：第一，使用ECD種晶「附加」製 程至少部分填充TSV部件能夠降低部件的深寬比，以降低夾斷、空隙形成、緩慢電鍍的可能性以及使用傳統的ECD填充化學品在高深寬比部件中完成填充的其他負面後果。
第二，ECD種晶「附加」能夠用於填充整個高深寬比部件，從而降低部件中普遍的空隙形成和夾斷。
第三，ECD種晶「附加」可用於改善種晶層的固有性質。在這一方面，ECD種晶「附加」沈積對TSV部件的開發很重要，是因為熱處理步驟或退火步驟及重流步驟提供TSV部件改善並提供實質無空隙的種晶沈積。如下文通過參考使用本文所述的製程在鑲嵌部件中的沈積更詳細地描述的一般，如第9圖到第12圖中所示，部件中的空隙形成可使電阻增大(降低器件的電氣性能)並使互連體的可靠性退化。
第四，在DOB配置中，種晶層(例如，PVD種晶層)變為可選層。
通過使用本文所述的製程實現其他優點。在這一方面，單個工具(例如，由Applied Materials,Inc.製造的Raider®電化學沈積、清潔(例如SRD)和熱處理或退火工具)可用於ECD種晶沈積步驟(或在重複時的多個ECD種晶沈積步驟)、清潔步驟(或在重複時的多個清潔步驟)、熱處理步驟(或在重複時的多個熱處理步驟)並用於最終ECD步驟。此外，結果顯示使用本文所述的製程對TSV部件的實質無空隙的間隙填充，導致較低的電阻和阻容(RC)延遲值。
此外，本文所述的製程提供填充TSV部件的能力，然而使用傳統的製程可能無法實現填充。在這一方面，本文 所述的製程提供使用ECD種晶「」技術來至少部分填充TSV部件的能力，所述TSV部件具有與過孔深度相比相對較小的過孔開口，例如對於約40微米的過孔深度來說低至約0.5微米的部件開口，從而具有約80的深寬比。由於此高深寬比，使用傳統的製程不能實現所述填充。在這種方案下，部件可包括ALD阻擋層和ALD或CVD二次種晶，或襯墊層和CVD或ALD種晶。在這種方案下，ECD種晶「」可用於部分地或完全地填充過孔。
如上文所述，可施加ECD種晶的一或更多個層，然後將所述ECD種晶的一或更多個層暴露於升高溫度以填充更深的部件或高深寬比的部件。參照第8圖，提供兩個示例性ECD種晶附加製程(包括退火步驟)(晶片4和晶圓5)，與用於具有約30 nm的特徵直徑的小鑲嵌部件中的沈積的兩個傳統ECD種晶製程(沒有退火步驟)[晶圓1和晶圓7]相比較。參照第9圖到第11圖，結果顯示，與ECD種晶的單個步驟(即，沒有退火步驟)相比，ECD種晶在鑲嵌部件中的增量沈積(incremental deposition)導致電阻和阻容(RC)延遲值降低，其中一些或全部沈積步驟之後是退火步驟。
所有晶圓1、晶圓4、晶圓5和晶圓7包括以下初始處理條件：沈積10Å ALD TaN阻擋層，接著沈積30Å CVD Ru的種晶層(二次種晶)，然後使工件經受300℃下的退火與10分鐘的氮氣鈍化。
然後通過分別在2.1 amp-min和0.5 amp-min下的ECD銅種晶的單個步驟電鍍晶圓1和晶圓7，然後使用傳統的酸性 ECD銅沈積製程使晶圓1和晶圓7完成填充和覆蓋。合成的工件產生厚的ECD銅種晶(晶圓1)和薄的ECD銅種晶(晶圓7)。
使晶圓4和晶圓5經受ECD種晶「」條件。晶圓4包括三個ECD銅種晶步驟，每個步驟在0.7 amp-min下，其中前兩個步驟中的每一個步驟之後都有300℃退火並且在第三步驟後沒有退火，接著使用傳統的酸性ECD銅沈積製程完成填充和覆蓋。與具有接近30 nm的特徵尺寸的晶圓4相關聯的顯微圖像提供在第12圖中。儘管在第三步驟後沒有退火，但應理解，最終退火步驟也在本公開內容的範圍內。
晶圓5包括四個ECD銅種晶步驟，每個步驟在0.5 amp-min下，其中前三個步驟中的每一個步驟之後都有300℃退火並且在第四步驟後沒有退火，接著使用傳統的酸性ECD銅沈積製程完成填充和覆蓋。像晶圓4一樣，應理解，最終退火步驟也在本公開內容的範圍內。
現參照第9圖到第11圖，提供晶圓1、晶圓4、晶圓5和晶圓7的比較電阻及RC延遲資料。如在第9圖到第11圖中可見，與使用先前開發的技術形成的工件(晶圓1和晶圓7)相比，根據本文所述方法使用ECD種晶「」形成的工件(晶圓4和晶圓5)具有顯著降低的電阻和電阻式/電容式(RC)延遲。
參照第9圖及第10圖，與使用ECD種晶形成但沒有ECD種晶附加退火循環的工件相比，根據本公開內容實施方式形成的工件實現在以下範圍內的電阻值降低：0到約40%、 大於0到約30%、大於0到約20%、約10%到約20%和約10%到約15%。
參照第11圖，與使用ECD種晶形成但沒有ECD種晶附加退火循環的工件相比，根據本公開內容實施方式形成的工件實現RC延遲值降低。較低RC延遲可導致對部件中的低K金屬間電介質的較低損傷或沒有損傷。
雖然已說明並描述了說明性實施方式，但將理解，可在不背離本公開內容的精神和範圍的情況下在本文中作出各種變化。

Claims (20)

  1. 一種用於至少部分填充一工件上的一部件的方法，所述方法包括以下步驟：(a)獲得包括一部件的一工件，該部件具有在約10到約80的範圍內的一高深寬比；(b)將一第一共形導電層沈積在該部件中；和(c)熱處理該工件以使該第一共形導電層在該部件中重流。
  2. 如請求項1所述的方法，其中熱處理該工件的步驟減少該部件填充中的空隙。
  3. 如請求項1所述的方法，該方法進一步包括以下步驟：在沈積該第一共形導電層之前，將一阻擋層沈積在該部件中。
  4. 如請求項1所述的方法，該方法進一步包括以下步驟：在沈積該第一共形導電層之前，將一導電種晶層沈積在該部件中。
  5. 如請求項4所述的方法，其中用於該種晶層的金屬選自由以下各物組成的群組：銅、鈷、鎳、金、銀、錳、錫、鋁、釕和以上各物的合金。
  6. 如請求項1所述的方法，其中用於該第一共形導電層的金屬選自由以下各物組成的群組：銅、鈷、鎳、金、銀、錳、錫 、鋁、和以上各物的合金。
  7. 如請求項1所述的方法，其中電化學沈積該第一共形導電層。
  8. 如請求項1所述的方法，其中通過化學氣相沈積或原子層沈積來沈積該第一共形導電層。
  9. 如請求項1所述的方法，該方法進一步包括以下步驟：在該第一共形導電層之後沈積一第二共形導電層，並且熱處理該工件以使該第二共形導電層重流。
  10. 如請求項9所述的方法，該方法進一步包括以下步驟：在該第二共形導電層之後沈積一第三共形導電層，並且熱處理該工件以使該第三共形導電層重流。
  11. 如請求項4所述的方法，其中該種晶層選自由以下各物組成的群組：種晶、二次種晶、和種晶與襯墊的堆疊膜。
  12. 如請求項1所述的方法，其中該重流的第一共形導電層部分地或者完全地填充該部件。
  13. 如請求項1所述的方法，其中使用包括至少一個銅絡合物的化學品沈積該第一共形導電層，該至少一個銅絡合物選自由 銅乙二胺、檸檬酸銅、酒石酸銅和尿素銅組成的群組。
  14. 如請求項1所述的方法，該方法進一步包括以下步驟：將一覆蓋層沈積在該重流的第一共形導電層上。
  15. 如請求項14所述的方法，其中在一酸性化學品中沈積該覆蓋層。
  16. 如請求項1所述的方法，其中熱處理溫度選自由以下範圍內的溫度組成的群組：在約100℃到約500℃的範圍內、在約200℃到約400℃的範圍內和在約250℃到約350℃的範圍內。
  17. 如請求項1所述的方法，其中該部件具有一開口尺寸，該開口尺寸選自由以下範圍內的尺寸組成的群組：在約0.5微米到約15微米的範圍內、在約0.5微米到約10微米的範圍內或在約0.5微米到約2微米的範圍內。
  18. 如請求項3所述的方法，其中該第一共形導電層直接沈積在該阻擋層上。
  19. 一種用於至少部分填充一工件上的一部件的方法，該方法包括以下步驟：(a)獲得包括一部件的一工件，該部件具有在約10到約80的範圍內的一高深寬比； (b)將一阻擋層沈積在該部件中；(c)在該阻擋層之後將一第一導電層沈積在該部件中，其中該第一導電層為一種晶層；(d)在該第一導電層之後將一第二導電層沈積在該部件中，其中該第二導電層為一共形導電層；和(e)使該工件退火以使該第二導電層在該部件中重流。
  20. 一種工件，該工件包括：(a)至少一個部件，該部件具有在約10到約80的範圍內的一高深寬比；和(b)設置在該部件中的一實質無空隙的導電層。
TW102112724A 2012-04-26 2013-04-10 用於高深寬比塡充的半導體重流處理 TWI576961B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261638856P 2012-04-26 2012-04-26
US13/801,860 US9245798B2 (en) 2012-04-26 2013-03-13 Semiconductor reflow processing for high aspect ratio fill

Publications (2)

Publication Number Publication Date
TW201347090A true TW201347090A (zh) 2013-11-16
TWI576961B TWI576961B (zh) 2017-04-01

Family

ID=49851459

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102112724A TWI576961B (zh) 2012-04-26 2013-04-10 用於高深寬比塡充的半導體重流處理

Country Status (2)

Country Link
KR (1) KR20130121041A (zh)
TW (1) TWI576961B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9758896B2 (en) * 2015-02-12 2017-09-12 Applied Materials, Inc. Forming cobalt interconnections on a substrate
US9711449B2 (en) * 2015-06-05 2017-07-18 Tokyo Electron Limited Ruthenium metal feature fill for interconnects
JP6723128B2 (ja) 2016-09-27 2020-07-15 東京エレクトロン株式会社 ニッケル配線の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1112125B1 (en) * 1998-06-30 2006-01-25 Semitool, Inc. Metallization structures for microelectronic applications and process for forming the structures
US6998337B1 (en) * 2003-12-08 2006-02-14 Advanced Micro Devices, Inc. Thermal annealing for Cu seed layer enhancement
US9129945B2 (en) * 2010-03-24 2015-09-08 Applied Materials, Inc. Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance

Also Published As

Publication number Publication date
KR20130121041A (ko) 2013-11-05
TWI576961B (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
US9245798B2 (en) Semiconductor reflow processing for high aspect ratio fill
US20220336271A1 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
US10062607B2 (en) Methods for producing interconnects in semiconductor devices
KR102335506B1 (ko) 쓰루 실리콘 비아 금속화
US20150325477A1 (en) Super conformal metal plating from complexed electrolytes
TW201806078A (zh) 用於積體電路中之小及大特徵的鈷或鎳及銅整合
EP3120378A1 (en) Electrochemical plating methods
US20140103534A1 (en) Electrochemical deposition on a workpiece having high sheet resistance
KR20130121042A (ko) 피쳐 필을 위한 반도체 리플로우 프로세싱
KR102383378B1 (ko) 실리콘 관통 비아 금속화를 위한 접착층
TWI576961B (zh) 用於高深寬比塡充的半導體重流處理
US9153449B2 (en) Electroless gap fill
US20130240484A1 (en) Electroless copper alloy capping
TWI653367B (zh) 具有高薄片電阻之工件上的電化學沉積
TWI625773B (zh) 用於特徵塡充的半導體重流處理
CN103426816B (zh) 用于高深宽比填充的半导体反流处理

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees