TWI595595B - 無電鍍間隙塡充 - Google Patents

無電鍍間隙塡充 Download PDF

Info

Publication number
TWI595595B
TWI595595B TW102109698A TW102109698A TWI595595B TW I595595 B TWI595595 B TW I595595B TW 102109698 A TW102109698 A TW 102109698A TW 102109698 A TW102109698 A TW 102109698A TW I595595 B TWI595595 B TW I595595B
Authority
TW
Taiwan
Prior art keywords
annealing
copper
providing
features
electroless copper
Prior art date
Application number
TW102109698A
Other languages
English (en)
Other versions
TW201403755A (zh
Inventor
亞圖 寇力克斯
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201403755A publication Critical patent/TW201403755A/zh
Application granted granted Critical
Publication of TWI595595B publication Critical patent/TWI595595B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

無電鍍間隙填充
本發明關於在半導體晶圓上形成半導體裝置之方法。更具體而言，本發明關於在低介電常數(低k)介電層中形成金屬內連線。
形成半導體裝置時，導電之金屬內連線係置於低k介電層中。此可藉由將銅或銅合金沉積至蝕刻入低k介電層內之特徵部而達成。可藉由電沉積或無電沉積以沉積銅。
為達成前述內容及符合本發明之目的，提出一種提供填充銅特徵部之方法。特徵部係提供於基板上之層中。提供同時無電鍍銅鍍和退火。使無電鍍銅進行化學機械拋光，在化學機械拋光前及同時無電鍍銅鍍和退火後無退火處理。
本發明之另一實施態樣提出用於提供填充銅特徵部的方法。特徵部係提供於基板上之層中。襯墊形成於層中之特徵部上。提供特徵部於基板上之層內以後，將材料自基板之斜面移除。同時無電鍍銅鍍和退火用沉積銅以填充特徵部，此包括提供銅沉積浴、將銅沉積浴之溫度維持在至少80℃的退火溫度、以及將受蝕刻特徵部暴露於銅沉積浴至少兩分鐘的退火時間。使銅沉積物進行化學機械拋光，其中在同時無電鍍銅鍍和退火後及化學機械拋光前無退火處理。
本發明之這些及其它特徵將於以下的本發明之詳細說明並結合下列圖式予以詳細描述。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟
124‧‧‧步驟
128‧‧‧步驟
132‧‧‧步驟
136‧‧‧步驟
140‧‧‧步驟
204‧‧‧步驟
208‧‧‧步驟
210‧‧‧步驟
300‧‧‧堆疊
304‧‧‧基板
308‧‧‧層
312‧‧‧種子層
316‧‧‧層
320‧‧‧特徵部
324‧‧‧銅接點
本發明係藉由例示而非限制之方式顯示於隨附圖式中之圖形，且其中相似的參考數字表示相似的元件，且其中：圖1為本發明之實施例的流程圖。
圖2為提供同時無電鍍銅鍍和退火之步驟的更詳細流程圖。
圖3A-圖3D為使用本發明流程所形成的結構之示意圖。
本發明現將參照如隨附圖式中呈現之其若干較佳實施例加以詳述。在以下敘述中，提出許多具體細節以提供對本發明之深入了解。然而對熟悉本技藝者將顯而易見，本發明可在缺少這些具體細節的部份或所有者的情況下實施。在其它情況下，已為人所熟知之程序步驟以及/或是結構將不再詳述，以不非必要地妨礙本發明。
利用無電鍍銅鍍以填充受蝕刻特徵部之作法具有超越電鍍銅鍍的優點。無電鍍可將金屬沉積於較薄的種子層上，且不會有薄種子層之需求所造成的歐姆電位降之問題。無電鍍可輕易地擴展至較大的晶圓直徑。此外，無電鍍可在整個晶圓表面進行電鍍，並提供更多樣性的可加工之襯墊材料，不僅可提供鈷(Co)、釕(Ru)、及銅(Cu)的襯墊，亦可提供藉由物理氣相沉積(PVD)、化學氣相沉積(CVD)、及原子層沉積(ALD)所沉積之襯墊。
隨著產業之發展走向更薄之特徵部及更薄之襯墊/種子/阻障，無電鍍所提供之優勢更具吸引力。然而，無電鍍與電鍍相比仍有缺點。主要的缺點為無電鍍於速度上明顯較電鍍慢。因此，無電鍍工具之產量較低。
電鍍可由不同的處理模組所組成，並具有數個步驟。電鍍可由去離子水(DI)沖洗開始，隨後為電鍍、另一次DI沖洗，接著是金屬邊緣移除處理，然後再另一次DI沖洗，接著進行退火。僅將電鍍替換為無電鍍沉積會導致處理較緩慢。因此，本發明之實施例提供更快速的無電鍍沉積處理。
圖1為本發明之實施例的高階流程圖。在此實施例中，特徵部係提供於堆疊之層中(步驟104)。若特徵部內需要種子層或阻障層或其他襯墊，則將其形成於特徵部內。使堆疊進行第一次DI沖洗(步驟108)。清潔晶圓上之斜面，以移除任何斜面上之沉積物(步驟112)。使堆疊進行第二次DI沖洗(步驟116)。接著使堆疊進行活化沖洗(步驟120)。使堆疊進行第三次DI沖洗(步驟124)。提供同時無電鍍銅鍍及退火(步驟128)。 使堆疊進行第四次DI沖洗(步驟132)。乾燥堆疊(步驟136)。使用化學機械拋光(CMP)將銅拋光回到特徵部之頂部(步驟140)。
圖2為提供同時無電鍍銅鍍和退火步驟(步驟128)的更詳細流程圖。提供無電鍍銅沉積浴(步驟204)。將該浴維持在退火溫度(步驟208)。將受蝕刻特徵部暴露於該浴達一段退火時間(步驟210)。
本發明之較佳實施例中，提供特徵部於層中(步驟104)。圖3A為具有基板304之堆疊300的橫剖面示意圖，基板304具有層308，其中有特徵部320。在此範例中，一或更多層316置於基板304和層308之間。在此範例中，具有特徵部320之層308為介電層。更佳地，層308為低k介電層，具有小於4.0之k值。在此實施例中，該層為有機矽酸鹽玻璃(OSG，organosilicate glass)。特徵部可藉由蝕刻該層308而形成。
在此實施例中，阻障層和種子層312形成於特徵部320中，如圖3B所示。由於每層皆薄，因此它們顯示為單一的層，但通常係提供為二或更多單獨的層。在本實施例中，阻障層為氮化鉭(TaN)。此外，本實施例中有釕或銅合金之種子層。
使堆疊300進行第一次DI沖洗(步驟108)。清潔晶圓斜面以移除晶圓斜面上之沉積物。電鍍處理中，此步驟可能無法於沉積前進行，這是因為斜面上之金屬層可用於提供電性連接。因此，在電鍍處理期間，晶圓斜面上的金屬層可生長而增加清潔斜面的時間。由於斜面上金屬層之移除是在無電鍍前進行，因此金屬層不會在無電鍍處理期間生長，而使斜面清潔處理的速度更快。使堆疊進行第二次DI沖洗(步驟116)。使堆疊進行活化沖洗(步驟120)以增加成核。使堆疊進行第三次DI沖洗(步驟124)。在其它實施例中，不進行活化沖洗和後續的DI沖洗。
提供同時無電鍍銅鍍和退火(步驟128)。提供無電鍍銅浴(步驟204)。在一實施例中，銅浴提供純銅沉積。在其它實施例中，銅浴提供銅合金。合金成分可為銀、錫、鈷、鎳、銦、釕、錸、鎢、鉬、鈀、鎵、鍺、鋅、或錳之一或更多者。無電鍍銅浴之範例包含0.06 M之氯化亞銅(CuCl2)、0.08 M之乙二胺四乙酸(EDTA)、及18ml/L之福馬林。使用氫氧化鈉以將浴之pH調節至pH 12.5。將浴維持在退火溫度。在本發明之此實施例中，退火溫度為至少80℃。使特徵部暴露於無電鍍銅浴達一段退火 時間(步驟210)。在本實施例中退火時間為至少2分鐘。藉由提供在退火溫度的浴一段退火時間，以同時進行無電鍍銅鍍及退火。相較於分別提供無電鍍銅鍍和退火時需要較長的時間，此可提供更快的處理。圖3C為同時進行無電鍍銅鍍和退火以形成銅接點324後，具有基板304之堆疊300之橫剖面示意圖。
使堆疊進行第四次DI沖洗(步驟132)。接著乾燥堆疊(步驟136)。在一實施例中，異丙醇可用於乾燥步驟。旋轉法可用於另一實施例中之乾燥步驟。提供化學機械拋光(CMP)以移除層308上之沉積銅(步驟140)，在同時無電鍍銅鍍和退火及CMP之間無任何退火。圖3D為完成CMP後之堆疊300的橫剖面示意圖。
本發明之另一實施例可提供同時無電鍍銅鍍及退火一段至少5分鐘的時間，其中銅沉積浴之溫度在整段期間維持在退火溫度。更佳地，同時銅鍍和退火進行5到15分鐘，以提供較大的銅晶粒尺寸。
較佳地，同時無電鍍和退火提供浴介於80℃和250℃之間的溫度以提供低溫退火。較佳地，低溫退火之溫度足以使銅晶粒尺寸增大而不分散合金金屬。本發明之其它實施例提供具有溶劑之浴，該溶劑之沸點高於水之沸點。此將使無電鍍浴之溫度維持在100℃和250℃之間。舉例來說，本發明之另一實施例將浴之溫度維持在150℃至200℃之間。
吾人已發現，提供浴至少80℃之退火溫度達至少兩分鐘的退火時間，提供了足夠的退火以生長具有較低銅電阻率之大晶粒，因而不需要額外的退火。因此，同時無電鍍和退火及化學機械拋光之間不需要額外的退火。
CMP前之低溫退火提供晶粒生長而不會將合金元素分散在種子層或其他層中。此等處理可在CMP後提供更高的退火溫度，以熔化用於分散之合金成分。然而，CMP前之低溫退火係用於在CMP後的高溫退火使合金分散在銅特徵部內之前，生長銅晶粒。若不先提供低溫退火，則高溫退火可能在晶粒生長之前使合金分散穿過銅特徵部，而干擾及減少晶粒生長，因而增加電阻。在一範例中，覆蓋層可形成於銅特徵部上，接著至少250℃之高溫退火可用於使合金材料分散穿過銅特徵部。更佳地，高溫退火提供至少為400℃之溫度。
電鍍處理之範例可使用三個電鍍腔室、五個退火腔室、和一或兩個CMP腔室。本發明之一實施例可將上述三個電鍍室及五個退火室替換為五個同時無電鍍和退火腔室。
隨著晶圓尺寸增加，歐姆損耗隨著斜面接點之間之電流路徑增加而大幅增加。隨著種子層之厚度減少，歐姆損耗進一步增加。因此，若薄釕種子層用於電鍍，則薄釕種子層可能是高電阻的。銅電鍍可使電流從晶圓斜面之接點流動越過晶圓表面並通過高電阻之薄釕種子層，這會導致顯著的歐姆損耗及要在整個晶圓表面上進行高度電鍍。為了克服此問題，一些電鍍處理中使用兩種不同的電鍍浴，而增加處理之複雜性。由於無電鍍並不需要電流源，因此無電鍍可避免這些問題。
此外，由於本發明之實施例於同時無電鍍及退火前清潔斜面，因此僅有40 Å之晶種材料被移除。在電鍍後清潔斜面之電鍍處理中，可能移除半微米之材料。由於本發明之此實施例中，斜面上需移除之材料較少(少於1/100)，因此清潔斜面所需要之時間顯著降低。
本發明雖已透過數個較佳實施例加以說明，但仍有許多落於本發明範疇內之替換、變更、修改及各種置換均等物。亦應注意有許多實施本發明之方法及裝置的替代性方式。因此欲使以下隨附請求項解釋為包含所有落於本發明之真正精神及範疇內的此替換、變更及各種置換均等物。
104‧‧‧步驟
108‧‧‧步驟
112‧‧‧步驟
116‧‧‧步驟
120‧‧‧步驟
124‧‧‧步驟
128‧‧‧步驟
132‧‧‧步驟
136‧‧‧步驟
140‧‧‧步驟

Claims (13)

  1. 一種提供填充銅特徵部之方法，包含：提供複數特徵部於基板上之層中，並形成由金屬所組成的至少一襯墊於該等特徵部中；提供同時無電鍍銅鍍和退火，用銅沉積物填充該等特徵部，其中該同時無電鍍銅鍍和退火係進行於維持在一退火溫度的一無電鍍銅浴中達一退火時間，該退火時間足以同時執行該無電鍍銅鍍和退火，使得該等特徵部被填充，而未形成孔洞或縫隙，其中該無電鍍銅浴的退火溫度為介於150℃和250℃之間，其中該無電鍍銅浴包含沸點高於水之沸點的一或更多溶劑；化學機械拋光該銅沉積物，在該同時無電鍍銅鍍和退火後及在化學機械拋光之前沒有退火；並且移除該基板之斜面上之金屬，此步驟係於提供複數特徵部於該基板上之層中後，以及提供該同時無電鍍銅鍍和退火前進行。
  2. 如申請專利範圍第1項之提供填充銅特徵部之方法，其中該無電鍍銅浴係維持在該退火溫度至少兩分鐘的退火時間。
  3. 如申請專利範圍第2項之提供填充銅特徵部之方法，更包含在化學機械抛光該銅沉積物後，提供高溫退火，其溫度為至少250℃。
  4. 如申請專利範圍第3項之提供填充銅特徵部之方法，其中該同時無電鍍銅鍍和退火造成銅晶粒生長。
  5. 如申請專利範圍第4項之提供填充銅特徵部之方法，其中該同時無電鍍銅鍍和退火未分散合金成分。
  6. 如申請專利範圍第3項之提供填充銅特徵部之方法，其中該高溫退火分散合金成分。
  7. 如申請專利範圍第3項之提供填充銅特徵部之方法，更包含在該化學機械抛光後形成覆蓋層於該等特徵部上。
  8. 如申請專利範圍第2項之提供填充銅特徵部之方法，其中該退火時間為介於5和15分鐘之間。
  9. 如申請專利範圍第1項之提供填充銅特徵部之方法，更包含在提供該同時無電鍍銅鍍和退火前，形成至少一襯墊於該等特徵部中。
  10. 如申請專利範圍第9項之提供填充銅特徵部之方法，其中該至少一襯墊包含阻障層。
  11. 如申請專利範圍第9項之提供填充銅特徵部之方法，其中該至少一襯墊包含種子層。
  12. 如申請專利範圍第1項之提供填充銅特徵部之方法，其中暴露於該無電鍍銅浴之該退火時間為介於5和15分鐘之間。
  13. 一種提供填充銅特徵部之方法，包含：提供複數特徵部於基板上之層中，並形成由金屬所組成的至少一襯墊於該等特徵部中；提供同時無電鍍銅鍍和退火，用銅沉積物填充該等特徵部，其中該同時無電鍍銅鍍和退火係進行於維持在一退火溫度的一無電鍍銅浴中達一退火時間，該退火時間足以同時執行該無電鍍銅鍍和退火，使得該等特徵部被填充，而未形成孔洞或縫隙，其中該提供同時無電鍍銅鍍和退火之步驟，包含：提供銅沉積浴，包含沸點高於水之沸點的一或更多溶劑；使該銅沉積浴之溫度維持在退火溫度；以及將受蝕刻特徵部暴露於銅沉積浴達該退火時間，其中該銅沉積浴的退火溫度為介於150℃和250℃之間；化學機械拋光該銅沉積物，在該同時無電鍍銅鍍和退火後及在化學機械拋光之前沒有退火；並且移除該基板之斜面上之金屬，此步驟係於提供複數特徵部於該基板上之層中後，以及提供該同時無電鍍銅鍍和退火前進行。
TW102109698A 2012-03-19 2013-03-19 無電鍍間隙塡充 TWI595595B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/424,135 US9153449B2 (en) 2012-03-19 2012-03-19 Electroless gap fill

Publications (2)

Publication Number Publication Date
TW201403755A TW201403755A (zh) 2014-01-16
TWI595595B true TWI595595B (zh) 2017-08-11

Family

ID=49158021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109698A TWI595595B (zh) 2012-03-19 2013-03-19 無電鍍間隙塡充

Country Status (4)

Country Link
US (1) US9153449B2 (zh)
KR (1) KR102058258B1 (zh)
TW (1) TWI595595B (zh)
WO (1) WO2013142102A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496145B2 (en) * 2014-03-19 2016-11-15 Applied Materials, Inc. Electrochemical plating methods
US10719408B2 (en) 2016-08-03 2020-07-21 Microsoft Technology Licensing, Llc Retain locally deleted content at storage service
US10614042B2 (en) 2016-08-08 2020-04-07 Microsoft Technology Licensing, Llc Detection of bulk operations associated with remotely stored content
US10616210B2 (en) 2016-08-19 2020-04-07 Microsoft Technology Licensing, Llc Protection feature for data stored at storage service
WO2019079199A1 (en) * 2017-10-19 2019-04-25 Lam Research Corporation MULTIBANIC PLACING OF A SINGLE METAL

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042889A (en) * 1994-02-28 2000-03-28 International Business Machines Corporation Method for electrolessly depositing a metal onto a substrate using mediator ions
US6793779B2 (en) * 1997-05-13 2004-09-21 Applied Materials, Inc. Sputtering method for filling holes with copper
US20040231997A1 (en) * 2001-11-07 2004-11-25 Xinming Wang Substrate processing apparatus and method
US20070202254A1 (en) * 2001-07-25 2007-08-30 Seshadri Ganguli Process for forming cobalt-containing materials

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3310430A (en) 1965-06-30 1967-03-21 Day Company Electroless copper plating
US3615735A (en) 1968-08-13 1971-10-26 Shipley Co Electroless copper plating
US4009297A (en) * 1974-02-25 1977-02-22 Amp Incorporated Gold deposition procedures and substrates upon which gold has been deposited
KR920002710B1 (ko) 1984-06-18 1992-03-31 가부시기가이샤 히다찌세이사꾸쇼 화학동도금방법
US4617205A (en) * 1984-12-21 1986-10-14 Omi International Corporation Formaldehyde-free autocatalytic electroless copper plating
US4935267A (en) 1987-05-08 1990-06-19 Nippondenso Co., Ltd. Process for electrolessly plating copper and plating solution therefor
US4818286A (en) 1988-03-08 1989-04-04 International Business Machines Corporation Electroless copper plating bath
JPH0634448B2 (ja) 1988-07-25 1994-05-02 株式会社日立製作所 多層プリント配線板及びその製造方法
KR0137370B1 (ko) * 1988-11-07 1998-04-27 니시가와 레이치 구리 도금된 수지 제품의 제조방법
US6383598B1 (en) 2000-06-21 2002-05-07 International Business Machines Corporation Patterned magnetic recording media with regions rendered nonmagnetic by ion irradiation
KR100407681B1 (ko) * 2000-06-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP3963661B2 (ja) 2001-05-10 2007-08-22 株式会社荏原製作所 無電解めっき方法及び装置
US20060137994A1 (en) * 2001-12-21 2006-06-29 Basol Bulent M Method of wafer processing with edge seed layer removal
US7138014B2 (en) 2002-01-28 2006-11-21 Applied Materials, Inc. Electroless deposition apparatus
US20060063382A1 (en) 2004-09-17 2006-03-23 Dubin Valery M Method to fabricate copper-cobalt interconnects
TWI347982B (en) 2006-07-07 2011-09-01 Rohm & Haas Elect Mat Improved electroless copper compositions
WO2009051923A1 (en) 2007-10-17 2009-04-23 The Trustees Of Columbia University In The City Of New York Systems and methods for in situ annealing of electro- and electroless platings during deposition
US8575028B2 (en) * 2011-04-15 2013-11-05 Novellus Systems, Inc. Method and apparatus for filling interconnect structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042889A (en) * 1994-02-28 2000-03-28 International Business Machines Corporation Method for electrolessly depositing a metal onto a substrate using mediator ions
US6793779B2 (en) * 1997-05-13 2004-09-21 Applied Materials, Inc. Sputtering method for filling holes with copper
US20070202254A1 (en) * 2001-07-25 2007-08-30 Seshadri Ganguli Process for forming cobalt-containing materials
US20040231997A1 (en) * 2001-11-07 2004-11-25 Xinming Wang Substrate processing apparatus and method

Also Published As

Publication number Publication date
KR20140143190A (ko) 2014-12-15
US20130244423A1 (en) 2013-09-19
KR102058258B1 (ko) 2019-12-20
TW201403755A (zh) 2014-01-16
WO2013142102A1 (en) 2013-09-26
US9153449B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
CN112899735B (zh) 电化学电镀方法
US7495338B2 (en) Metal capped copper interconnect
TWI595595B (zh) 無電鍍間隙塡充
US20110163449A1 (en) Superfilled metal contact vias for semiconductor devices
US7374584B2 (en) Interconnects forming method and interconnects forming apparatus
KR20160132775A (ko) 도금 처리 방법 및 기억 매체
WO2015165179A1 (zh) 一种用于半导体铜互连工艺的电镀铜膜的处理方法
JP2007180496A (ja) 金属シード層の製造方法
TW201350215A (zh) 無電鍍銅合金覆蓋
KR20130121042A (ko) 피쳐 필을 위한 반도체 리플로우 프로세싱
CN107564851B (zh) 双镶嵌填充
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
CN1832117A (zh) 半导体元件的处理方法以及半导体元件的形成方法
TWI576961B (zh) 用於高深寬比塡充的半導體重流處理
TWI653367B (zh) 具有高薄片電阻之工件上的電化學沉積
CN110957261B (zh) 一种半导体器件互连结构阻挡层的制备方法
US20060141768A1 (en) Method to eliminate plating copper defect
TWI625773B (zh) 用於特徵塡充的半導體重流處理
TWI642121B (zh) 用以覆蓋銅互連線之方法
KR102412709B1 (ko) 개선된 선택도를 갖는 2단계 디포지션