JP6450560B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6450560B2 JP6450560B2 JP2014216781A JP2014216781A JP6450560B2 JP 6450560 B2 JP6450560 B2 JP 6450560B2 JP 2014216781 A JP2014216781 A JP 2014216781A JP 2014216781 A JP2014216781 A JP 2014216781A JP 6450560 B2 JP6450560 B2 JP 6450560B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- electrode pad
- semiconductor device
- plating layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000007747 plating Methods 0.000 claims description 65
- 239000000523 sample Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 238000009713 electroplating Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 description 21
- 239000010949 copper Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Description
この発明は半導体装置およびその製造方法に関し、特に製造工程中に電気特性検査工程を含み、その際形成されるプローブ痕を有する電極パッド上に電解メッキ法によりバンプ電極が形成される半導体装置およびその製造方法に関する。
半導体装置の製造工程では、半導体装置の電気特性検査がおこなわれる。この電気特性検査は、半導体装置の入出力端子となる電極パッドにテストプローブを接触させて行われる。ところで一般的に電極パッドは、金（Ａｕ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等の金属で構成され、一方テストプローブは、先鋭な先端形状を有し、電極パッドを構成する金属より堅い材料で構成されている。そのため、テストプローブが接触した電極パッドの表面には、凹凸状に変形したプローブ痕が形成される。
図３は一般的な半導体装置の電極パッドにテストプローブを接触させた場合の断面図を示す。図３において、１は半導体装置が形成されている半導体基板、２は絶縁膜、３は半導体装置の入出力端子となる電極パッド、４は電極バッド３表面の一部を露出するように形成された表面保護膜、５は半導体装置の電気特性検査を行うために電極パッド３に接触させるテストプローブ、６はテストプローブ５の接触により電極パッド３表面の金属が凹凸状に変形したプローブ痕である。
半導体装置の電気特性検査を行う際には、テストプローブ５と電極パッド３とを電気的に確実に接触させるため、テストプローブ５が電極パッド３に接触した状態より荷重を加えた状態となるため、電極パッド３上でテストプローブ５が矢印で示すように接触した状態で移動し、電極パッド３表面の金属が削られるように変形する。この変形は、図３に示すように、電極パッド３の表面の一部が削り取られて凹み、削り取られた金属がテストプローブ５先端部分に集まり突出することになる。この突出した金属の高さは、５μｍ以下程度である。
一方半導体装置を実装基板に接続するため、電極パッド３上にバンプ電極を形成する場合がある。バンプ電極を備える半導体装置では、バンプ電極にテストプローブを接触させて電気特性検査が行われてきた。
しかし近年、微細化が進み、バンプ電極の径が小さくなった半導体装置等では、バンプ電極にテストプローブ５を接触させて電気特性検査を行うことができず、バンプ電極形成前に電極パッド３にテストプローブ５を接触させて電気特性検査を行い、その後バンプ電極を形成するようになってきている。これは、図３に示すようなプローブ痕６が形成された電極パッド３上にバンプ電極を形成することになる。
一方、バンプ電極を形成する簡便な方法の一つに電解メッキ法がある。ところで、プローブ痕６のある電極パッド３上に電解メッキ法によりバンプ電極を形成する場合、種々な問題が発生することが知られている。
例えば、図４に電解メッキ法によりバンプ電極を形成する製造工程を示す。まず、電気特性検査が終了した半導体装置を用意する。この半導体装置は、図３で説明したように、電極パッド３表面にはプローブ痕６が形成されている。全面に電解メッキのための析出電極となる金属膜７を形成し、バンプ電極形成予定領域を開口するようにフォトレジスト８をパターニングする。その後、電解メッキを開始する。ここで厚いバンプ電極を形成する通常の条件でメッキを行うと、図４（ａ）に示すように、メッキ工程の初期段階でプローブ痕６の突出した金属先端付近に厚いメッキ層９が析出する。
このような状態で引き続いてメッキを続けて厚いメッキ層を形成すると、図４（ｂ）に示すようにコブのような大きな突起のあるバンプ電極１０となってしまう。またメッキ工程の初期段階の厚いメッキ層９は、プローブ痕６の突出した金属先端に電流が集中した結果生じるため、金属先端の形状によりこの部分への電流集中の度合いが変わると、形成される厚いメッキ層９の高さがばらついてしまう。その結果、最終的に出来上がるバンプ電極の高さがばらつくという問題があった。例えば、バンプ電極１０の高さ（電極パッド３上のメッキ層の厚さ）が３０μｍ弱まで電解メッキを行うと、メッキ工程に入る前の電極パッド３のプローブ痕６の金属の突出高さが、５μｍ以下程度であっても、最終的にバンプ電極上に１０〜２０μｍの高さのコブのような大きな突起が形成されてしまう。このような問題を解決するため、電極パッドの表面に予め溝を形成する加工を施すことで、電極パッドに大きな凹凸を形成しない技術が提案されている（例えば特許文献１、特許文献２）。
しかしながら従来提案されている方法は、電極パッドに溝を形成するための製造工程が増加し、好ましくない。本発明は、このような問題点を解消し、追加の製造工程なしで、コブのような大きな突起のないバンプ電極を備えた半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項１に係る発明は、半導体装置の入出力端子となる電極パッドと、該電極パッド上にバンプ電極を備えた半導体装置の製造方法において、
前記電極パッドにテストプローブを接触させ、半導体装置の電気特性検査を行うテスト工程と、前記テストプローブの接触により前記電極パッドを構成する金属の一部が凹凸状に変形したプローブ痕が形成された電極パッド上に電解メッキを施すバンプ電極形成工程とを含み、該バンプ電極形成工程は、前記プローブ痕の突出した金属先端がその太さを増すメッキ層を析出させ、前記電極パッド上および前記プローブ痕上に均一な膜厚のメッキ層を析出させる第１の電流密度で電解メッキを行い、第１のメッキ層を形成する第１のメッキ工程と、前記第１のメッキ層上に、前記第１の電流密度より高い第２の電流密度で電解メッキを行い、前記第１のメッキ層より厚い第２のメッキ層を形成する第２のメッキ工程を含むことを特徴とする。
前記電極パッドにテストプローブを接触させ、半導体装置の電気特性検査を行うテスト工程と、前記テストプローブの接触により前記電極パッドを構成する金属の一部が凹凸状に変形したプローブ痕が形成された電極パッド上に電解メッキを施すバンプ電極形成工程とを含み、該バンプ電極形成工程は、前記プローブ痕の突出した金属先端がその太さを増すメッキ層を析出させ、前記電極パッド上および前記プローブ痕上に均一な膜厚のメッキ層を析出させる第１の電流密度で電解メッキを行い、第１のメッキ層を形成する第１のメッキ工程と、前記第１のメッキ層上に、前記第１の電流密度より高い第２の電流密度で電解メッキを行い、前記第１のメッキ層より厚い第２のメッキ層を形成する第２のメッキ工程を含むことを特徴とする。
本発明の半導体装置は、電極パッド３上にプローブ痕６のような金属突起が存在しても、電解メッキ工程の初期段階で積層形成される第１のメッキ層は、その形状に沿ってほぼ均一に析出するため、異常メッキを防止することができ、その後に厚いメッキ層を施して形成するバンプ電極１０の表面に残る凹凸は、プローブ痕６の金属突起の高さ、即ち５μｍ弱程度のばらつきに留まり、大幅なばらつきの低減を計ることができる。
また本発明の半導体装置の製造方法は、メッキ工程の初期段階の電流密度を調整し、プローブ痕６の金属突起上にほぼ均一な厚さのメッキ層が析出する条件に設定するのみでよく、電極パッド３に特別な加工を施す必要がなく、非常に簡便な方法である。
本発明の半導体装置は、図１に示すように、プローブ痕６の残る電極パッド３上に形成されるバンプ電極１０が、第１のメッキ層９ａと第２のメッキ層９ｂを含む構成となっている。この第１のメッキ層９ａは、メッキを行う際の電流密度を調整することで、プローブ痕６の残る電極パッド３上にほぼ均一な膜厚で形成され、第２のメッキ層９ｂは、第１のメッキ層９ａ上に電流密度を高くした条件で厚く形成されている。以下、本発明を実施例について、製造工程に従い詳細に説明する。
本発明の半導体装置は、図３で説明したように、電極パッド３表面の金属の一部が削り取られて凹み、削り取られた金属がテストプローブ先端部分に集まり突出するプローブ痕６が形成されている。突出した金属の高さは、５μｍ以下程度である。電極パッド３は、金（Ａｕ）、アルミニウム（Ａｌ）、アルミニウム銅（ＡｌＣｕ）、銅（Ｃｕ）等半導体装置の製造工程で一般的に用いられる金属で構成されている。
従来例同様、全面に電解メッキのための析出電極となる金属膜７を形成し、バンプ電極形成予定領域を開口するようにフォトレジスト８をパターニングする。バンプ電極は、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銀スズ（ＳｎＡｇ）、金スズ（ＳｎＡｕ）などから適宜選択される。
本発明のバンプ電極形成のためのメッキ工程は、少なくとも第１のメッキ工程と第２のメッキ工程を含んでいる。まず第１のメッキ工程は、通常の電解メッキ工程の条件と比べて電流密度の低い条件とする。具体的には、０．１３５Ａ／ｄｍ2とする。１０分程度の電解メッキを行うと、厚さ１〜２μｍ程度の均一な厚さの第１のメッキ層９ａを形成することができる（図２ａ）。
図２（ａ）に示すようにこの第１のメッキ工程では、電流密度を低くして電解メッキを行うことで、プローブ痕６の突出した金属先端に電流が集中することがなく、電極パッド３表面全体にほぼ均一なメッキ層（第１のメッキ層９）が形成される。ここで第１のメッキ工程は、第１メッキ層９ａにより被覆されたプローブ痕６の突出した金属先端が、その太さを増し、第１のメッキ工程のメッキ条件より電流密度を増して行う後述する第２のメッキ工程でもプローブ痕の先端部に電流密度の集中が生じない程度の厚さの第１のめっき層９ａが形成されるまで行うことになる。従って、第２のメッキ工程のメッキ条件に応じ、あるいはプローブ痕６の形状に応じ、第１のメッキ層の厚さやメッキ条件（電流密度）は適宜設定されることになる。
次に、第１のメッキ層９ａ上に第２のメッキ層９ｂを析出させる。この第２のメッキ工程は、バンプ電極１０のように厚いメッキ層を形成するため、先に説明したメッキ条件より成長速度の早い条件を選択するのが好ましい。具体的には、０．２７Ａ／ｄｍ2で３時間程度の電解メッキを行うと、厚さ２７μｍ程度の厚さの第２のメッキ層９ｂを形成することができる（図２ｂ）。
この第２のメッキ工程とのバンプ電極１０の表面は、プローブ痕６の突出した金属の高さ（５μｍ以下程度）より低い突起はあるものの、従来例で説明したようなコブにような大きな突起が生じることはない。
その後、フォトレジスト８を除去するとともに露出する析出電極として使用した金属膜７を除去することで、バンプ電極１０を備えた半導体装置を完成することができる（図１）。
このように本発明は、バンプ電極を形成する際のメッキ条件を変更することのみで、プローブ痕のある電極パッド上にバンプ電極を形成することができ、非常に簡便な方法である。なお本発明では、第２のメッキ工程は電流密度の異なる条件のメッキ工程を繰り返したり、複数の金属膜の積層構造としても良い。
１：半導体基板、２：絶縁膜、３：電極パッド、４：表面保護膜、５：テストプローブ、６プローブ痕、７：金属膜、８：フォトレジスト、９：メッキ層、９ａ：第１のメッキ層、第２のメッキ層、１０：バンプ電極
Claims (1)
- 半導体装置の入出力端子となる電極パッドと、該電極パッド上にバンプ電極を備えた半導体装置の製造方法において、
前記電極パッドにテストプローブを接触させ、半導体装置の電気特性検査を行うテスト工程と、
前記テストプローブの接触により前記電極パッドを構成する金属の一部が凹凸状に変形したプローブ痕が形成された電極パッド上に電解メッキを施すバンプ電極形成工程とを含み、
該バンプ電極形成工程は、前記プローブ痕の突出した金属先端がその太さを増すメッキ層を析出させ、前記電極パッド上および前記プローブ痕上に均一な膜厚のメッキ層を析出させる第１の電流密度で電解メッキを行い、第１のメッキ層を形成する第１のメッキ工程と、前記第１のメッキ層上に、前記第１の電流密度より高い第２の電流密度で電解メッキを行い、前記第１のメッキ層より厚い第２のメッキ層を形成する第２のメッキ工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014216781A JP6450560B2 (ja) | 2014-10-24 | 2014-10-24 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014216781A JP6450560B2 (ja) | 2014-10-24 | 2014-10-24 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016086044A JP2016086044A (ja) | 2016-05-19 |
| JP6450560B2 true JP6450560B2 (ja) | 2019-01-09 |
Family
ID=55973276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014216781A Active JP6450560B2 (ja) | 2014-10-24 | 2014-10-24 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6450560B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6970346B2 (ja) | 2018-09-25 | 2021-11-24 | 日亜化学工業株式会社 | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3176973B2 (ja) * | 1992-01-31 | 2001-06-18 | 株式会社東芝 | 半導体装置の製造方法 |
| DE69942669D1 (de) * | 1998-10-05 | 2010-09-23 | Semitool Inc | Submikrone metallisierung unter verwendung elektrochemischer beschichtung |
| JP2002134546A (ja) * | 2000-10-30 | 2002-05-10 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| EP1517364B1 (en) * | 2002-06-21 | 2011-03-16 | Fujitsu Semiconductor Limited | Semiconductor device and its producing method |
| JP2005019577A (ja) * | 2003-06-25 | 2005-01-20 | Hitachi Cable Ltd | 半導体装置用テープキャリアの製造方法 |
| JP3722813B2 (ja) * | 2003-07-08 | 2005-11-30 | 沖電気工業株式会社 | 埋め込み配線構造の形成方法 |
| JP4713290B2 (ja) * | 2005-09-30 | 2011-06-29 | エヌ・イーケムキャット株式会社 | 金バンプ又は金配線の形成方法 |
| JP2007243013A (ja) * | 2006-03-10 | 2007-09-20 | Canon Inc | 半導体集積回路装置 |
| JP2009049297A (ja) * | 2007-08-22 | 2009-03-05 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
| JP2010221656A (ja) * | 2009-03-25 | 2010-10-07 | Canon Inc | 液体吐出ヘッド用基板 |
-
2014
- 2014-10-24 JP JP2014216781A patent/JP6450560B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016086044A (ja) | 2016-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2017071394A1 (zh) | 印制线路板及其制作方法 | |
| JP2009076851A (ja) | 実装基板構造物及びその製造方法 | |
| JP2008124437A (ja) | 半導体ウェハ、その製造方法、および半導体チップの製造方法 | |
| JP2011026680A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP6450560B2 (ja) | 半導体装置およびその製造方法 | |
| JP2012004186A (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP4904810B2 (ja) | めっき皮膜及びその形成方法並びに電子部品 | |
| TW201507041A (zh) | 半導體元件裝載用基板的製造方法 | |
| JP6340204B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2011108818A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
| JP7059139B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP2007154260A (ja) | 鉛フリーめっき皮膜の形成方法 | |
| CN106252315B (zh) | 封装结构及其制造方法 | |
| US20170325330A1 (en) | Manufacturing method of circuit substrate | |
| JP2010174322A (ja) | 弾性接点及びその製造方法、ならびに、接点基板及びその製造方法 | |
| JP2011039066A (ja) | 多層電気プローブおよびその製造方法 | |
| JP6443979B2 (ja) | リードフレーム及びその製造方法 | |
| CN111384019A (zh) | 具有金属氧化物涂层的引线框架及其形成方法 | |
| US20100221412A1 (en) | Method for manufacturing a substrate | |
| JP2019160911A (ja) | 半導体装置およびその製造方法 | |
| TW201407168A (zh) | 無導線的表面處理之測試載板結構的製造方法 | |
| TWI831943B (zh) | 導線架 | |
| JP5302139B2 (ja) | 置換めっき層の剥離方法 | |
| TW201312121A (zh) | 螺旋偵測器及其製造方法 | |
| US20150097268A1 (en) | Inductor structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181210 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6450560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |