JP2011026680A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents

半導体装置の製造方法及び半導体装置の製造装置 Download PDF

Info

Publication number
JP2011026680A
JP2011026680A JP2009175739A JP2009175739A JP2011026680A JP 2011026680 A JP2011026680 A JP 2011026680A JP 2009175739 A JP2009175739 A JP 2009175739A JP 2009175739 A JP2009175739 A JP 2009175739A JP 2011026680 A JP2011026680 A JP 2011026680A
Authority
JP
Japan
Prior art keywords
plating
semiconductor device
film
manufacturing
electroless plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009175739A
Other languages
English (en)
Inventor
Nobuaki Takahashi
信明 高橋
Masahiro Komuro
雅宏 小室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009175739A priority Critical patent/JP2011026680A/ja
Priority to US12/801,458 priority patent/US8426311B2/en
Priority to CN2010102182932A priority patent/CN101986422A/zh
Publication of JP2011026680A publication Critical patent/JP2011026680A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1619—Apparatus for electroless plating
    • C23C18/1632—Features specific for the apparatus, e.g. layout of cells and of its equipment, multiple cells
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/54—Contact plating, i.e. electroless electrochemical plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体基板上に積層構造からなる複数の金属膜を無電解めっき法により形成する半導体装置の製造方法において、遮光環境下に位置させるめっき槽を少なくする方法を提供する。
【解決手段】金属膜を形成する工程は、第１めっき槽を用いた還元反応を含む無電解めっき工程（ステップＳ５２）と、第２めっき槽を用いた置換反応のみによる無電解めっき工程（ステップＳ５４）と、第３めっき槽を用いた置換反応のみによる無電解めっき工程（ステップＳ５６）を含む。第１めっき槽を用いた還元反応を含む無電解めっき工程は遮光環境下で行われ、第２めっき槽および第３めっき槽を用いた置換反応のみによる無電解めっき工程は非遮光環境下で行われる。
【選択図】図１

Description

本発明は、半導体装置の製造方法及び半導体装置の製造装置に関する。
半導体装置の電極には、ワイヤやバンプなどを接続するための金属膜が形成される。この金属膜の形成方法の一つに無電解めっき法がある。
一方、半導体装置の電極は基板に形成された半導体素子に接続している。半導体素子の中にはｐ型不純物領域とｎ型不純物領域が接合した領域が含まれている。この接合領域に光が入射すると、光電効果によりｐ型不純物領域に接続された電極とｎ型不純物領域に接続された電極の間に光起電力が生じる。このため、無電解めっき法において処理中の半導体装置に光が入射すると、ｐ型不純物領域に接続された電極とｎ型不純物領域に接続された電極の間でめっき金属膜の厚さに差が生じてしまう。
これに対して特許文献１には、半導体基板に化学処理を行なった後に水洗処理を行う場合において、化学処理槽を遮光環境下に位置させ、水洗槽を遮光されていない環境下に位置させることが開示されている。
特開２００４−２７３９５８号公報
近年は、電極上の金属膜を複数のめっき金属膜からなる多層構造にすることが多い。このような場合、無電解めっきを行うめっき槽は複数準備されるが、すべてのめっき槽を遮光環境に位置させると、めっき槽の構築に必要な初期コストが上昇してしまう。また、めっき槽を目視で監視することができなくなるため、工程管理に必要な労力が増えてしまう。このため、遮光環境下に位置させるめっき槽を少なくすることが望ましい。
本発明によれば、半導体基板上に積層構造からなる複数の金属膜を無電解めっき法により形成する半導体装置の製造方法であって、
前記金属膜を形成する工程は、第１のめっき槽を用いた還元反応を含む無電解めっき工程と、第２のめっき槽を用いた置換反応のみによる無電解めっき工程と、を含み、
前記第１のめっき槽を用いた還元反応を含む無電解めっき工程は遮光環境下で行われ、
前記第２のめっき槽を用いた置換反応のみによる無電解めっき工程は非遮光環境下で行われる半導体装置の製造方法が提供される。
本発明によれば、半導体基板上に無電解めっき法により積層構造からなる複数の金属膜を形成する半導体装置の製造装置であって、
遮光環境下におかれ、還元反応を含む無電解めっきを行う第１のめっき槽と、
非遮光環境下におかれ、置換反応のみによる無電解めっきを行う第２のめっき槽と、
を有する半導体装置の製造装置が提供される。
ここで還元反応を含む無電解めっき工程とは、当該めっき成膜の全過程が還元反応を伴って進行する場合だけでなく、当該めっき成膜の全過程のうち一部でも還元反応を伴っている場合をも含むものとする。また、置換反応のみによる無電解めっき工程とは、当該めっき成膜の全過程が置換反応によって進行することを意味し、当該めっき成膜の過程において還元反応が伴わないものとする。
発明者は、半導体素子からの光起電力の影響と無電解めっきの成膜過程における反応機構との関係に着目し、詳細な検討を行った。その結果、還元反応を伴う無電解めっき工程においては、その成膜速度は光起電力に対して強い依存性を示すのに対し、置換反応のみによって進行する無電解めっき工程においては、成膜速度は光起電力に殆ど依存しないことを見出した。すなわち発明者は、光起電力の影響は、還元反応を伴う無電解めっき工程においては大きく、置換反応のみによって進行する無電解めっき工程においては無視できるほどに小さいことを見出した。このことは、置換反応のみによって進行するめっき工程においては、設備の複雑化が要求される遮光環境を必要としないことを意味する。なお、後述のように、この場合の置換反応のみによって進行するめっき工程とは、成膜の全過程が置換反応によって行われる場合を意味し、還元反応が伴わないことが必要である。
また、めっき膜の材料やめっき液中の添加剤（例えば還元剤）によっては、（１）成膜の全過程が、還元反応または置換反応のいずれか一方の反応機構を伴って進行する場合と、（２）成膜の初期段階においては置換反応を伴って進行するものの、その後（ある膜厚を境に）還元反応を伴う成膜へと反応機構が変化する場合、とがある。（１）の場合の還元反応のみで成膜が進行する場合は当然であるが、（２）の場合においても、反応機構の変化に伴い、光起電力の影響により、成膜途中から成膜速度が急激に変化してしまうため、成膜ロットごとの膜厚ばらつきを生じさせることになる。このような不具合を抑制するため、成膜の全過程が還元反応を伴って進行する場合だけでなく、成膜の全過程の一部に還元反応を含む無電解めっき工程においても、遮光環境とすることが必要である。
本発明は、上記無電解めっき成膜における反応機構に基づいて、めっき工程の環境を非遮光とする場合と遮光とする場合とに設定するものである。すなわち、めっき成膜の全過程が還元反応を含まない、置換反応のみによる無電解めっき工程は非遮光環境で行い、めっき成膜の全過程のうち一部でも還元反応を含む無電解めっき工程は遮光環境で行う。このことにより、製造設備の簡略化が図られるととともに、工程の監視負担が低減された半導体装置の製造方法と製造装置を提供することができる。
本発明によれば、遮光環境下に位置するめっき槽の数を少なくすることができる。
第１の実施形態に係る半導体装置の製造方法の要部を示すフローチャートである。 第１の実施形態に用いる半導体製造装置の構成を示す図である。 第１の実施形態に係る半導体装置の製造方法の全体を示すフローチャートである。 第１の実施形態によって処理された後の被処理基板（半導体装置）の断面図である。 図４に示した被処理基板の電極パッドに半田バンプを接合した状態を示す断面図である。 第２の実施形態に係る半導体装置の製造方法の要部を示すフローチャートである。 第２の実施形態において処理された後の被処理基板（半導体装置）の断面図である。 図７に示した被処理基板の電極パッドにボンディングワイヤを接合した状態を示す断面図である。 第３の実施形態に係る半導体装置の製造方法の対象となる半導体装置の構成を示す断面図である。 第３の実施形態の変形例を示す断面図である。 第４の実施形態に係る半導体装置の製造方法を示すフローチャートである。 第５の実施形態に係る半導体製造装置の構成を示す図である。 各図はホルダーの断面図である。 第６の実施形態に係る半導体製造装置の構成を示す図である。 第６の実施形態に係る半導体装置の構成を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
また以下の各実施形態において、「還元反応」とは、対象物質が、電子を受け取る化学反応をいう。また、その反応を助長するための物質を「還元剤」という。例えば、無電解ニッケルめっきにおける還元反応は、還元剤としてめっき液中に添加されている次亜リン酸から放出される電子を、ニッケルイオンが受け取り、ニッケル金属が析出する反応である。
また「置換反応」とは、相対的にイオン化傾向の大きい金属元素がイオン化し、相対的にイオン化傾向の小さい金属元素が置換するように析出する反応をいう。例えば、金めっきにおける置換反応は、めっき液中にニッケル金属を浸漬させると、相対的にイオン化傾向の高いニッケルがイオン化し、相対的にイオン化傾向の小さい金が、ニッケルと置換するようにニッケル上に析出する反応である。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の製造方法の要部を示すフローチャートである。この半導体装置の製造方法は、半導体装置の電極上に第１めっき膜を形成する工程（ステップＳ５２）と、第１めっき膜上に第２めっき膜を形成する工程（ステップＳ５４）と、第２めっき膜上に第３めっき膜を形成する工程（ステップＳ５６）とを備える。第１めっき膜を形成する工程（ステップＳ５２）では、電極を有する被処理基板を第１めっき槽に浸漬させ、還元反応を用いた第１の無電解めっきを電極に行うことにより、電極上に第１めっき膜を形成する。第２めっき膜を形成する工程（ステップＳ５４）では、被処理基板を第２めっき槽に浸漬させ、非遮光環境下で電極に第２の無電解めっきを行うことにより、第１めっき膜上に第２めっき膜を形成する。第２めっき膜は、第１めっき膜より薄い。第３めっき膜を形成する工程（ステップＳ５６）では、被処理基板を第３めっき槽に浸漬させ、電極に第３の無電解めっきを行うことにより、第２めっき膜上に第３めっき膜を形成する。
本発明者が検討した結果、還元反応を伴う無電解めっき工程においては、その成膜速度は光起電力に対して強い依存性を示すのに対し、置換反応のみによって進行する無電解めっき工程においては、成膜速度は光起電力に殆ど依存しないことを見出した。すなわち発明者は、光起電力の影響は、還元反応を伴う無電解めっき工程においては大きく、置換反応のみによって進行する無電解めっき工程においては無視できるほどに小さいことを見出した。第１めっき膜は還元反応を伴っており、第２めっき膜の形成工程は還元反応を伴わずに置換反応のみによって進行する。そこで本実施形態では、第１めっき膜の形成を遮光環境下で行い、第２めっき膜の形成を非遮光環境下で行っている。なお、置換反応のみによりめっきが進行する場合としては、例えばめっき膜の厚さが薄くて還元反応が生じる前にめっきが終了する場合がある。なお、めっき液に還元剤が含まれている場合においても、下地のイオン化傾向が大きい場合、めっき初期には置換反応のみによりめっきが進行する。
被処理基板に形成されている電極は、外部端子と接続する電極パッドであってもよいし、貫通電極に接続する電極であっても良い。電極は単層の金属膜から形成されていても良いし、多層の金属膜から形成されていても良い。そして電極は、少なくとも最表層が、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、Ｗ、Ｗ合金、Ａｇ、及びＡｇ合金からなる群から選ばれた少なくとも一つから形成されている。例えば電極は、ＴｉＷ、Ｔｉ、及びＣｕをこの順に積層した膜の上に、Ｎｉ及びＣｕをこの順にめっきした構成を有していてもよい。
第１めっき膜はＮｉ膜又はＮｉを含有する金属膜（例えばＮｉＰ膜又はＮｉＢ膜）である。第２めっき膜はＰｄ膜又はＰｄを含有する金属膜（例えばＰｄＰ合金）である。第３めっき膜はＡｕ膜である。第１めっき膜の厚さは、例えば１μｍ以上１００μｍ以下である。第２めっき膜の厚さは第１めっき膜より薄く、例えば０．１μｍ以上０．３μｍ以下である。第３めっき膜の厚さは第２めっき膜より薄く、例えば０．０１μｍ以上０．０５μｍ以下である。本実施形態では、第３めっき膜も置換反応のみにより形成されるため、第３めっき膜を形成する工程（ステップＳ５６）も、非遮光環境下で行う。
図２は、本実施形態に用いる半導体製造装置の構成を示す図である。この半導体製造装置は、ホルダー１００、レール１１０、脱脂槽２１０、酸化膜除去槽２２０、活性化処理槽２３０、酸処理槽２４０、第１めっき槽２５０、第２めっき槽２６０、第３めっき槽２７０、及び第４めっき槽２８０を備える。
ホルダー１００は、被処理基板３００を保持する。レール１１０は、ホルダー１００のアーム１０１が図中直線の点線で示す方向に移動できるように接続されている。脱脂槽２１０は、被処理基板３００の表面（電極表面を含む）に付着している油脂成分を除去するための洗浄液が注入されている。酸化膜除去槽２２０は、電極表面に形成されている酸化膜を除去するためのエッチング液が注入されている。活性化処理槽２３０は、電極表面に無電解めっき膜が形成されやすくする処理を行うための処理液が注入されている。ここで行う処理は、例えば第１めっき膜が成長するための核生成処理である。下地（電極）がＣｕやＷであり、第１めっき膜がＮｉである場合、めっき成長の核はＰｄ核である。酸処理槽２４０は、電極表面以外に形成された核を除去するための酸洗液が注入されている。
第１めっき槽２５０は、第１めっき膜を無電解めっきにより形成するためのめっき液を保持している。このめっき液は還元剤を含んでいる。このため、被処理基板３００を保持しているホルダー１００が浸漬されると、還元反応を用いた第１の無電解めっきが被処理基板３００の電極に行われ、この電極上に第１めっき膜が形成される。なお第１めっき槽２５０は開閉可能な蓋２５２を有している。ホルダー１００を浸漬させるとき蓋２５２は開く。そしてホルダー１００が浸漬されると、第１の無電解めっきを遮光環境下で行うために、蓋２５２は閉じる。なお蓋２５２には、蓋２５２とアーム１０１の干渉を防ぐための穴（図示せず）が形成されている。また蓋２５２は、光を透過しない材質であることは言うまでもなく、めっき液に侵されない材質であることが好ましい。
第２めっき槽２６０は、第２めっき膜を無電解めっきにより形成するためのめっき液が注入されている。このめっき液は還元剤を含んでいる。ただし、上記したように第２めっき膜は薄く形成されるため、第２めっき膜は、置換反応のみにより形成される。そして第２めっき膜の形成処理は非遮光環境下で行われる。
第３めっき槽２７０は、第３めっき膜を無電解めっきにより形成するためのめっき液が注入されている。このめっき液は還元剤を含んでいない。このため、第２めっき膜は、置換反応により形成される。そして第３めっき膜の形成処理は非遮光環境下で行われる。
第４めっき槽２８０は、第３めっき膜上に第４めっき膜を無電解めっき法により形成するためのめっき液が注入されている。第４めっき膜は第３めっき膜と同一材料により形成され、第３めっき膜より厚い。第４めっき槽２８０に注入されているめっき液は、還元剤を含んでいる。このため、第４めっき膜は、還元反応を含む無電解めっき工程により形成される。なお第４めっき槽２８０は開閉可能な蓋２８２を有している。蓋２８２の構成は蓋２５２の構成と同様である。そして、ホルダー１００を浸漬させるとき蓋２８２は開く。またホルダー１００が浸漬されると、無電解めっきを遮光環境下で行うために、蓋２８２は閉じる。蓋２８２は、光を透過しない材質であることは言うまでもなく、めっき液に侵されない材質であることが好ましい。
なお、図１に示す例では、第４めっき槽２８０は使用しない。また図２に示した各処理槽は、処理後の被処理基板３００を水洗するための水洗槽（図示せず）を有している。これらの水洗槽における水洗処理は、非遮光環境下で行われる。
図３は、本実施形態に係る半導体装置の製造方法の全体を示すフローチャートである。本図に示した処理は、電極がＣｕもしくはＣｕを含む金属、ＡｌもしくはＡｌを含む金属、ＷもしくはＷを含む金属、ＡｇもしくはＡｇを含む金属からなる群から選ばれた少なくとも一つを含む金属層、又はこれらの積層構造からなる場合、例えばＣｕ膜もしくはＣｕを含む金属膜から形成される場合に行われる。まず、ホルダー１００に被処理基板３００を保持させる。被処理基板３００には、トランジスタなどの半導体素子及び多層配線層が形成されている。そしていずれかの配線層に、第１めっき膜〜第３めっき膜が形成される電極が設けられている。この電極には、電極パッドと貫通電極が含まれる。
次いで、ホルダー１００をレール１１０に沿って移動させ、脱脂槽２１０の上方に位置させる。次いでホルダー１００を下降させて、脱脂槽２１０の洗浄液に浸漬させる。これにより、電極表面を含む被処理基板３００の表面に付着している油脂成分が除去される（ステップＳ１０）。
次いで、ホルダー１００を上昇させた後、ホルダー１００をレール１１０に沿って移動させ、酸化膜除去槽２２０の上方に位置させる。次いでホルダー１００を下降させて、酸化膜除去槽２２０のエッチング液に浸漬させる。これにより、被処理基板３００の電極表面に形成されている酸化膜が除去される（ステップＳ２０）。
次いで、ホルダー１００を上昇させた後、ホルダー１００をレール１１０に沿って移動させ、活性化処理槽２３０の上方に位置させる。次いでホルダー１００を下降させて、活性化処理槽２３０の処理液に浸漬させる。これにより、被処理基板３００の電極表面に、第１めっき膜が成長するための核が生成される（ステップＳ３０）。このとき、被処理基板３００の電極以外の部分に核が生成されることがある。
次いで、ホルダー１００を上昇させた後、ホルダー１００をレール１１０に沿って移動させ、酸処理槽２４０の上方に位置させる。次いでホルダー１００を下降させて、酸処理槽２４０の処理液に浸漬させる。これにより、被処理基板３００の電極表面以外に生成した核が除去される（ステップＳ４０）。
その後、第１めっき槽２５０、第２めっき槽２６０、及び第３めっき槽２７０を用いて、第１めっき膜の形成処理、第２めっき膜の形成処理、及び第３めっき膜の形成処理を行う（ステップＳ５０）。これらの処理の詳細は、図１を用いて説明した通りである。
図４は、本実施形態によって処理された後の被処理基板３００（半導体装置）の断面図である。この被処理基板３００は、シリコン基板などの半導体基板であり、表面にトランジスタ等の半導体素子（図示せず）が形成されている。そして被処理基板３００の表面上には、多層配線層３２０が形成されている。多層配線層３２０の最上層の配線層には、電極パッド３１０が形成されている。多層配線層３２０の最上層には保護膜３２２が形成されている。保護膜３２２には、電極パッド３１０を露出させるための開口が形成されている。
電極パッド３１０上には、第１めっき膜４００、第２めっき膜４２０、及び第３めっき膜４４０が形成されている。第１めっき膜４００、第２めっき膜４２０、および第３めっき膜４４０は、半田バンプ５００を電極パッド３１０に接合するために設けられている。電極パッド３１０がＣｕである場合、第１めっき膜４００は厚さが１μｍ以上１０μｍ以下のＮｉめっき膜であり、第２めっき膜４２０は厚さが０．１μｍ以上０．３μｍ以下のＰｄめっき膜であり、第３めっき膜４４０は厚さが０．０１μｍ以上０．０５μｍ以下のＡｕめっき膜である。
図５は、図４に示した被処理基板３００の電極パッド３１０に半田バンプ５００を接合した状態を示す断面図である。図４に示した第２めっき膜４２０、及び第３めっき膜４４０は、半田バンプ５００中に溶け込み、なくなっている。
次に、本実施形態の作用及び効果について説明する。上記したように、還元反応を伴う無電解めっき工程においては、その成膜速度は光起電力に対して強い依存性を示すのに対し、置換反応のみによって進行する無電解めっき工程においては、成膜速度は光起電力に殆ど依存しない。そして、第２めっき膜４２０の厚さは第１めっき膜４００の厚さに対して小さく、無電解めっきの初期で行われる置換反応によって必要な厚さが形成される。このため、第２めっき槽２６０を非遮光環境下においても、光起電力に起因して第２めっき膜４２０の膜厚が被処理基板３００上の複数の電極パッド３１０間でばらつくことが抑制される。このため、遮光環境下に位置するめっき槽の数を少なくすることができる。
また、第２めっき膜４２０上に形成される第３めっき膜４４０の厚さも薄いため、無電解めっきの初期で行われる置換反応によって必要な厚さが形成される。このため、第３めっき槽２７０を非遮光環境下においても、光起電力に起因して第３めっき膜４４０の膜厚が被処理基板３００上の複数の電極パッド３１０間でばらつくことが抑制される。このため、遮光環境下に位置するめっき槽の数をさらに少なくすることができる。
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置の製造方法の要部を示すフローチャートであり、第１の実施形態に係る図１に相当している。本実施形態に係る半導体装置の製造方法は、第３めっき膜４４０上に第４めっき膜を形成する点を除いて、第１の実施形態に係る半導体装置の製造方法と同様の構成である。
具体的には、第３めっき膜４４０を形成した後に、図２に示したホルダー１００を第４めっき槽２８０に浸漬させる。これにより、被処理基板３００には第４の無電解めっきが行われ、第３めっき膜４４０上に第４めっき膜が形成される。上記したように、第４めっき膜は第３めっき膜と同一材料により形成され、第３めっき膜より厚い。そして、第４めっき膜は、第４めっき槽２８０において、還元反応を含む無電解めっき処理工程で形成される。このため、第４めっき膜は遮光環境下で還元反応により形成される。なお第４めっき槽２８０の構成については、図２を用いて第１の実施形態において説明した通りである。
図７は、本実施形態において処理された後の被処理基板３００（半導体装置）の断面図である。この被処理基板３００は、第３めっき膜４４０上に第４めっき膜４４２が形成されている点を除いて、第１の実施形態において図４に示した被処理基板３００と同様の構成である。第４めっき膜４４２は、第３めっき膜４４０と同じ材料の金属膜、例えばＡｕ膜であり、その厚さは、０．０３μｍ以上１μｍ以下である。そして電極パッド３１０には、半田バンプ又はボンディングワイヤが接合される。なお、第３めっき膜４４０と第４めっき膜４４２の境界が不明確な場合もある。
図８は、図７に示した被処理基板３００の電極パッド３１０にボンディングワイヤ５２０を接合した状態を示す断面図である。ボンディングワイヤ５２０のうち第４めっき膜４４２に接合している部分はボール状になっている。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
（第３の実施形態）
図９は、第３の実施形態に係る半導体装置の製造方法の対象となる半導体装置の構成を示す断面図である。この半導体装置は、以下の点を除いて、第１の実施形態に示した半導体装置（被処理基板３００）と同様の構成である。
まず、この半導体装置は、電極パッド３１０の代わりに電極３１２を有している。電極３１２は、被処理基板３００の表面側に位置する多層配線３２０中に形成されている。電極３１２は、被処理基板３００の表面側に形成された絶縁膜３２４により、被処理基板３００と絶縁されている。
被処理基板３００には貫通孔３０２が形成されている。貫通孔３０２は、例えば、被処理基板３００を裏面側から研削して薄くして、その後被処理基板３００を裏面側からドライエッチングすることにより形成される。貫通孔３０２の内側面及び被処理基板３００の裏面には、絶縁膜３３０が形成されている。絶縁膜３３０は、例えば貫通孔３０２を形成した後、ＣＶＤ法を用いて形成される。そして貫通孔３０２には、貫通電極４０２が埋め込まれている。貫通電極４０２は、電極３１２に接続しており、第１めっき槽２５０における無電解めっき処理により形成されている。貫通電極４０２のうち電極３１２とは反対側の端面は、被処理基板３００の裏面から突出していない。そしてこの端面には第２めっき膜４２０及び第３めっき膜４４０が形成されている。第２めっき膜４２０及び第３めっき膜４４０の厚さは、第１の実施形態と同様である。
図１０は、第３の実施形態の変形例を示す断面図である。図１０に示す例において、貫通電極４０２は、電極３１２とは反対側の端面が被処理基板３００の裏面から突出しており、バンプとして機能する。そしてこのバンプの表面に、第２めっき膜４２０及び第３めっき膜４４０が形成されている。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
図１１は、第４の実施形態に係る半導体装置の製造方法を示すフローチャートであり、第１の実施形態における図３に相当する図である。この半導体装置の製造方法は、被処理基板３００の電極がＡｌ又はＡｌ合金で形成されているときに用いられる方法である。
この半導体装置の製造方法は、第１めっき膜が成長するための核の生成処理（ステップＳ３０）、及び余分な核を除去する処理（ステップＳ４０）の代わりに、ジンケート処理（ステップＳ３５）が行われる点を除いて、第１〜第３の実施形態のいずれとも同様である。そして本実施形態で用いられる半導体製造装置は、活性化処理槽２３０及び酸処理槽２４０の代わりにジンケート処理槽を備える点を除いて、第１の実施形態において図２に示した半導体製造装置と同様の構成である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
図１２は、第５の実施形態に係る半導体製造装置の構成を示す図である。この半導体製造装置は、ホルダー１００が被処理基板３００を遮光状態で各槽に浸漬させる点、並びに第１めっき槽２５０及び第４めっき槽２８０に蓋２５２，２８２が設けられていない点を除いて、第１の実施形態において図２に示した半導体製造装置と同様の構成である。
図１３の各図は、ホルダー１００の断面図である。このホルダー１００は遮光カバー１０３を有している。遮光カバー１０３は、被処理基板３００を囲んでおり、かつ下面に開口部１０２を有している。開口部１０２からは、各槽が有している処理液が遮光カバー１０３の内部に入り込む。なお処理液が遮光カバー１０３の内部に入り込むとき、遮光カバー１０３の内部に存在していた空気は、遮光カバー１０３の上面に形成された空気抜き用の穴１０４から外部に抜ける。そしてホルダー１００は、遮光カバー１０３によって被処理基板３００を囲んだ状態で、図中点線で示すように、上下に移動する。
なお図１３（ａ）に示している例では、遮光カバー１０３の下端は被処理基板３００の下端より下方に位置しているが、図１３（ｂ）に示している例では、遮光カバー１０３の下端は被処理基板３００の下端より上方に位置している。後者の例においても、各槽の中に浸漬された状態では、被処理基板３００は遮光環境下に位置する。
本実施形態によれば、ホルダー１００が被処理基板３００を遮光状態で各槽に浸漬させるため、第１めっき槽２５０及び第４めっき槽２８０に蓋２５２，２８２を設けなくても、被処理基板３００に光起電力が生じることを抑制できる。従って、めっき槽を遮光環境下に位置させる必要が無くなる。
図１４は、第６の実施形態に係る半導体装置の製造方法を示すフローチャートである。本図に示す半導体装置の製造方法は、半導体基板上に積層構造からなる複数の金属膜を無電解めっき法により形成する半導体装置の製造方法である。金属膜を形成する工程は、例えば図２に示した半導体製造装置の第１めっき槽２５０及び第３めっき槽２７０を用いて行われる。すなわち金属膜を形成する工程は、第１めっき槽２５０を用いた還元反応を含む無電解めっき工程と、第３めっき槽２７０を用いた置換反応のみによる無電解めっき工程と、を含む。第１めっき槽２５０を用いた還元反応を含む無電解めっき工程は遮光環境下で行われ、第３めっき槽２７０を用いた置換反応のみによる無電解めっき工程は非遮光環境下で行われる。第１めっき槽２５０を用いた無電解めっき工程、及び第３めっき槽を用いた無電解めっき工程それぞれの詳細は、第１の実施形態で説明した通りである。
図１５は、本実施形態によって製造される半導体装置の断面図である。この半導体装置は、第２めっき膜４２０を有していない点を除いて、第１の実施形態において図４で示した半導体装置と同様の構成である。すなわち電極パッド３１０上には、第１めっき膜４００及び第３めっき膜４４０が形成されている。例えば電極パッド３１０がＣｕである場合、第１めっき膜４００は厚さが１μｍ以上１０μｍ以下のＮｉめっき膜であり、第３めっき膜４４０は厚さが０．０１μｍ以上０．０５μｍ以下のＡｕめっき膜である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
１００ ホルダー
１０１ アーム
１０２ 開口部
１０３ 遮光カバー
１１０ レール
２１０ 脱脂槽
２２０ 酸化膜除去槽
２３０ 活性化処理槽
２４０ 酸処理槽
２５０ 第１めっき槽
２５２ 蓋
２６０ 第２めっき槽
２７０ 第３めっき槽
２８０ 第４めっき槽
２８２ 蓋
３００ 被処理基板
３０２ 貫通孔
３１０ 電極パッド
３１２ 電極
３２０ 多層配線層
３２２ 保護膜
３２４ 絶縁膜
３３０ 絶縁膜
４００ 第１めっき膜
４０２ 貫通電極
４２０ 第２めっき膜
４４０ 第３めっき膜
４４２ 第４めっき膜
５００ 半田バンプ
５２０ ボンディングワイヤ

Claims (12)

  1. 半導体基板上に積層構造からなる複数の金属膜を無電解めっき法により形成する半導体装置の製造方法であって、
    前記金属膜を形成する工程は、第１のめっき槽を用いた還元反応を含む無電解めっき工程と、第２のめっき槽を用いた置換反応のみによる無電解めっき工程と、を含み、
    前記第１のめっき槽を用いた還元反応を含む無電解めっき工程は遮光環境下で行われ、
    前記第２のめっき槽を用いた置換反応のみによる無電解めっき工程は非遮光環境下で行われる半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第１のめっき槽に用いられるめっき液が還元剤を含有する半導体装置の製造方法。
  3. 請求項１又は２に記載の半導体装置の製造方法において、
    前記金属膜を形成する工程が、さらに第３のめっき槽を用いた置換反応のみによる無電解めっき工程を含み、
    前記第３のめっき槽を用いた置換反応のみによる無電解めっき工程は非遮光環境下で行われる半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記第１のめっき槽を用いた還元反応を含む無電解めっき工程は、Ｎｉ膜又はＮｉを含有する金属膜を形成する工程であり、
    前記第２のめっき槽を用いた置換反応のみによる無電解めっき工程は、Ｐｄ膜又はＰｄを含有する金属膜を形成する工程であり、
    前記第３のめっき槽を用いた置換反応のみによる無電解めっき工程は、Ａｕ膜を形成する工程であり、
    前記Ｎｉ膜又はＮｉを含有する金属膜、前記Ｐｄ膜又はＰｄを含有する金属膜、及び前記Ａｕ膜の順に形成される半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法において、
    前記第１のめっき槽に用いられるめっき液が還元剤を含有し、前記第２のめっき槽に用いられるめっき液が還元剤を含有し、前記第３のめっき槽に用いられるめっき液が還元剤を含有しない半導体装置の製造方法。
  6. 請求項３に記載の半導体装置の製造方法において、
    前記金属膜を形成する工程が、さらに第４のめっき槽を用いた還元反応を含む無電解めっき処理工程を含み、前記第４のめっき槽を用いた還元反応を含む無電解めっき処理工程は遮光環境下で行われる半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記第４のめっき槽を用いた還元反応を含む無電解めっき処理工程が、前記第３のめっき槽を用いた置換反応のみによる無電解めっき工程により形成した金属膜上に行われ、かつ前記第３のめっき槽を用いた置換反応のみによる無電解めっき工程により形成した金属膜と同じ材料の金属膜を形成する工程である半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記第４のめっき槽に用いられるめっき液が還元剤を含有する半導体装置の製造方法。
  9. 請求項６乃至８のいずれかに記載の半導体装置の製造方法において、
    前記第１のめっき槽を用いた還元反応を含む無電解めっき工程は、Ｎｉ膜又はＮｉを含有する金属膜を形成する工程であり、
    前記第２のめっき槽を用いた置換反応のみによる無電解めっき工程は、Ｐｄ膜又はＰｄを含有する金属膜を形成する工程であり、
    前記第３のめっき槽を用いた置換反応のみによる無電解めっき工程は、第１のＡｕ膜を形成する工程であり、
    前記第４のめっき膜を用いた還元反応を含む無電解めっき工程は、第２のＡｕ膜を形成する工程であり、
    前記Ｎｉ膜又はＮｉを含有する金属膜、前記Ｐｄ膜又はＰｄを含有する金属膜、前記第１のＡｕ膜、及び前記第２のＡｕ膜の順に形成される半導体装置の製造方法。
  10. 請求項１乃至９のいずれかに記載の半導体装置の製造方法において
    前記金属膜は前記半導体基板に形成された電極上に形成され、前記電極はＣｕもしくはＣｕを含む金属、ＡｌもしくはＡｌを含む金属、ＷもしくはＷを含む金属、ＡｇもしくはＡｇを含む金属からなる群から選ばれた少なくとも一つを含む金属層、又はこれらの積層構造からなる半導体装置の製造方法。
  11. 半導体基板上に無電解めっき法により積層構造からなる複数の金属膜を形成する半導体装置の製造装置であって、
    遮光環境下におかれ、還元反応を含む無電解めっきを行う第１のめっき槽と、
    非遮光環境下におかれ、置換反応のみによる無電解めっきを行う第２のめっき槽と、
    を有する半導体装置の製造装置。
  12. 請求項１１に記載の半導体装置の製造装置において、
    前記半導体基板を保持し、前記半導体基板を遮光状態で前記第１のめっき槽に浸漬させるホルダーをさらに有する半導体装置の製造装置。
JP2009175739A 2009-07-28 2009-07-28 半導体装置の製造方法及び半導体装置の製造装置 Pending JP2011026680A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009175739A JP2011026680A (ja) 2009-07-28 2009-07-28 半導体装置の製造方法及び半導体装置の製造装置
US12/801,458 US8426311B2 (en) 2009-07-28 2010-06-09 Method and apparatus for manufacturing semiconductor device
CN2010102182932A CN101986422A (zh) 2009-07-28 2010-06-28 制造半导体器件的方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009175739A JP2011026680A (ja) 2009-07-28 2009-07-28 半導体装置の製造方法及び半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JP2011026680A true JP2011026680A (ja) 2011-02-10

Family

ID=43527439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009175739A Pending JP2011026680A (ja) 2009-07-28 2009-07-28 半導体装置の製造方法及び半導体装置の製造装置

Country Status (3)

Country Link
US (1) US8426311B2 (ja)
JP (1) JP2011026680A (ja)
CN (1) CN101986422A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004781A (ja) * 2011-06-17 2013-01-07 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP2015014045A (ja) * 2013-06-03 2015-01-22 新日鉄住金エンジニアリング株式会社 連続メッキ処理設備及び連続メッキ処理方法
JP2017168725A (ja) * 2016-03-17 2017-09-21 日亜化学工業株式会社 発光素子及び発光素子の製造方法
CN111315918A (zh) * 2017-11-16 2020-06-19 Ｊｘ金属株式会社 半导体基板及其制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143289A (ja) * 2013-01-23 2014-08-07 Seiko Instruments Inc 電子デバイスの製造方法、電子デバイス及び発振器
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
US10157842B1 (en) * 2017-05-31 2018-12-18 International Business Machines Corporation Semiconductor device including superconducting metal through-silicon-vias and method of manufacturing the same
JP7189846B2 (ja) * 2019-07-16 2022-12-14 株式会社東芝 半導体装置の製造方法および金属の積層方法
CN110760812B (zh) * 2019-12-02 2024-05-28 江苏铁锚玻璃股份有限公司 半球形玻璃外表面镀膜装置及镀膜方法
CN114308848B (zh) * 2022-01-24 2023-08-18 北京北方华创微电子装备有限公司 清洗设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3931454B2 (ja) * 1998-11-10 2007-06-13 ソニー株式会社 半導体装置の電極の製造方法
US6387801B1 (en) * 2000-11-07 2002-05-14 Megic Corporation Method and an apparatus to electroless plate a metal layer while eliminating the photoelectric effect
JP3678195B2 (ja) * 2001-12-18 2005-08-03 株式会社村田製作所 電子部品の製造方法、及び電子部品
JP2004273958A (ja) 2003-03-11 2004-09-30 Seiko Epson Corp 半導体チップの製造装置、半導体チップの製造方法、半導体チップ、半導体装置、電子デバイスおよび電子機器
JP2004273969A (ja) * 2003-03-12 2004-09-30 Sony Corp 磁気記憶装置の製造方法
US20050001316A1 (en) * 2003-07-01 2005-01-06 Motorola, Inc. Corrosion-resistant bond pad and integrated device
US7217656B2 (en) * 2005-05-31 2007-05-15 Texas Instruments Incorporated Structure and method for bond pads of copper-metallized integrated circuits
JP4787559B2 (ja) * 2005-07-26 2011-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN101101871B (zh) * 2006-07-05 2010-09-15 永贺工业股份有限公司 制造二极管金属层的方法
JP5214179B2 (ja) * 2007-06-12 2013-06-19 株式会社トクヤマ メタライズド基板およびその製造方法
KR101004063B1 (ko) * 2008-09-05 2010-12-24 삼성엘이디 주식회사 니켈-금 도금방법 및 인쇄회로기판

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013004781A (ja) * 2011-06-17 2013-01-07 Sanken Electric Co Ltd 半導体装置及び半導体装置の製造方法
JP2015014045A (ja) * 2013-06-03 2015-01-22 新日鉄住金エンジニアリング株式会社 連続メッキ処理設備及び連続メッキ処理方法
JP2017168725A (ja) * 2016-03-17 2017-09-21 日亜化学工業株式会社 発光素子及び発光素子の製造方法
CN111315918A (zh) * 2017-11-16 2020-06-19 Ｊｘ金属株式会社 半导体基板及其制造方法
CN111315918B (zh) * 2017-11-16 2022-07-08 Ｊｘ金属株式会社 半导体基板及其制造方法

Also Published As

Publication number Publication date
US20110027987A1 (en) 2011-02-03
US8426311B2 (en) 2013-04-23
CN101986422A (zh) 2011-03-16

Similar Documents

Publication Publication Date Title
JP2011026680A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP5669780B2 (ja) 半導体装置の製造方法
JP6678633B2 (ja) 半導体素子及びその製造方法
TW517334B (en) Method of forming barrier layers for solder bumps
US20140361431A1 (en) Semiconductor device and manufacturing method thereof
US10163836B2 (en) Conductive external connector structure and method of forming
JP5483906B2 (ja) 半導体装置およびその製造方法
WO2018150971A1 (ja) 半導体素子及びその製造方法
JP2017128791A (ja) 無電解Ｎｉめっき皮膜を有する構造物、その製造方法および半導体ウェハ
JP2012114256A (ja) はんだバンプの製造方法、及び半導体装置
JP2016151060A (ja) 電子デバイス及びその製造方法
JP2007177311A (ja) めっき皮膜及びその形成方法並びに電子部品
TW200941637A (en) Substrate structure and manufacturing method thereof
JP7170849B2 (ja) 半導体装置及びその製造方法
JP6570619B2 (ja) 放射線検出器用ｕｂｍ電極構造体、放射線検出器及びそれらの製造方法
JP6937283B2 (ja) 半導体装置の製造方法
JP7059139B2 (ja) 半導体素子搭載用基板の製造方法
CN108538735B (zh) 金属凸块装置及其制造方法
JP2010174322A (ja) 弾性接点及びその製造方法、ならびに、接点基板及びその製造方法
WO2019097979A1 (ja) 半導体基板、及びその製造方法
JP3506686B2 (ja) 半導体装置の製造方法
JP2005268442A (ja) 半導体装置およびその製造方法
CN111742395A (zh) 半导体元件及其制造方法
JP6333062B2 (ja) 半導体装置の製造方法
JP6494899B1 (ja) 半導体基板、及びその製造方法