JP5483906B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5483906B2 JP5483906B2 JP2009050760A JP2009050760A JP5483906B2 JP 5483906 B2 JP5483906 B2 JP 5483906B2 JP 2009050760 A JP2009050760 A JP 2009050760A JP 2009050760 A JP2009050760 A JP 2009050760A JP 5483906 B2 JP5483906 B2 JP 5483906B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plating
- plating film
- film
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 98
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000007747 plating Methods 0.000 claims description 165
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 116
- 239000000758 substrate Substances 0.000 claims description 103
- 238000000034 method Methods 0.000 claims description 65
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 239000010931 gold Substances 0.000 claims description 48
- 229910052759 nickel Inorganic materials 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 239000007788 liquid Substances 0.000 claims description 12
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000007772 electroless plating Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 77
- 235000012431 wafers Nutrition 0.000 description 60
- 239000000243 solution Substances 0.000 description 30
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 18
- 239000011701 zinc Substances 0.000 description 15
- NWONKYPBYAMBJT-UHFFFAOYSA-L zinc sulfate Chemical compound [Zn+2].[O-]S([O-])(=O)=O NWONKYPBYAMBJT-UHFFFAOYSA-L 0.000 description 10
- 229910000838 Al alloy Inorganic materials 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 230000000873 masking effect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 230000035882 stress Effects 0.000 description 7
- 238000005336 cracking Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 238000005406 washing Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 238000005238 degreasing Methods 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- KVBCYCWRDBDGBG-UHFFFAOYSA-N azane;dihydrofluoride Chemical compound [NH4+].F.[F-] KVBCYCWRDBDGBG-UHFFFAOYSA-N 0.000 description 2
- XBDQKXXYIPTUBI-UHFFFAOYSA-N dimethylselenoniopropionate Natural products CCC(O)=O XBDQKXXYIPTUBI-UHFFFAOYSA-N 0.000 description 2
- SRCZENKQCOSNAI-UHFFFAOYSA-H gold(3+);trisulfite Chemical compound [Au+3].[Au+3].[O-]S([O-])=O.[O-]S([O-])=O.[O-]S([O-])=O SRCZENKQCOSNAI-UHFFFAOYSA-H 0.000 description 2
- JVTAAEKCZFNVCJ-UHFFFAOYSA-N lactic acid Chemical compound CC(O)C(O)=O JVTAAEKCZFNVCJ-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000033116 oxidation-reduction process Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000006479 redox reaction Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GSEJCLTVZPLZKY-UHFFFAOYSA-N Triethanolamine Chemical compound OCCN(CCO)CCO GSEJCLTVZPLZKY-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005844 autocatalytic reaction Methods 0.000 description 1
- KXZJHVJKXJLBKO-UHFFFAOYSA-N chembl1408157 Chemical compound N=1C2=CC=CC=C2C(C(=O)O)=CC=1C1=CC=C(O)C=C1 KXZJHVJKXJLBKO-UHFFFAOYSA-N 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000008139 complexing agent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004310 lactic acid Substances 0.000 description 1
- 235000014655 lactic acid Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- XTFKWYDMKGAZKK-UHFFFAOYSA-N potassium;gold(1+);dicyanide Chemical compound [K+].[Au+].N#[C-].N#[C-] XTFKWYDMKGAZKK-UHFFFAOYSA-N 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 235000019260 propionic acid Nutrition 0.000 description 1
- IUVKMZGDUIUOCP-BTNSXGMBSA-N quinbolone Chemical compound O([C@H]1CC[C@H]2[C@H]3[C@@H]([C@]4(C=CC(=O)C=C4CC3)C)CC[C@@]21C)C1=CCCC1 IUVKMZGDUIUOCP-BTNSXGMBSA-N 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 1
- ZWZLRIBPAZENFK-UHFFFAOYSA-J sodium;gold(3+);disulfite Chemical compound [Na+].[Au+3].[O-]S([O-])=O.[O-]S([O-])=O ZWZLRIBPAZENFK-UHFFFAOYSA-J 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置およびその製造方法に関し、特にめっき法により導電層が形成された半導体装置およびその製造方法に関するものである。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子の裏面電極は、半導体ウェハ全面に形成されている。また、裏面電極は、複数の電極材料からなる多層構造になっている。たとえば、ＩＧＢＴの場合、裏面電極には接続に必要なはんだ付け性を満足するために、一般的にＡｌ（アルミニウム）、Ｎｉ（ニッケル）、Ａｕ（金）からなる多層構造の表面処理が施されている。
近年、ＩＧＢＴなどのパワー半導体素子においては、電力損失を低減させるため、基板厚さが薄厚化されている。これにより電気的な特性の向上が図られている。基板厚さは、１００μｍ以下にまで薄厚化する方向で技術開発が進んでいる。しかし、裏面電極は、一般的に高温で金属膜を形成する乾式成膜法で形成されているため、裏面電極と基板との線膨張係数の差による半導体ウェハ（基板）の反りが問題となる。半導体ウェハの反り量は、基板厚さが薄厚化するにつれて顕著となる。半導体ウェハの反りは、搬送ミスやウェハ割れを誘発する。また、半導体ウェハの反りは、テバイス特性を低下させる。
たとえば特開２００６−５９９２９号公報（特許文献１）には、基板厚さが１００μｍ程度の半導体ウェハの反りを抑制する半導体装置の製造方法が記載されている。この公報には、スパッタ法で裏面電極を形成する際にウェハ温度を１１０℃〜１５０℃に保持することでウェハ反り量を４ｍｍ以内にすることが記載されている。
しかしながら、特開２００６−５９９２９号公報の製造方法では、ウェハ温度が１１０℃〜１５０℃の範囲において適用できる半導体ウェハの厚さは９０μｍから１１０μｍであり、半導体ウェハのＮｉ膜の膜厚は０．６μｍから０．８μｍである。さらに、スパッタ法は蒸着法に比べ成膜の際の温度が低いためウェハ反りを大幅に低減できるが、半導体ウェハが４ｍｍ程度は反ってしまうため搬送ミスやウェハ割れが発生する懸念がある。
本発明は、上記課題を鑑みてなされたものであり、その目的は、成膜工程における半導体ウェハの反り量を低減し、搬送ミスやウェハ割れを低減することができる半導体装置およびその製造方法を提供することである。
本発明の半導体装置の製造方法は、側面と互いに対向する一方表面および他方表面を有するＳｉ基板を準備する工程と、Ｓｉ基板の一方表面および他方表面ならびに側面に無電解めっき法により導電層を形成する工程とを備えている。導電層を形成する工程は、前記一方表面および前記他方表面に金属層を形成する工程と、フッ素系の液を使用して側面に形成されたＳｉ酸化皮膜を除去するエッチング処理の後に、前記金属層上にＺｎめっき層を形成し、前記Ｚｎめっき層のＺｎをニッケルに置換し、かつ前記Ｓｉ基板の前記側面上にニッケルを析出させてリン含有量が５質量％以上のニッケルめっき膜を形成する工程と、ニッケルめっき膜上に金めっき膜を形成する工程とを含んでいる。
本発明の半導体装置の製造方法によれば、基板の一方表面および他方表面にめっき法により導電層を形成するので、一方表面および他方表面で反りが相殺されるためウェハ反りを低減することができる。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
最初に、本発明の実施の形態１の半導体装置の製造方法について説明する。
（実施の形態１）
最初に、本発明の実施の形態１の半導体装置の製造方法について説明する。
図１を参照して、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１が準備される。基板１は、Ｓｉ（シリコン）を主原料とした半導体ウェハから準備される。基板１の他方表面１ｂ側には図１２に示す半導体素子（たとえばＩＧＢＴ）が形成される。基板１の一方表面１ａおよび他方表面１ｂにはＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成される。金属層２は電極および配線となる。なお、金属層２は、ＡｌまたはＣｕを主成分として形成されてもよい。
次に、基板１の他方表面１ｂにマスキングが行われる。マスキング方法としては、たとえば、マスキングテープ、あるいはフォトレジストによる方法が用いられる。本実施の形態では、基板１の他方表面１ｂ側の金属層２上にレジスト３が形成されてマスキングが行われる。なお、基板１の他方表面１ｂの端部１ｄ（端辺から内側に１〜２ｍｍの領域）上の金属層２にはマスキングが行われない。
次に、めっき処理が行われる。めっき処理として、まず図示しない脱脂処理が行われる。ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２から有機異物、無機異物などの表面汚染物が除去される。これにより、金属層２の液ぬれ性が確保される。
続いて、図示しないエッチング処理が行われる。基板１の側面１ｃの保護を可能にするため、エッチング液にはＳｉ酸化膜の除去が可能なフッ酸、酸性フッ化アンモンなどのフッ素系の液が使用される。たとえば、２質量％で酸性フッ化アンモンを含むエッチング液が使用される場合、液温２０℃、処理時間１分でのエッチング処理により、ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２上の自然酸化皮膜および基板１の側面１ｃに形成されたＳｉ酸化皮膜が効果的に除去される。
次に、図２を参照して、ジンケート処理が行われる。ジンケート処理は、エッチング処理により清浄化されたＡｌまたはＡｌ−Ｓｉ合金の酸化を抑制するため、Ｚｎ（亜鉛）などを含むアルカリ性のジンケート処理液に浸漬することにより、ＡｌまたはＡｌ−Ｓｉ合金にＺｎを付与する処理である。このジンケート処理により、基板１の一方表面１ａおよび他方表面１ｂの端部１ｄに形成された金属層２上にＺｎめっき膜４が形成される。
次に、導電層であるＮｉめっき膜７を形成するためのＮｉめっきが行なわれる。一般的に無電解Ｎｉめっきでは、前工程でＡｌまたはＡｌ−Ｓｉ合金上に付与されたＺｎが溶出し、同時にＮｉが還元析出することでＺｎがＮｉに置換される。その後、Ｎｉが自己触媒析出する。本実施の形態では、図３に示すようにＡｌまたはＡｌ―Ｓｉ合金からなる金属層２上に付与されたＺｎめっき膜４との酸化還元反応により無電解Ｎｉめっき膜７が基板１の一方表面１ａおよび他方表面１ｂの端部１ｄに形成された金属層２上に一括して形成される。
また、無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上にも析出される。つまり、図３に示すように基板１の側面１ｃのＳｉ上にＮｉ核６が析出する。ひきつづきＮｉめっきが行なわれることにより、Ｎｉ核６が自己触媒反応により成長する。また無電解Ｎｉめっきの沿面成長性が利用されて、図４に示すように無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上に析出される。これにより、基板１の側面１ｃがＮｉめっき膜７により覆われて保護される。以下に無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上に析出される様子を詳しく説明する。
無電解Ｎｉめっき液中において、Ｓｉ酸化皮膜上にはＮｉ核６は析出しない。そのため、Ｎｉ核６を基板１の側面１ｃのＳｉ上に析出させるためには、まず上記のエッチングによるＳｉ酸化皮膜の除去が必要である。
そしてＳｉ酸化皮膜が除去された基板１の側面１ｃのＳｉ上にＮｉ核６が形成される。Ｎｉの標準酸化還元電位は−０．２５（Ｖ ｖｓ．ＮＨＥ）であり、Ｓｉの標準酸化還元電位は−０．８６（Ｖ ｖｓ．ＮＨＥ）であるため、無電解Ｎｉめっき液中において、清浄なＳｉ上にはＮｉ核６が析出する。つまり、Ｎｉ2+イオンは、Ｓｉに比べ高い酸化還元電位を持つため、Ｓｉ表面から電子を引き抜いて還元され、Ｎｉ核６となってＳｉ表面に付着する。なお、Ｎｉ核６下のＳｉはＮｉの付着量に見合う電子を供給し、自らは酸化されてＳｉＯ2となる。そして、Ｎｉ核６の析出後、無電解Ｎｉめっきの特徴である自己触媒反応性、沿面成長性が利用されて、Ｓｉ上、つまり基板１の側面１ｃがＮｉめっき膜７で覆われる。
無電解ニッケルめっき液としては、従来から用いられているめっき液が使用され得るが、Ｎｉめっき膜７のＰ（リン）含有量が５〜９質量％となるめっき液（以下、中Ｐタイプのめっき液と称する）または１０質量％以上となるめっき液（以下、高Ｐタイプのめっき液）が好ましい。これは析出したＮｉめっき膜７自体が圧縮応力を示すためである。つまり、中Ｐタイプのめっき液や高Ｐタイプのめっき液を使用するとＮｉめっき膜７自体が圧縮応力となるため、衝撃に対する耐性が向上する。一方、低Ｐタイプのめっき液（Ｎｉめっき膜７のＰ含有量が１〜３質量％程度であるめっき液）を使用した場合は析出したＮｉめっき膜７自体が引っ張り応力を示すため、基板１の側面１ｃを保護する効果が少ない。
使用される無電解Ｎｉめっき液は、たとえば、金属塩として硫酸ニッケル、還元剤として次亜リン酸ナトリウム、錯化剤として乳酸もしくはプロピオン酸、トリエタノールアミンなどを含みｐＨが４．５に調整された中Ｐタイプのめっき液などである。
基板１の無電解Ｎｉめっき液への浸漬時間および無電解Ｎｉめっき液の液温は、所望の膜厚のＮｉめっき膜７を得ることができるように適宜設定され得る。たとえば、液温８０℃、めっき時間２０分と設定することにより、４μｍ程度のＮｉめっき膜７が得られ得る。
次に、図５に示すように無電解Ｎｉめっき膜７上に導電層であるＡｕめっき膜８を形成するため、置換型無電解Ａｕめっき処理が行われる。置換型無電解Ａｕめっき液は、従来から用いられているシアン系や亜硫酸金系のＡｕめっき液が使用され得る。シアン系の置換型無電解Ａｕめっき液としては、たとえばシアン化金カリウムやシアン化ナトリウムなどを含み、ｐＨが６．８に調整された液が使用され得る。亜硫酸金系のめっき液としては、亜硫酸金ナトリウムなどを含み、ｐＨが７．０に調整された液が使用され得る。
基板１の置換型無電解Ａｕめっき液への浸漬時間および置換型無電解Ａｕめっき液の液温は、所望の膜厚の置換Ａｕめっき膜を得ることができるように適宜設定され得る。たとえば、シアン系の置換型無電解Ａｕめっき液が使用された場合、液温９０℃、めっき時間１０分と設定することにより、０．０５μｍの置換型Ａｕめっき膜８が得られ得る。なお、めっき処理の各工程間には１分間の純水洗処理工程を含む。
このようにして、図５に示す半導体ウェハが得られる。続いて、この半導体ウェハがダイシングにより分割されて、複数個の半導体チップが得られる。図９を参照して、この半導体チップ１６は、基板１および金属層２を有する基板部材１０と、基板１の一方表面１ａ側に形成されたＮｉめっき膜７およびＡｕめっき膜８を有するめっき膜１１とを有している。
上記において製造された半導体チップ１６がブロック１４にはんだ１３によりはんだ付けされる。この際、半導体チップ１６のめっき膜１１がブロック１４にはんだ１３を介在して接合される。そして、基板部材１０の他方表面１ｂ側にはボンディングワイヤ１５がボンディングされる。このようにして、図１０に示す半導体装置が完成する。
次に、本実施の形態の半導体装置の構成について説明する。
まず、図５を参照して、半導体ウェハの構成について説明する。基板１の一方表面１ａおよび他方表面１ｂ上にＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成されている。基板の一方表面１ａ、側面１ｃおよび他方表面１ｂの端部１ｄ上に形成された金属層２上にＮｉめっき膜７が形成されている。Ｎｉめっき膜７上にＡｕめっき膜８が形成されている。基板１の他方表面１ｂ側には開口電極が形成されている。
まず、図５を参照して、半導体ウェハの構成について説明する。基板１の一方表面１ａおよび他方表面１ｂ上にＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成されている。基板の一方表面１ａ、側面１ｃおよび他方表面１ｂの端部１ｄ上に形成された金属層２上にＮｉめっき膜７が形成されている。Ｎｉめっき膜７上にＡｕめっき膜８が形成されている。基板１の他方表面１ｂ側には開口電極が形成されている。
次に図１０を参照して、半導体装置の構成を説明する。図５に示す半導体ウェハがダイシングされて基板部材１０が形成されている。基板１の他方表面１ｂ側の基板部材１０にボンディングワイヤ１５がボンディングされている。基板１の一方表面１ａ側のめっき膜１１にはんだ１３を介してブロック１４が取り付けられている。Ｐ１部を拡大した図が図１２である。
図１２を参照して、半導体チップ１６には、たとえばＩＧＢＴが形成されている。このＩＧＢＴには、Ｎ−型ドリフト領域２０と、Ｐ型ベース領域２１と、Ｎ＋型エミッタ領域２２と、Ｎ＋型バッファ層２６と、Ｐ＋型コレクタ層２７と、ゲート電極２４と、エミッタ電極である金属層２と、コレクタ電極である金属層２、Ｎｉめっき膜７およびＡｕめっき膜８とを有している。
Ｐ＋型コレクタ層２７上に、Ｎ＋型バッファ層２６と、Ｎ−型のドリフト領域２０とが順に形成されている。これらＮ型の半導体層の表面には、Ｐ型ベース領域２１が形成されており、更に、このＰ型ベース領域２１の表面には、Ｎ＋型エミッタ領域２２が形成されている。
また、Ｎ＋型エミッタ領域２２の表面からドリフト領域２０に達する部位にトレンチが形成されており、トレンチ内に絶縁膜２３を介してゲート電極２４が埋め込まれている。
また、ゲート電極２４上を覆うように層間絶縁膜２５が形成されている。そして、Ｎ＋型エミッタ領域２２の表面の一部とＰ型ベース領域２１の表面の一部に接続するようにエミッタ電極である金属層２が形成されている。
またＰ＋型コレクタ層２７に接続するように、金属層２、Ｎｉめっき膜７およびＡｕめっき膜８よりなるコレクタ電極が形成されている。
次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、基板１の一方表面１ａ側と他方表面１ｂ側の端部１ｄ上に形成された金属層２上に一括して導電層であるＮｉめっき膜７およびＡｕめっき膜８を形成することができる。これにより、一方表面１ａと他方表面１ｂとの間で内部応力を相殺することができる。したがって、基板１の反りを抑制することができる。よって、ウェハ反りを低減することができる。
本実施の形態によれば、基板１の一方表面１ａ側と他方表面１ｂ側の端部１ｄ上に形成された金属層２上に一括して導電層であるＮｉめっき膜７およびＡｕめっき膜８を形成することができる。これにより、一方表面１ａと他方表面１ｂとの間で内部応力を相殺することができる。したがって、基板１の反りを抑制することができる。よって、ウェハ反りを低減することができる。
また、基板１の側面１ｃにＮｉめっき膜７およびＡｕめっき膜８を形成することができるので、側面１ｃを保護することができる。また、側面１ｃ方向の衝撃に対する耐性を向上することができる。したがって、側面１ｃを起点としたウェハ割れやウェハチッピングの抑制が可能となる。よって、歩留りを向上させることができる。
また、めっき法により基板１の一方表面１ａ側、他方表面１ｂ側の端部１ｄおよび側面１ｃにＮｉめっき膜７およびＡｕめっき膜８が形成されるので、成膜温度が１００℃以下と低温であるため、熱応力によるウェハ反りを抑制することができる。
また、蒸着法やスパッタ法では成膜が困難な基板１の側面１ｃに容易にＮｉめっき膜７およびＡｕめっき膜８を形成することができる。
また、めっき法による成膜は蒸着、スパッタ法に比べ工数が少なく、材料歩留りも向上することができるため、成膜コストの削減が可能となる。
本発明の実施の形態１の半導体装置によれば、基板１の一方表面１ａと側面１ｃとに形成された導電層であるＮｉめっき膜７およびＡｕめっき膜８とを備えている。これにより、側面１ｃを起点としたウェハ割れやウェハチッピングの抑制が可能となる。よって、歩留りを向上させることができる。
また、導電層であるＮｉめっき膜７およびＡｕめっき膜８が基板１の他方表面１ｂにも形成されている。これにより、一方表面１ａと他方表面１ｂとの間で内部応力を相殺することができる。したがって、基板１の反りを抑制することができる。よって、ウェハ反りを低減することができる。
（実施の形態２）
本発明の実施の形態２の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と比較して、基板の側面にめっき膜を形成しない点が主に異なっている。
本発明の実施の形態２の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と比較して、基板の側面にめっき膜を形成しない点が主に異なっている。
最初に本発明の実施の形態２の半導体装置の製造方法について説明する。
図６は実施の形態１における半導体装置の製造方法の第５工程を示す図５に対応する図である。図６を参照して、実施の形態１と同様に、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１が準備される。基板１の一方表面１ａおよび他方表面１ｂにはＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成される。
図６は実施の形態１における半導体装置の製造方法の第５工程を示す図５に対応する図である。図６を参照して、実施の形態１と同様に、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１が準備される。基板１の一方表面１ａおよび他方表面１ｂにはＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成される。
次に、基板１の他方表面１ｂに形成された金属層２上にレジスト３が形成されてマスキングが行なわれる。本実施の形態では、基板１の他方表面１ｂの端部１ｄ上の金属層２にもレジスト３などの有機保護膜で覆われてマスキングが行われる。
次に、一方表面１ａおよび他方表面１ｂに一括してめっき処理が行われる。めっき処理として、まず図示しない脱脂処理が行われる。ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２から有機異物、無機異物などの表面汚染物が除去され、液ぬれ性が確保される。
続いて、図示しないエッチング処理が行われる。基板１の側面１ｃにはめっきが行われない。そのためエッチング液にはＳｉ酸化膜が除去されない水酸化ナトリウムなどが用いられたアルカリ性の液が使用される。アルカリ性のエッチング液のため、基板１の側面１ｃのＳｉ酸化膜を残したまま、ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２上の自然酸化膜だけが効果的に除去される。
次に、ジンケート処理が行われる。ジンケート処理は、めっき膜の密着性と外観性を向上させるため、付与されたＺｎが硝酸浸漬により剥離され、再度ジンケート処理液に浸漬されてＺｎが付与されるダブルジンケート処理が行われてもよい。ジンケート処理後、導電層であるＮｉめっき膜７を形成するためのＮｉめっきが行われる。次に無電解Ｎｉめっき膜７上に導電層であるＡｕめっき膜８を形成するため、置換型無電解Ａｕめっき処理が行われる。なお、めっき処理の各工程間には１分間の純水洗処理工程を含む。
このようにして、図６に示す半導体ウェハが得られる。続いて、この半導体ウェハがダイシングにより分割されて、複数個の半導体チップが得られる。この半導体チップでは、図９に示す実施の形態１の半導体チップ１６の他方表面１ｂ側の金属層２上にＮｉめっき膜７およびＡｕめっき膜８を有するめっき膜１１が形成されている。
上記において製造された半導体チップ１６がブロック１４にはんだ１３によりはんだ付けされる。この際、半導体チップ１６のめっき膜１１がブロック１４にはんだ１３を介在して接合される。そして、基板部材１０の他方表面１ｂ側にはリード１２がはんだ１３を介在して接合される。またボンディングワイヤ１５が基板部材１０の他方表面１ｂ側にボンディングされる。このようにして、図１１に示す半導体装置が完成する。
次に、本実施の形態の半導体装置の構成について説明する。
まず、図６を参照して、半導体ウェハの構成について説明する。基板１の一方表面１ａおよび他方表面１ｂ上にＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成されている。基板の一方表面１ａおよび他方表面１ｂの中央部に形成された金属層２上にＮｉめっき膜７が形成されている。Ｎｉめっき膜７上にＡｕめっき膜８が形成されている。基板１の他方表面１ｂ側には開口電極が形成されている。
まず、図６を参照して、半導体ウェハの構成について説明する。基板１の一方表面１ａおよび他方表面１ｂ上にＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成されている。基板の一方表面１ａおよび他方表面１ｂの中央部に形成された金属層２上にＮｉめっき膜７が形成されている。Ｎｉめっき膜７上にＡｕめっき膜８が形成されている。基板１の他方表面１ｂ側には開口電極が形成されている。
次に図１１を参照して、半導体装置の構成を説明する。図６に示す半導体ウェハがダイシングされて基板部材１０が形成されている。基板１の他方表面１ｂ側の基板部材１０上にはめっき膜１１が形成されている。当該めっき膜１１にボンディングワイヤ１５がボンディングされており、またはんだ１３を介してリード１２が取り付けられている。基板１の一方表面１ａ側の基板部材１０上にはめっき膜１１が形成されている。当該めっき膜１１にはんだ１３を介してブロック１４が取り付けられている。Ｐ２部を拡大した図が図１３である。
図１３を参照して、半導体チップ１６には、たとえばＩＧＢＴが形成されている。このＩＧＢＴには、Ｎ−型ドリフト領域２０と、Ｐ型ベース領域２１と、Ｎ＋型エミッタ領域２２と、Ｎ＋型バッファ層２６とＰ＋型コレクタ層２７と、ゲート電極２４と、エミッタ電極である金属層２、Ｎｉめっき膜７およびＡｕめっき膜８と、コレクタ電極である金属層２、Ｎｉめっき膜７およびＡｕめっき膜８とを有している。
つまり、本実施の形態では図９に示す実施の形態１の半導体チップ１６の他方表面１ｂ側の金属層２上にＮｉめっき膜７およびＡｕめっき膜８が形成されている。そして金属層２、Ｎｉめっき膜７およびＡｕめっき膜８がエミッタ電極を構成している。
なお、本実施の形態のこれ以外の製造方法および構成は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。
次に、本実施の形態の作用効果について説明する。
本実施の形態によれば、基板１の一方表面１ａ側および他方表面１ｂ側に一括して同じ膜厚のＮｉめっき膜７およびＡｕめっき膜８が形成されるため、基板１の一方表面１ａおよび他方表面１ｂの間でより内部応力を相殺することができる。これにより、ウェハ反り量を低減させることができる。
本実施の形態によれば、基板１の一方表面１ａ側および他方表面１ｂ側に一括して同じ膜厚のＮｉめっき膜７およびＡｕめっき膜８が形成されるため、基板１の一方表面１ａおよび他方表面１ｂの間でより内部応力を相殺することができる。これにより、ウェハ反り量を低減させることができる。
また、めっき法により基板１の一方表面１ａ側および他方表面１ｂ側にＮｉめっき膜７およびＡｕめっき膜８を形成するので、成膜温度が１００℃以下と低温であるため、熱応力によるウェハ反りを抑制することができる。
また、めっき法による成膜は蒸着、スパッタ法に比べ工数が少なく、材料歩留りも向上することができるため、成膜コストの削減が可能となる。
本発明の実施の形態２の半導体装置によれば、導電層であるＮｉめっき膜７およびＡｕめっき膜８が基板１の他方表面１ｂ側にも形成されている。これにより、一方表面１ａと他方表面１ｂとの間で内部応力をより相殺することができる。これにより、ウェハ反り量を低減させることができる。
（実施の形態３）
本発明の実施の形態３の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と比較して、基板の他方表面の中央部にめっき膜を形成する点が主に異なっている。
本発明の実施の形態３の半導体装置の製造方法は、実施の形態１の半導体装置の製造方法と比較して、基板の他方表面の中央部にめっき膜を形成する点が主に異なっている。
最初に本発明の実施の形態３の半導体装置の製造方法について説明する。
図７は実施の形態１における半導体装置の製造方法の第５工程を示す図５に対応する図である。図７を参照して、実施の形態１と同様に、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１が準備される。基板１の一方表面１ａおよび他方表面１ｂにはＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成される。
図７は実施の形態１における半導体装置の製造方法の第５工程を示す図５に対応する図である。図７を参照して、実施の形態１と同様に、互いに対向する一方表面１ａおよび他方表面１ｂを有する基板１が準備される。基板１の一方表面１ａおよび他方表面１ｂにはＡｌまたはＡｌ−Ｓｉ合金からなる金属層２が形成される。
次に、基板１の他方表面１ｂに形成された金属層２上にレジスト３が形成されてマスキングが行なわれる。本実施の形態では、基板１の他方表面１ｂの端部１ｄ上の金属層２は、レジスト３などの有機保護膜で覆われていない。
次に、一方表面１ａ、側面１ｃおよび他方表面１ｂの端部１ｄに一括してめっき処理が行われる。めっき処理として、まず図示しない脱脂処理が行われる。ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２から有機異物、無機異物などの表面汚染物が除去され、液ぬれ性が確保される。
続いて、図示しないエッチング処理が行われる。基板１の側面１ｃの保護を可能にするため、エッチング液にはＳｉ酸化膜の除去が可能なフッ酸、酸性フッ化アンモンなどのフッ素系の液が使用される。これにより、ＡｌまたはＡｌ−Ｓｉ合金からなる金属層２上の自然酸化皮膜および基板１の側面１ｃに形成されたＳｉ酸化皮膜が効果的に除去される。
次に、ジンケート処理が行われる。基板１の一方表面１ａおよび他方表面１ｂの中央部に形成された金属層２上にＺｎめっき膜が形成される。
次に、導電層であるＮｉめっき膜７を形成するためのＮｉめっきが行なわれる。本実施の形態では、ＡｌまたはＡｌ―Ｓｉ合金からなる金属層２上に付与したＺｎめっき膜との酸化還元反応により無電解Ｎｉめっき膜７が基板１の一方表面１ａおよび他方表面１ｂの中央部に形成された金属層２上に一括して形成される。また無電解Ｎｉめっき膜７が基板１の側面１ｃのＳｉ上にも析出される。
次に、図７に示すように無電解Ｎｉめっき膜７上に導電層であるＡｕめっき膜８を形成するため、置換型無電解Ａｕめっき処理が行われる。なお、めっき処理の各工程間には１分間の純水洗処理工程を含む。
このようにして、図７に示す半導体ウェハが得られる。続いて、この半導体ウェハがダイシングにより分割されて、複数個の半導体チップが得られる。この半導体チップは、実施の形態２と同様に、図９に示す実施の形態１の半導体チップ１６の他方表面１ｂ側の金属層２上にＮｉめっき膜７およびＡｕめっき膜８を有するめっき膜１１が形成されている。
本実施の形態の半導体装置は、実施の形態２の半導体装置と同様に構成されている。
なお、本実施の形態のこれ以外の製造方法および構成は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。
なお、本実施の形態のこれ以外の製造方法および構成は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。
次に、本実施の形態の作用効果について説明する。
以上により、本実施の形態３の半導体装置の製造方法および半導体装置によれば、実施の形態１および２と同様の作用効果を有する。
以上により、本実施の形態３の半導体装置の製造方法および半導体装置によれば、実施の形態１および２と同様の作用効果を有する。
また、本実施の形態によれば、Ｎｉめっき膜７およびＡｕめっき膜８が基板１の一方表面１ａ、側面１ｃおよび他方表面１ｂの中央部上の金属層２上に形成されているので、衝撃に対する耐性をより向上させることができる。ウェハの厚さ方向に対する耐性だけでなく、ウェハの側面方向に対する耐性を向上させることができる。これにより、ウェハ割れ、ウェハチッピングをより抑制することができる。よって歩留りをより向上させることができる。
以下、本発明の実施例について詳細に述べる。
（実施例１）
本発明の実施例１について説明する。
（実施例１）
本発明の実施例１について説明する。
ウェハサイズ６インチ、基板厚さ１００ｕｍの基板１を準備した。基板１の一方表面１ａおよび他方表面１ｂ上にはＡｌ−Ｓｉ合金からなる金属層２が形成されている。金属層２の他方表面１ｂには開口電極が形成されている。
上記基板１に実施の形態１で説明した成膜方法に従い、一方表面１ａ、側面１ｃおよび他方表面１ｂの端部１ｄ上の金属層２上に厚さ４ｕｍの無電解Ｎｉめっき膜７を形成した。そして水洗処理を１分間行った。その後、実施の形態１で説明した方法に従い、厚さ０．０５ｕｍの無電解Ａｕめっき膜８を形成した。このようにして、図５に示す半導体ウェハを製造した。
（実施例２）
本発明の実施例２について説明する。
本発明の実施例２について説明する。
実施例２では、上記基板１に実施の形態２で説明した成膜方法に従い、一方表面１ａおよび他方表面１ｂの中央部上の金属層２上に無電解Ｎｉめっき膜７および無電解Ａｕめっき膜８を形成した。その他は実施例１と同様の条件で試験を行った。このようにして、図６に示す半導体ウェハを製造した。
（実施例３）
本発明の実施例３について説明する。
本発明の実施例３について説明する。
実施例３では、上記基板１に実施の形態３で説明した成膜方法に従い、一方表面１ａ、側面１ｃおよび他方表面１ｂの中央部上の金属層２上に無電解Ｎｉめっき膜７および無電解Ａｕめっき膜８を形成した。その他は実施例１と同様の条件で試験を行った。このようにして、図７に示す半導体ウェハを製造した。
（比較例）
比較例１について説明する。
比較例１について説明する。
実施例１〜３と同様にウェハサイズ６インチ、基板厚１００ｕｍの基板１を準備した。基板１の一方表面１ａおよび他方表面１ｂ上にはＡｌ−Ｓｉ合金からなる金属層２が形成されている。金属層２の他方表面１ｂには開口電極が形成されている。
図８に示すように基板１の一方表面１ａにスパッタ法により実施例１〜３と同様にＮｉ膜９１（膜厚４μｍ）とＡｕ膜９２（膜厚０．０５μｍ）を形成した。
実施例との相違点はＮｉ膜９１およびＡｕ膜９２の成膜をスパッタ法で行い、側面１ｃにはＮｉ膜９１およびＡｕ膜９２が形成されていないことである。
表１に本発明の実施例１〜３および比較例について、ウェハ反り量およびウェハチッピング枚数を示す。ウェハ反り量については、実施例１〜３および比較例のそれぞれの半導体ウェハについて、めっき処理後の半導体ウェハの反り量をレーザ変位計で測定した。ウェハチッピング枚数については、実施例１〜３および比較例のそれぞれの半導体ウェハについて、３００ｍｍウェハ出荷容器（信越ポリマー製）に半導体ウェハを５枚投入し、５００ｍｍの高さから当該出荷容器をコンクリート面に５回落下させて、チッピングまたは割れが発生したウェハ枚数を測定した。
表１に示すように、比較例では本発明の実施例１〜３よりもウェハ反り量が大きくなった。また実施例１〜３よりもウェハのチッピングまたは割れが多く発生した。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
本発明は、めっき法により導電層が形成された半導体装置およびその製造方法に特に有利に適用され得る。
１ 基板、２ 金属層、３ レジスト、４ Ｚｎめっき膜、６ Ｎｉ核、７ Ｎｉめっき膜、８ Ａｕめっき膜、１０ 半導体ウェハ、１１ めっき膜、１２ リード、１３ はんだ、１４ ブロック、１５ ボンディングワイヤ、１６ 半導体チップ。
Claims (4)
- 側面と互いに対向する一方表面および他方表面を有するＳｉ基板を準備する工程と、
前記Ｓｉ基板の前記一方表面および前記他方表面ならびに前記側面に無電解めっき法により導電層を形成する工程とを備え、
前記導電層を形成する工程は、前記一方表面および前記他方表面に金属層を形成する工程と、フッ素系の液を使用して前記側面に形成されたＳｉ酸化皮膜を除去するエッチング処理の後に、前記金属層上にＺｎめっき層を形成し、前記Ｚｎめっき層のＺｎをニッケルに置換し、かつ前記Ｓｉ基板の前記側面上にニッケルを析出させてリン含有量が５質量％以上のニッケルめっき膜を形成する工程と、前記ニッケルめっき膜上に金めっき膜を形成する工程とを含む、半導体装置の製造方法。 - 側面と互いに対向する一方表面および他方表面とを有するＳｉ基板を準備する工程と、
前記Ｓｉ基板の前記一方表面および前記側面に無電解めっき法により導電層を形成する工程とを備え、
前記導電層を形成する工程は、前記一方表面に金属層を形成する工程と、フッ素系の液を使用して前記側面に形成されたＳｉ酸化皮膜を除去するエッチング処理の後に、前記金属層上にＺｎめっき層を形成し、前記Ｚｎめっき層のＺｎをニッケルに置換し、かつ前記Ｓｉ基板の前記側面上にニッケルを析出させてリン含有量が５質量％以上のニッケルめっき膜を形成する工程と、前記ニッケルめっき膜上に金めっき膜を形成する工程とを含む、半導体装置の製造方法。 - 側面と互いに対向する一方表面および他方表面とを有するＳｉ基板と、
前記Ｓｉ基板の前記一方表面とフッ素系の液を使用したエッチング処理によってＳｉ酸化皮膜が除去された前記側面上とに無電解めっき法により形成された導電層とを備え、
前記導電層は、前記一方表面に形成された金属層と、前記金属層上にＺｎめっき層を形成し、前記Ｚｎめっき層のＺｎをニッケルに置換し、かつ前記Ｓｉ基板の前記側面上にニッケルを析出させて形成されたリン含有量が５質量％以上のニッケルめっき膜と、前記ニッケルめっき膜上に形成された金めっき膜とを含む、半導体ウェハ状の半導体装置。 - 前記導電層が前記Ｓｉ基板の前記他方表面にも形成されている、請求項３に記載の半導体ウェハ状の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009050760A JP5483906B2 (ja) | 2009-03-04 | 2009-03-04 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009050760A JP5483906B2 (ja) | 2009-03-04 | 2009-03-04 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010205991A JP2010205991A (ja) | 2010-09-16 |
| JP5483906B2 true JP5483906B2 (ja) | 2014-05-07 |
Family
ID=42967188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009050760A Active JP5483906B2 (ja) | 2009-03-04 | 2009-03-04 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5483906B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11217688B2 (en) | 2019-09-06 | 2022-01-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5733150B2 (ja) * | 2011-10-13 | 2015-06-10 | 株式会社デンソー | 半導体装置の製造方法 |
| JP5669780B2 (ja) * | 2012-03-21 | 2015-02-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
| DE102015104570B4 (de) * | 2015-03-26 | 2019-07-11 | Infineon Technologies Ag | Leistungs-chip und chipanordnung |
| WO2016163319A1 (ja) * | 2015-04-06 | 2016-10-13 | 三菱電機株式会社 | 半導体素子及びその製造方法 |
| JP2017059636A (ja) | 2015-09-15 | 2017-03-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP6746185B2 (ja) * | 2016-02-01 | 2020-08-26 | アスカコーポレーション株式会社 | 半導体ウェハめっき用治具 |
| JP7075847B2 (ja) * | 2018-08-28 | 2022-05-26 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
| JP7516736B2 (ja) | 2019-10-18 | 2024-07-17 | 富士電機株式会社 | 半導体装置 |
| US20230040727A1 (en) * | 2020-05-13 | 2023-02-09 | Mitsubishi Electric Corporation | Semiconductor device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0327523A (ja) * | 1989-06-23 | 1991-02-05 | Nec Corp | 半導体装置の製造方法 |
| JP2785102B2 (ja) * | 1994-03-31 | 1998-08-13 | 株式会社ジャパンエナジー | 無電解金めっき方法 |
| JP2980066B2 (ja) * | 1997-07-07 | 1999-11-22 | 日本電気株式会社 | 半導体装置 |
| US6494219B1 (en) * | 2000-03-22 | 2002-12-17 | Applied Materials, Inc. | Apparatus with etchant mixing assembly for removal of unwanted electroplating deposits |
| US6361675B1 (en) * | 1999-12-01 | 2002-03-26 | Motorola, Inc. | Method of manufacturing a semiconductor component and plating tool therefor |
| JP3941915B2 (ja) * | 2001-03-30 | 2007-07-11 | 新電元工業株式会社 | 半導体装置の製造方法 |
| JP3530149B2 (ja) * | 2001-05-21 | 2004-05-24 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置 |
| JP3829860B2 (ja) * | 2004-01-30 | 2006-10-04 | 株式会社デンソー | 半導体チップの製造方法 |
| JP4559818B2 (ja) * | 2004-04-30 | 2010-10-13 | アルプス電気株式会社 | シリコン基板の無電解めっき方法およびシリコン基板上の金属層形成方法 |
| JP2006009061A (ja) * | 2004-06-23 | 2006-01-12 | Alps Electric Co Ltd | 無電解めっき方法 |
| JP4815905B2 (ja) * | 2005-07-11 | 2011-11-16 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2007073611A (ja) * | 2005-09-05 | 2007-03-22 | Renesas Technology Corp | 電子装置およびその製造方法 |
| JP4759416B2 (ja) * | 2006-03-20 | 2011-08-31 | 新光電気工業株式会社 | 非シアン無電解金めっき液及び無電解金めっき方法 |
-
2009
- 2009-03-04 JP JP2009050760A patent/JP5483906B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11217688B2 (en) | 2019-09-06 | 2022-01-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010205991A (ja) | 2010-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5483906B2 (ja) | 半導体装置およびその製造方法 | |
| JP5669780B2 (ja) | 半導体装置の製造方法 | |
| US8426311B2 (en) | Method and apparatus for manufacturing semiconductor device | |
| JP6698499B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007073986A5 (ja) | ||
| US20150069613A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11335595B2 (en) | Method of manufacturing a semiconductor element front side electrode | |
| US20100183896A1 (en) | Tin-silver bonding and method thereof | |
| US20230402364A1 (en) | Leadframe with a metal oxide coating and method of forming the same | |
| WO2007023963A1 (ja) | 半導体装置 | |
| JP2020155748A (ja) | リードフレーム | |
| JP4604641B2 (ja) | 半導体装置 | |
| US20170301548A1 (en) | Integrated circuits with backside metalization and production method thereof | |
| JP6485098B2 (ja) | 電子デバイス及びその製造方法 | |
| US8173523B2 (en) | Method of removing heavy metal in semiconductor substrate | |
| JP6385921B2 (ja) | パワーデバイスの製造方法 | |
| JP2011193007A (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| KR101004858B1 (ko) | 화합물 반도체 발광 소자 및 그 제조방법 | |
| US20220049357A1 (en) | Semiconductor device and method of manufacturing same | |
| JPWO2019163484A1 (ja) | 半導体素子及びその製造方法 | |
| JP6945037B2 (ja) | 半導体装置の製造方法 | |
| JP7551554B2 (ja) | 半導体装置 | |
| US11817417B2 (en) | Semiconductor device and method for fabricating a semiconductor device | |
| JP6333062B2 (ja) | 半導体装置の製造方法 | |
| KR100715761B1 (ko) | 보론이 도핑된 실리콘웨이퍼 상의 알루미늄 패드도금불량의 개선방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131008 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140108 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5483906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |