JP6385921B2 - パワーデバイスの製造方法 - Google Patents

パワーデバイスの製造方法 Download PDF

Info

Publication number
JP6385921B2
JP6385921B2 JP2015513912A JP2015513912A JP6385921B2 JP 6385921 B2 JP6385921 B2 JP 6385921B2 JP 2015513912 A JP2015513912 A JP 2015513912A JP 2015513912 A JP2015513912 A JP 2015513912A JP 6385921 B2 JP6385921 B2 JP 6385921B2
Authority
JP
Japan
Prior art keywords
wafer
glass substrate
plating
tape
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015513912A
Other languages
English (en)
Other versions
JPWO2015129095A1 (ja
Inventor
道下 尚則
尚則 道下
土田 克之
克之 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Publication of JPWO2015129095A1 publication Critical patent/JPWO2015129095A1/ja
Application granted granted Critical
Publication of JP6385921B2 publication Critical patent/JP6385921B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、パワーデバイスの製造方法に関し、特に薄厚化することが可能なパワーデバイスの製造方法に関する。
IGBT(Insulated Gate Bipolar Transistor、絶縁ゲート型バイポーラトランジスタ)、パワーMOSFET(MOS Field Effect Transistor),IPD(Intelligent Power Device)などのパワーデバイスは、エネルギー損失低減、放熱性などの特性面の観点から、チップの薄厚化が求められ、薄ウェハにする製造プロセスの確立が強く求められている。また、接合技術としては、ワイヤボンディングやはんだ接合に対する高信頼性を確保する目的として、ウェハ表面のAl電極やCu電極に対してUBM(Under bump Metallurgy、アンダーバンプメタル)を形成するものが増えてきている。
UBMの形成方法としては、低コストが期待される無電解めっき法により形成することが増えてきており、無電解ニッケルめっきと置換型無電解金めっきによりNi/Au皮膜を形成したり、熱によるNi拡散のバリア層である無電解パラジウムめっきを無電解ニッケルめっきと置換型無電解金めっきの間に行い、Ni/Pd/Au皮膜とすること、または置換型無電解金めっきを省略したNi/Pd皮膜とすることが一般的である。
一般的なパワーデバイスの製造方法としては、前工程でウェハ内部の構造および表面にAlまたはCu電極を形成後、電極上に無電解めっきにより、Ni/Au、Ni/PdまたはNi/Pd/Au皮膜を形成する。その後、バックグラインディング(BG)を行い、ウェハを薄くし、ウェハ裏面に電極(バックメタル(BM))を形成する。その後、電気特性等の検査を行った後、裏面にダイシングテープを貼り、ダイシングを行い、チップ化する。
しかし、上記の方法では、最近の更なるチップの薄厚化に対して、上記バックグラインディングやバックメタル(BG・BM)工程において、熱がかかり、UBMのNi皮膜が結晶化し、ウェハが反るため、その後の工程に支障をきたす場合があるという問題がある。そのため、ウェハの厚さを十分に薄く出来なかったり、Niめっきの膜厚をできるだけ薄くすることで対応している。
また、特許文献1には、ウェハを薄膜化した後の工程で、ウェハ裏面にイオン注入と熱処理、及び裏面電極を形成した場合や、更に表面電極を形成した場合の半導体基板の反りを低減し、半導体基板の割れ率を低下させるために、バックグラインディングとエッチングを終了した後の薄い半導体基板を支持基板(ガラス基板)に貼りあわせ、その後、裏面電極を形成する半導体装置の製造方法が開示されている。しかし、特許文献1に記載の半導体装置においては、UBM形成については何ら記載がなく、特にUBM形成後の裏面電極形成における前記問題点についても何ら示されていない。
また、半導体デバイスは、上記のようにめっき処理工程を行った後にバックグラインディング・バックメタル工程を行う場合、めっきの膜厚が厚いとめっきの応力も大きくなるためウェハが反ってしまい、その後の工程に悪影響を与える。
このような問題に対し、以下のように、バックグラインディング・バックメタル工程をめっき処理工程より前に行う方法が検討されている。
例えば、以下の(1)〜(4)の順で上述した各工程を行うものである。
(1)ウェハのバックグラインディング・バックメタル工程
(2)ウェハ表面にアンダーバンプメタル(UBM)を形成するためのめっき処理工程
(3)ダイシング工程
(4)チップ分離工程
しかしながら、上述の製造方法は、バックグラインディング工程をめっき処理工程より前に行うため、めっきのウェハ裏面への付着及びウェハの損傷という問題が生じる。このため、特許文献2〜4にそれぞれ開示されているように、めっき用治具を使用することでめっきのウェハ裏面への付着防止が図られている。
しかしながら、特殊なめっき用治具を使用すると、特に薄ウェハの場合、治具の取り付けや取り外し時にウェハの反りが発生しやすくなる。また、特殊なめっき用治具はウェハのハンドリング性を悪化させ、さらに、大きなスペースが必要であるため一度に多くのウェハをめっき処理することが困難であるという問題がある。
この問題を解決するために、特許文献5には、ウェハ裏面のバックグラインディング工程1と、次いで、ウェハの裏面に再剥離型粘着剤を粘着面にもつ粘着フィルムを1枚又は2枚以上積層して貼り付ける工程2と、次いで、粘着フィルムが裏面に貼り付けられたウェハに対して、ウェハ表面にアンダーバンプメタル(UBM)を形成するための無電解めっき処理工程3と、次いで、粘着フィルムを剥離する工程4を実施することを含む半導体デバイスの製造方法が開示されている。
この方法によると、めっき工程におけるテープの膨張・収縮により、ウェハ/テープ界面に気泡が発生することがあり、歩留まりを低下させる場合がある。
また、特許文献6には、ウェハにめっき処理する際にウェハの反り及び損傷を抑制し、ウェハのめっき処理効率が良好な半導体デバイスとして、ウェハを薄膜化した後、ウェハの裏面をダイシングテープでリングフレーム内にマウントし、マウントされたウェハの表面にめっき処理を行う方法が開示されている。
ウェハの裏面をリングフレーム内にマウントしてめっき処理を行っているので、めっき処理する際のウェハの反りは抑制される。しかし、リングフレーム内にマウントすると、その分大きくなるため、めっきラインの槽の大きさも大きくする必要があり、既存の設備では対応できない場合がある。また、めっき工程におけるテープの膨張・収縮により、ウェハ/テープ界面に気泡が発生することがあり、歩留まりを低下させる場合がある。
また、特許文献7には半導体式センサの製造方法において、腐食性媒体に対する耐腐食性を向上させるため、パッド部のAl電極上に接続用端子をダイレクト形成する際に、基板裏面をガラス基板等の絶縁物で覆った状態で無電解めっき処理をする方法が記載されている。上記特許文献7は、半導体式センサの製造方法に関する発明であり、半導体基板には基板裏面に凹部が形成されたダイアフラムが設けられており、該ガラス基板は該凹部を封止する封止材と該基板裏面のコート材とを兼ねており、ガラス基板は製品の構成部品である。
特許第4525048号公報 特開2002−339078号公報 特開2002−339079号公報 特開2002−343851号公報 特開2011−216584号公報 特開2010−283312号公報 特許第5056862号公報
本発明は、ウェハの薄厚化に伴う製造工程中の反りを抑制して、そのことに起因する不具合の発生を防止して、近年のウェハ薄厚化の厳しい要求に応じることが可能な生産性にも優れるパワーデバイスの製造方法を提供することを目的とする。さらに、エネルギー損失が少なく、放熱性に優れたパワーデバイスの提供が可能となるパワーデバイスの製造方法を提供することを目的とする。
本発明者らは、パワーデバイスにおけるウェハの薄厚化に伴い、その製造工程中に反りを発生させる諸要因とそれぞれの反りによる影響を検討した。その結果、薄厚化に伴う反りで最も影響を及ぼすものは、無電解めっきによるNi皮膜形成工程、バックグラインディング工程、バックメタル形成工程をこの順に行う場合、バックグラインディングやバックメタル(BG・BM)工程における熱の影響によりUBMのNi皮膜が結晶化することによるウェハの反りであることを見出した。
本発明者らは鋭意検討を行った結果、工程順を変えて、無電解めっきによるUBM形成工程をバックグラインディング、バックメタル(BM)形成工程の後に行うことがウェハの薄厚化に伴う反りを抑制するために有効であり、更に無電解めっきによるUBM形成工程をバックグラインディング、バックメタル(BM)形成工程の後に行う際の、めっきのウェハ裏面への付着及びウェハの損傷という問題について、ウェハ裏面にガラス基板を貼り付けることにより、上記課題が解決されることを見出し、本発明に至った。
即ち、本発明は以下のとおりである。
[1]以下の(1)〜(7)の工程を順に有することを特徴とするパワーデバイスの製造方法。
(1)少なくともウェハ表面に電極を形成する工程
(2)ウェハをバックグラインディング(BG)する工程
(3)ウェハ裏面に電極(バックメタル(BM))を形成する工程
(4)ウェハ裏面にガラス基板を貼り付ける工程
(5)前記ウェハ表面の電極上に無電解めっきによりUBMを形成する工程
(6)前記ウェハ裏面のガラス基板を剥離する工程
(7)ウェハ裏面にダイシングテープを貼り、ダイシングを行い、ダイシングテープからピックアップすることによりチップ化する工程
[2]前記(5)の工程における無電解めっきによるUBM形成が、無電解めっきによるNi/Au皮膜形成、Ni/Pd皮膜形成、またはNi/Pd/Au皮膜形成であることを特徴とする前記[1]に記載のパワーデバイスの製造方法。
[3]前記(7)の工程において、ウェハ裏面にダイシングテープを貼る前に、ウェハ表面に保護テープまたはガラス基板を貼り、ダイシングテープをウェハ裏面に貼り付けた後、該保護テープまたはガラス基板を剥離することを特徴とする前記[1]又は[2]に記載のパワーデバイスの製造方法。
本発明のパワーデバイスの製造方法によると、ウェハを十分に薄厚化することができる。ウェハを薄厚化しても、ウェハの反りがほとんどなく、その後の工程に支障をきたすことがない、また生産性にも優れる。従って、本発明のパワーデバイスの製造方法により、エネルギー損失が少なく、放熱性に優れたパワーデバイスの提供が可能となる。
パワーデバイスはチップの薄厚化が求められている。しかし、薄厚化すると、ウェハが反り易くなり、ウェハの厚さを薄くすればするほど反りは大きくなる。
パワーデバイスの製造工程において、バックグラインディングの後に、ウェハ裏面にバックメタルを形成する工程やUBMを形成する工程を行う場合、これらの工程でウェハが反り易い。また、UBMを形成した後に、バックグラインディングやバックメタル(BG・BM)工程を行う場合は、これらの工程で熱がかかり、UBMのNi皮膜が結晶化し、ウェハが反る。このUBMを形成した後にバックグラインディングやバックメタル(BG・BM)工程を行った際の反りは、前記バックグラインディングの後にバックメタルを形成する工程やUBMを形成する工程の反りに比べて大きく、製造プロセス上問題となる。UBMを形成した後に表面にガラス基板を貼り付けてバックメタルを形成しても、反りが大きく、ウェハがガラス基板から剥がれたり、割れ等の問題が発生する。
本発明のパワーデバイスの製造方法は、前記UBM形成後にバックメタル形成を行った際の反りを回避するために、無電解めっきによるUBM形成をバックメタル(BM)形成後に行う。また、無電解めっきによりUBM形成する際のウェハの反り、ウェハの割れを防止したり、ハンドリングしやすくするため、バックメタル(BM)形成後、裏面にガラス基板を貼り付け、UBM形成後にガラス基板を剥離する。
すなわち、本発明のパワーデバイスの製造方法は、以下の(1)〜(7)の工程を有する。
(1)少なくともウェハ表面に電極を形成する工程
(2)ウェハをバックグラインディング(BG)する工程
(3)ウェハ裏面に電極(バックメタル(BM))を形成する工程
(4)ウェハ裏面にガラス基板を貼り付ける工程
(5)前記ウェハ表面の電極上に無電解めっきによりUBMを形成する工程
(6)前記ウェハ裏面のガラス基板を剥離する工程
(7)ウェハ裏面にダイシングテープを貼り、ダイシングを行い、ダイシングテープからピックアップすることによりチップ化する工程
前記UBM形成としては、ウェハ表面の電極上に無電解めっきにより、Ni/Au皮膜またはNi/Pd皮膜、Ni/Pd/Au皮膜を形成することが好ましい。
前記(7)の工程において、ウェハ裏面にダイシングテープを貼る前に、ウェハ表面に保護テープまたはガラス基板を貼り、ダイシングテープをウェハ裏面に貼り付けた後、該保護テープまたはガラス基板を剥離することが好ましい。
(1)少なくともウェハ表面に電極を形成する工程について
ウェハは、限定的ではないが、約50〜300mm径の円盤状に形成されており、シリコン、又は、GaAs等の化合物半導体を用いて形成されている。
ウェハは、表面に電極が形成されていればよく、その他にウェハの内部構造が形成されていても良い。
前記電極としては、Al電極、Cu電極が好ましく、Al電極、Cu電極としては、パワーデバイスに用いられている公知のAl電極、Cu電極が挙げられる。
ウェハの内部構造を形成する工程及びウェハ表面に電極を形成する工程は、パワーデバイスの製造に必要な公知のウェハ加工工程であり、例えば、フォトリソグラフィー、エッチング、イオン注入、スパッタリング、CVD等の公知の方法によって行うことができる。また、この工程に用いる装置としても、公知の任意の装置を用いることができる。
(2)ウェハをバックグラインディング(BG)する工程について
一般には、バックグラインディング工程に入る前に、ウェハ表面保護テープ(バックグラインディングテープ)またはガラス基板をウェハ表面に貼り付ける。このウェハ表面保護テープまたはガラス基板は、バックグラインディング工程において、素子が形成されるウェハ表面を保護し、研削水や研削屑等の浸入によるウェハ表面の汚染を防ぐ。本発明においても、バックグラインディング工程に入る前に、ウェハ表面保護テープ(バックグラインディングテープ)またはガラス基板をウェハ表面に貼り付けることが好ましい。ウェハ表面保護テープまたはガラス基板は一般的に市販しているものを用いることができる。
尚、バックグラインディング工程に入る前に貼り付けたウェハ表面保護テープまたはガラス基板は、この後のガラス基板をウェハ裏面に貼り付けた後、UBMの形成の前に剥離することが好ましい。
本発明においては、バックグラインディング工程の後にバックメタルを形成するが、バックグラインディングによりウェハを薄厚化した後バックメタルを形成すると、ウェハの反りが生じる場合がある。反りが発生する場合には、その反りを抑制するために、特許文献1に記載されているように、ガラス基板を用いることが好ましい。即ち、バックメタルを形成する際にウェハの反りが発生する場合は、バックグラインディング工程に入る前にウェハ表面にガラス基板を貼り付け、該ガラス基板が貼り付けられたままの状態でバックメタルを形成する。次いで、ガラス基板を裏面に貼り付けた後、UBMの形成の前に表面のガラス基板を剥離することが好ましい。
ウェハ表面保護テープまたはガラス基板をウェハに貼り付けた後、ウェハのバックグラインディング工程を実施する。バックグラインディングのための装置は公知の任意の装置を用いることができるが、例えば、ウェハを固定する真空吸着テーブル、ウェハを研削する回転砥石、研削中にウェハ上に研削液(通常は水)を供給する研削液供給部等で構成されている。
ウェハ表面保護テープまたはガラス基板で表面が保護されたウェハを、その裏面を上にして、バックグラインディング装置の真空吸着テーブル上に設ける。次に、真空吸着テーブルでウェハを吸引固定した状態で、研削液供給部からウェハ上に研削液を供給すると共に、回転砥石によりウェハを所定の厚さとなるまで研削する。また、必要であれば、回転砥石による研削の後、仕上げ用研削を続いて行い、ウェハの研削面を滑らかに仕上げる。以上により、ウェハは、例えば50〜400μm、より好ましくは50〜150μmの厚さに薄厚化することができる。
(3)ウェハ裏面に電極(バックメタル(BM))を形成する工程について
(2)のバックグラインディング後に(3)のバックメタルの形成工程を行なう。バックメタル形成工程は裏面電極形成工程とも呼ばれ、研削後の半導体ウェハの裏面に、裏面電極を形成する工程である。裏面電極は、様々な金属が用いられ、本発明において一般的に使用されている裏面電極の金属を使用すればよい。例えば、バックグラインディングした基板の裏面に、ニッケルシリサイド層及び/又はチタン層を形成し、その上に金属層を形成する。金属層は、ニッケル層、白金層、銀層、金層等が好ましい。ニッケルシリサイド層の厚さは200nm以下、チタン層の厚さは5nm以上500nm以下、金属層の厚さは50nm以上1000nm以下であることが好ましい。前記バックメタル形成のための装置は公知の任意の装置を用いることができる。
本発明のパワーデバイスの製造方法においては、UBM形成の前にバックメタル(裏面電極)を形成する。従って、UBMのNi皮膜が存在しないの
で、バックメタル形成時に熱がかかっても、Ni皮膜が結晶化することによるウェハの反りは生じない。
(4)ウェハ裏面にガラス基板を貼り付ける工程について
バックメタル形成後に、ウェハ裏面にガラス基板を貼り付ける。これは、次の工程の無電解めっきの際にウェハ裏面にめっきが形成されることを防止すること、薄いウェハのハンドリングを良くし、ウェハの割れを防止すること、無電解めっきによる反りを防止することを目的としている。
また、ガラス基板ではなく保護テープを貼り付けた場合は、めっき工程におけるテープの膨張・収縮により、ウェハ/テープ界面に気泡が発生することがあり、歩留まりを低下させる場合があったが、ガラス基板をウェハ裏面に貼り付けることにより、膨張・収縮がなく、気泡が発生することがないので、生産性が向上する。
ガラス基板に使用されるガラスはどのようなガラスでもよく、ソーダ石灰ガラス、無アルカリガラス、石英ガラス、珪ホウ酸ガラス等が用いられる。ガラス基板の厚さはウェハの支持基板としての強度があればよく、0.5mm〜5mm程度の厚さが好ましい。ウェハとガラス基板は、両面テープで貼ることが簡便で好ましい。両面テープで使用される粘着剤は、アクリル系、メタクリル系、シリコン系、ポリアミド系、ポリエステル系、ポリウレタン系、及び、EVA(エチレンと酢酸ビニルの共重合体)系の樹脂等を用いることができるが、UVや加熱により硬化したり、ガスが発生し、剥がれやすくなるアクリル系の粘着剤等が好ましい。
ウェハとガラス基板の貼り付けは、市販されている装置により貼り付ければよい。
(5)前記ウェハ表面の電極上に無電解めっきによりUBMを形成する工程について
次いで、ガラス基板が裏面に貼り付けられたウェハに対して、ウェハ表面にアンダーバンプメタル(UBM)を形成するための無電解めっき処理を行う。無電解めっき処理の方法自体は公知であり、当業者に知られた任意の方法で実施可能であるが以下に好適な実施形態について説明する。
無電解めっき処理を行う際には、まず、ウェハの被めっき面の処理として、清浄化する工程が通常行われる。清浄化工程としては、乾式処理でも湿式処理でもよい。乾式処理の場合には、アッシング処理、UV処理及びリアクティブイオンエッチング処理等が好ましい。湿式処理の場合には、浸漬法及びスピンコート法のいずれを用いても良いが、浸漬法を用いるほうが一括処理が可能な点でより好ましい。湿式処理としては、水中での超音波洗浄、アルカリまたは酸性脱脂液への浸漬、界面活性剤水溶液への浸漬、ソフトエッチング液への浸漬等が挙げられる。湿式処理としては、市販の酸性脱脂液、アルカリ性脱脂液、ソフトエッチング液による処理が挙げられ、これらを使用すると、当該処理が簡便となる点で好ましい。これらの処理は単独でも組み合わせても良く、ウェハの汚れ具合やパシベーションの種類によって最適な処理方法を選択することが望ましい。
上述の清浄化後、続いて、無電解めっき液からウェハ表面に金属を析出させる際の触媒活性を有する金属化合物を処理することが好ましい。このような金属化合物としては、パラジウム化合物や亜鉛化合物等がある。パラジウム化合物に関しては、触媒効果を示すパラジウムの塩化物、水酸化物、酸化物、硫酸塩、アンモニウム塩などのアンミン錯体などが挙げられる。パラジウム化合物は、水性溶液、あるいは有機溶媒溶液として用いる。有機溶媒としては、例えばメチルアルコール、エチルアルコール、イソプロパノール、アセトン、メチルエチルケトン、トルエン、エチレングリコール、ポリエチレングリコール、ジメチルホルムアミド、ジメチルスルホキシド、ジオキサンなどやこれらの混合物を使用することができる。パラジウム化合物は、一連の処理の関係上、水溶液として使用するのがより好ましい。また、亜鉛化合物は、ジンケート処理として一般的であり、市販の薬品を使用することができる。
上述の金属化合物の処理後、ウェハを無電解めっき液に浸漬し、無電解めっき処理を行う。無電解めっきを行う際は、生産効率を高めるために、複数のウェハを例えば3点支持型又は4点支持型のウェハカセットに収納し、このウェハカセットを無電解めっき液に浸漬させて行うのが有利である。無電解めっきは置換によるものであってもよく、還元によるものであってもよい。無電解めっき液には、所望のめっきを構成するための金属イオン源が、例えば硫酸化物、塩化物等の形態で含まれている。さらに、無電解めっき液には、ホルムアルデヒド、ヒドラジン、次亜リン酸ナトリウム、水素化ホウ素ナトリウム、アスコルビン酸、グリオキシル酸等の還元剤、酢酸ナトリウム、EDTA、酒石酸、リンゴ酸、クエン酸、グリシン等の錯化剤や析出制御剤等が含まれていてもよい。
無電解めっき液は、pH調整剤としては、水酸化ナトリウム、水酸化カリウム等一般的に用いられているものを用いることができるが、半導体用途でナトリウム、カリウム等のアルカリ金属を避けたい場合には、水酸化テトラメチルアンモニウムを用いるのが好ましい。
上述の工程により、ウェハ表面に無電解めっき処理を行い、ウェハ表面に、例えばNi/Au、Ni/Pd、Ni/Pd/Au皮膜等を形成することができる。無電解めっきを行ってから、バックグラインディングやバックメタルを行う従来の工程では、Niめっき皮膜の厚さは反りの発生のため、1μm程度以下としていたが、UBM上に半田を搭載すると0.数μmの厚さで金属間化合物が形成されるので、Ni皮膜の確保の観点から1μm以上のほうが好ましい。本発明では、反りの発生が少ないため、厚膜化が可能となり、10μm厚以下であればよい。めっき時間による作業の効率性や半田との金属化合物の皮膜形成等より、Ni皮膜は1〜5μmが好ましい。また、Pdめっき皮膜の厚さは、Niの拡散のバリア性やめっき時間より、0.02〜0.2μmが好ましい。Auめっき皮膜は半田濡れ性を確保する目的で0.01〜0.2μmが好ましい。
本発明においては、裏面にガラス基板を貼り付けた後、UBMを形成しているので、めっき時のウェハの破損とウェハ裏面へのめっき付着を防止することができる。また、めっきによるウェハの反りについても防止することができる。
(6)前記ウェハ裏面のガラス基板を剥離する工程について
前記(5)の工程の後に、前記(4)の工程で貼り付けたガラス基板を剥離する。
剥離の方法は、市販の剥離装置を使用して剥離を行なえばよい。UVまたは加熱により硬化やガスが発生する粘着剤を使用すると、UVまたは加熱により、ウェハとの密着強度が低下し、剥離しやすくなるので好ましい。
(7)ウェハ裏面にダイシングテープを貼り、ダイシングを行い、ダイシングテープからピックアップすることによりチップ化する工程について
この工程自体は公知であり、当業者に知られた任意の方法を採用すればよいが以下に例示する。
まず、マウンタを用いて、リングフレームと共にウェハ裏面にダイシングテープを貼りつける。
ダイシングテープを貼り付ける前にウェハ表面に保護テープまたはガラス基板を貼り、表面を保護してもよい。ウェハ表面に保護テープまたはガラス基板を貼り付けた場合、ダイシングテープをウェハ裏面に貼り付けた後、表面の保護テープまたはガラス基板を剥離する。前記保護テープまたはガラス基板は、前記(2)の工程または(4)の工程で使用したものと同じものを用いることができる。またその貼り付け方法も前記(2)の工程または(4)の工程と同じ方法を用いることができる。保護テープにおいても、前記工程(4)でガラス基板を貼り付ける際に用いる粘着剤と同じものが付着した保護テープを用い、市販されている装置により貼り付けることができる。剥離方法は、市販の剥離装置を用いて行なえばよい。その後、ウェハを、ダイシング装置のダイシングテーブル上に表面を上に向けて載置して、吸着部の真空吸着により固定する。
次に、ダイシングソーにより、リングフレーム内のウェハを、表面側から縦、横に切断し、個別のチップを得る。切断後の個別のチップは、ダイシングテープにより固定されているため、整列した状態を保っている。
ダイシング工程の後は、チップ分離工程へと移り、分離された各チップを回路基板上の所定の位置にマウントし、各チップと回路基板の金属配線を接続することにより、所望のパワーデバイスを作製していく。
本発明の製造方法により、ウェハを薄厚化しても製造可能となる。本発明の製造方法によると、ウェハの反りが生じる工程を回避した工程順とし、更にウェハの反りが生じやすい工程にはガラス基板を貼り付けているので、得られるパワーデバイスは、ウェハを薄厚化してもウェハの反りがほとんどなく、製造工程において反りによる問題(工程中におけるガラス基板からの剥離)が発生せず、また、生産性にも優れる。
ウェハを薄厚化することができるので、エネルギー損失が少なく、放熱性に優れたパワーデバイスの提供が可能となる。
以下、本発明の実施例を示すが、これらは本発明をより良く理解するために提供するものであり、本発明が限定されることを意図するものではない。
実施例1
以下の工程(1)〜(7)の順にウェハプロセスを行いチップ化した。
<工程(1)>
既存の装置を使い、1cm角のAlSi電極がウェハ表面に形成され、電極面積がウェハ表面の80%の8インチシリコン試験ウェハを作製した。
<工程(2)>
市販のバックグラインディングテープでウェハ表面を保護して、バックグラインディングを行い、ウェハ厚を100μmとした。
<工程(3)>
既存の装置を使用し、チタン層100nm、ニッケル層200nm、金層100nmのバックメタルを形成した。
<工程(4)>
既存の装置を使用し、UV硬化型の粘着剤がついた両面テープにより石英ガラス(1mm厚)をウェハ裏面に貼り付け、工程(2)のバックグラインディングテープを剥離した。
<工程(5)>
既存の方法により、無電解めっき皮膜ニッケル3μm、金0.05μmをウェハ表面のパッド上に形成した。
<工程(6)>
既存の装置を使用し、ウェハ裏面の石英ガラスを剥離した。
<工程(7)>
既存の装置を使用し、UV硬化型の粘着剤がついた両面テープにより石英ガラス(1mm厚)をウェハ表面に貼り付けた。その後、裏面にダイシングテープを貼り、ウェハ表面に貼り付けた石英ガラスを剥離した後、ダイシングを行い、ダイシングテープからピックアップを行ったところ、問題なくピックアップでき、薄厚化してもパワーデバイスの製造が可能であることを確認した。
実施例2
実施例1において、工程(2)におけるバックグラインディングを行ったウェハ厚を150μmとした以外は実施例1と同様にした。
工程(7)で問題なくピックアップでき、薄厚化してもパワーデバイスの製造が可能であることを確認した。
実施例3
実施例1において、工程(2)におけるバックグラインディングを行ったウェハ厚を50μmとした以外は実施例1と同様にした。
工程(7)で問題なくピックアップでき、薄厚化してもパワーデバイスの製造が可能であることを確認した。
実施例4
実施例1において、工程(3)におけるバックメタルのニッケル層を400nmとした以外は実施例1と同様にした。
工程(7)で問題なくピックアップでき、薄厚化してもパワーデバイスの製造が可能であることを確認した。
実施例5
実施例1において、工程(5)における無電解めっき皮膜をニッケル3μm、パラジウム0.05μm、金0.03μmとした以外は実施例1と同様にした。
工程(7)で問題なくピックアップでき、薄厚化してもパワーデバイスの製造が可能であることを確認した。
実施例6
実施例1において、工程(5)における無電解めっき皮膜をニッケル3μm、パラジウム0.2μmとした以外は実施例1と同様にした。
工程(7)で問題なくピックアップでき、薄厚化してもパワーデバイスの製造が可能であることを確認した。
実施例7
実施例1において、工程(4)における石英ガラスをパイレックス(登録商標)ガラス(珪ホウ酸ガラス1mm厚)とした以外は実施例1と同様にした。
工程(7)で問題なくピックアップでき、薄厚化してもパワーデバイスの製造が可能であることを確認した。
実施例8
実施例1において、工程(7)における石英ガラスのウェハ表面への貼り付けを行わず、裏面にダイシングテープを貼り、ダイシングを行った以外は実施例1と同様にした。
工程(7)で問題なくピックアップでき、薄厚化してもパワーデバイスの製造が可能であることを確認した。
以上の実施例1〜8では、UBMを形成する工程(5)をバックメタル形成工程(3)の後に行うことにより、ウェハ厚みを50〜150nmに薄厚化しても反りを防止することができ、反りに起因する不具合のない所定の薄厚化したパワーデバイスを生産性良く製造することができる。
比較例1
実施例1の工程順序を変更して、以下の順序で製造したところ、工程(3)でウェハの反りが大きくなり製造不可となった。
工程順:(1)→(5)→(2)→(3)→(7)
比較例2
比較例1において、工程(2)のバックグラインディングテープの代わりにガラス基板(石英1mm厚)を貼り付けた以外は比較例1と同様の工程を行ったところ、工程(3)でウェハの反りにより、ウェハがガラス基板から剥がれ製造不可となった。
比較例3
実施例1において、工程(4)の石英ガラスを市販のUV硬化型の粘着剤がついた保護テープに変更した以外は実施例1と同じ工程で行った。その結果、保護テープとウェハ裏面のバックメタル層との間に気泡が発生し、ウェハ裏面のバックメタル層に粘着剤残渣が付着した。
工程(7)でピックアップできたが歩留りが低下した。

Claims (3)

  1. 以下の(1)〜(7)の工程を順に有することを特徴とするパワーデバイスの製造方法。
    (1)少なくともウェハ表面に電極を形成する工程
    (2)ウェハをバックグラインディング(BG)する工程
    (3)ウェハ裏面に電極(バックメタル(BM))を形成する工程
    (4)ウェハ裏面にガラス基板を貼り付ける工程
    (5)前記ウェハ表面の電極上に無電解めっきによりUBMを形成する工程
    (6)前記ウェハ裏面のガラス基板を剥離する工程
    (7)ウェハ裏面にダイシングテープを貼り、ダイシングを行い、ダイシングテープからピックアップすることによりチップ化する工程
  2. 前記(5)の工程における無電解めっきによるUBM形成が、無電解めっきによるNi/Au皮膜形成、Ni/Pd皮膜形成、またはNi/Pd/Au皮膜形成であることを特徴とする請求項1に記載のパワーデバイスの製造方法。
  3. 前記(7)の工程において、ウェハ裏面にダイシングテープを貼る前に、ウェハ表面に保護テープまたはガラス基板を貼り、ダイシングテープをウェハ裏面に貼り付けた後、該保護テープまたはガラス基板を剥離することを特徴とする請求項1又は2に記載のパワーデバイスの製造方法。
JP2015513912A 2014-02-25 2014-10-15 パワーデバイスの製造方法 Active JP6385921B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014034054 2014-02-25
JP2014034054 2014-02-25
JP2014036805 2014-02-27
JP2014036805 2014-02-27
PCT/JP2014/077404 WO2015129095A1 (ja) 2014-02-25 2014-10-15 パワーデバイスの製造方法

Publications (2)

Publication Number Publication Date
JPWO2015129095A1 JPWO2015129095A1 (ja) 2017-03-30
JP6385921B2 true JP6385921B2 (ja) 2018-09-05

Family

ID=54008440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015513912A Active JP6385921B2 (ja) 2014-02-25 2014-10-15 パワーデバイスの製造方法

Country Status (5)

Country Link
JP (1) JP6385921B2 (ja)
KR (1) KR101685317B1 (ja)
CN (1) CN105009267B (ja)
TW (1) TWI538034B (ja)
WO (1) WO2015129095A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183425B2 (en) 2019-07-16 2021-11-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device and method of laminating metal

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748342B (zh) * 2020-02-13 2021-12-01 朋程科技股份有限公司 功率元件的半成品及其製造方法以及功率元件的製造方法
CN111540681A (zh) * 2020-05-29 2020-08-14 上海华虹宏力半导体制造有限公司 应用于igbt芯片的金属化方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3088506B2 (ja) 1991-08-30 2000-09-18 松下電器産業株式会社 調理器具
JP2616247B2 (ja) * 1993-07-24 1997-06-04 日本電気株式会社 半導体装置の製造方法
JP4497737B2 (ja) * 2001-03-12 2010-07-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002343851A (ja) 2001-05-18 2002-11-29 Seiko Epson Corp めっき用ウェハ治具
JP2002339078A (ja) 2001-05-18 2002-11-27 Seiko Epson Corp めっき用ウェハ治具
JP2002339079A (ja) 2001-05-18 2002-11-27 Seiko Epson Corp めっき用ウェハ治具
JP4525048B2 (ja) * 2003-10-22 2010-08-18 富士電機システムズ株式会社 半導体装置の製造方法
JP2006196779A (ja) * 2005-01-14 2006-07-27 Sharp Corp 半導体装置の製造方法
JP4917832B2 (ja) * 2006-05-19 2012-04-18 上緯企業股▲分▼有限公司 軟式液晶ディスプレイパネルの製造方法
JP2010283312A (ja) 2009-05-07 2010-12-16 Jx Nippon Mining & Metals Corp 半導体デバイスの製造方法
JP2011216584A (ja) * 2010-03-31 2011-10-27 Jx Nippon Mining & Metals Corp 半導体デバイスの製造方法
JP2013197434A (ja) * 2012-03-22 2013-09-30 Elpida Memory Inc 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183425B2 (en) 2019-07-16 2021-11-23 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device and method of laminating metal

Also Published As

Publication number Publication date
TW201533783A (zh) 2015-09-01
KR101685317B1 (ko) 2016-12-09
CN105009267A (zh) 2015-10-28
TWI538034B (zh) 2016-06-11
CN105009267B (zh) 2017-12-12
JPWO2015129095A1 (ja) 2017-03-30
WO2015129095A1 (ja) 2015-09-03
KR20150123779A (ko) 2015-11-04

Similar Documents

Publication Publication Date Title
JP5669780B2 (ja) 半導体装置の製造方法
US8426311B2 (en) Method and apparatus for manufacturing semiconductor device
US11335595B2 (en) Method of manufacturing a semiconductor element front side electrode
JP6385921B2 (ja) パワーデバイスの製造方法
US20130249095A1 (en) Gallium arsenide devices with copper backside for direct die solder attach
US20190333816A1 (en) Method of manufacturing gaas integrated circuits with alternative backside conductive material
JP2002100589A (ja) 半導体装置製造方法
US7811904B2 (en) Method of fabricating a semiconductor device employing electroless plating
US8722528B2 (en) Die backside standoff structures for semiconductor devices
US12074096B2 (en) Die attach surface copper layer with protective layer for microelectronic devices
US7659191B2 (en) Gold/silicon eutectic die bonding method
US9666508B2 (en) Gallium arsenide devices with copper backside for direct die solder attach
JP4333650B2 (ja) 半導体装置の製造方法
US20220049357A1 (en) Semiconductor device and method of manufacturing same
JP2010283312A (ja) 半導体デバイスの製造方法
JPWO2019163484A1 (ja) 半導体素子及びその製造方法
JP2011216584A (ja) 半導体デバイスの製造方法
US10937657B2 (en) Semiconductor device including a reactant metal layer disposed between an aluminum alloy film and a catalyst metal film and method for manufacturing thereof
US20230326897A1 (en) Die backside metallization methods and apparatus
JP2016058677A (ja) ウェハ及びウェハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180808

R150 Certificate of patent or registration of utility model

Ref document number: 6385921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250