CN111384019A - 具有金属氧化物涂层的引线框架及其形成方法 - Google Patents

具有金属氧化物涂层的引线框架及其形成方法 Download PDF

Info

Publication number
CN111384019A
CN111384019A CN201911373107.XA CN201911373107A CN111384019A CN 111384019 A CN111384019 A CN 111384019A CN 201911373107 A CN201911373107 A CN 201911373107A CN 111384019 A CN111384019 A CN 111384019A
Authority
CN
China
Prior art keywords
layer
metal oxide
metal
lead frame
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911373107.XA
Other languages
English (en)
Inventor
L·M·C·迪迪奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV Switzerland
Original Assignee
STMicroelectronics International NV Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV Switzerland filed Critical STMicroelectronics International NV Switzerland
Publication of CN111384019A publication Critical patent/CN111384019A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49872—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本公开涉及具有金属氧化物涂层的引线框架及其形成方法。公开了一种包括在引线框架的至少部分上的金属氧化层的引线框架。更特别地，描述了在锡电镀层被形成之前具有在一个或多个引线上形成金属层和金属氧化物层的引线框架。在一个或多个引线与锡电镀层之间的金属层和金属氧化物层减少了锡晶须的形成，因此减少了短路的可能性，并且改善了封装结构和被生产的器件的总体可靠性。

Description

具有金属氧化物涂层的引线框架及其形成方法
技术领域
本公开内容涉及引线框架，其包括在表面的至少部分上的金属氧化物涂层。
背景技术
铜引线框架通常被用在封装空间中。半导体裸片被耦合到引线框架的中央位置，并且由引线包围。在引线的处理期间，(多个)锡层被电镀到铜的表面上。然而，在电镀期间，铜锡(Cu6Sn5)金属间化合物(intermetallic)层被形成。在该层中一定等级的压缩应力引起单晶锡晶须的生长。
此类晶须可以长达102-103微米(μm)。因此，晶须可以接触相邻的引线并引起短路。附加地，已知这些晶须破坏其他元件和引起其他元件之间的短路。
数种策略已经被采用以防止该结果。例如，通常的是在电镀之后执行后烘步骤(例如，150℃达一小时)。该后烘步骤在金属间化合物层中通过松弛压缩应力来减少或避免晶须的生长。然而，后烘步骤不防止金属间化合物层的形成，并且因此不是彻底有效的解决方案。
备选地，引线框架的成分可以被修改，例如铁镍合金(例如FeNi42)可以被使用。然而，其他引线框架成分与许多用于锡层的电镀化学成分不兼容。因此，引线框架的成分的改变也可能需要修改电镀化学成分。附加地，由于引线框架的铁镍合金和锡层之间的热膨胀系数，在使用期间仍可以形成锡晶须。就此而言，修改引线框架的成分不是对此问题的彻底有效解决方案。
因此，特别需要一种引线框架，该引线框架包括不具有负责晶须形成的应力金属间化合物层的引线。
发明内容
在本公开中的示例性实施例涉及通过减少锡晶须的形成和防止在封装中的引线框架的引线上的腐蚀来改善集成电路封装的可靠性。
在一种示例实施例中，铜引线框架具有围绕中央裸片焊盘的辐射引线。金属层(例如，镍、银、金等)在引线框架的表面的至少部分上(诸如在一个或多个引线的表面上)形成。金属氧化物层被形成在金属层上。金属氧化物层可以是例如：氧化镍、氧化银、氧化金、或其组合。在一些实施例中，金属层和金属氧化物层可以包括相同的金属。然后，引线框架可以通过将裸片耦合到裸片焊盘、并且将一个或多个导线在裸片和引线框架的引线之间键合而被合并到封装中。然后，模塑化合物在裸片、导线、以及引线框架之上形成以创建封装。然后，锡层可以在模塑化合物被形成之后而被暴露的金属氧化物层的至少部分之上形成。
在第二示例性实施例中，描述了形成此类引线框架的方法。该方法可以始于平板材料，然后该平板材料被成形以在板的第一表面形成裸片焊盘以及从该裸片焊盘辐射的引线。金属层被沉积到引线框架的至少部分上(诸如在引线的表面上)。然后，金属氧化物层被沉积到金属层上。通过上述步骤，封装被形成，步骤包括：将裸片耦合到裸片焊盘，将导线在裸片和引线之间键合，以及在裸片焊盘、导线、以及引线框架上形成模塑化合物。然后，锡层可以被电镀到引线框架的未被包封在模塑化合物中的至少部分上。
附图说明
为了更好地理解实施例，现在将仅在示例的方式中参考附图。在附图中，相同的附图标注标识相似的元件或动作。在附图中的元件的大小和相对位置不必要按比例绘制。例如，各种元件的形状和角度不必要按比例绘制，这些元件的一些元件可以被放大和定位以改善附图可读性。另外，作为所绘出的元件的特定形状不必旨在传达关于特定元件的实际形状的任何信息，并且可能针对在附图中识别的简便而被单独地选择。
图1示出了根据一个实施例的示出引线框架被合并到封装中的本公开的引线框架的横截面视图。
图2示出了根据一个实施例的本公开的形成封装的方法的步骤的横截面视图。
图3示出了根据一个实施例的本公开的形成封装的方法的步骤的横截面视图。
图4示出了根据一个实施例的本公开的形成封装的方法的步骤的横截面视图。
图5示出了根据一个实施例的本公开的形成封装的方法的步骤的横截面视图。
图6示出了根据一个实施例的本公开的形成封装的方法的步骤的横截面视图。
图7示出了根据一个实施例的本公开的形成封装的方法的步骤的横截面视图。
图8是根据一个实施例的本公开的例示性方法的流程图。
图9是根据一个实施例的在回流之后的示例性封装结构的一系列照片。
图10是根据一个实施例的用于形成引线框架封装的例示性方法的流程图。
具体实施方式
在接下来的描述中，某些特定的细节被陈述以便提供各种被公开的实施例的彻底理解。然而，在相关领域中的技术人员将会意识到实施例可以不具有一个或多个这些特定的细节而被实践，或是具有其他方法、部件、材料等。在其他实例中，与引线框架和芯片封装相关联的众所周知的结构没有被详细示出或描述，以便避免实施例的不必要的晦涩描述。
除非上下文另有要求，否则在以下整个说明书和权利要求书中的单词“包括(comprise)”与其变型(诸如，“包括(comprises)”和“包括(comprising)”)被理解为开放的、包容性含义，亦即“包括，但不限于”。另外，除非上下文另有明确地指示，否则术语“第一”、“第二”以及顺序的相似指示物被理解为可互换的。
在整个说明书中对“一个实施例”或“实施例”的引用意味着结合实施例被描述的特定的特征、结构或特点被包括在至少一个实施例中。因此，在整个该说明书各处的出现的短语“在一个实施例中”或“在实施例中”不必全部指相同的实施例。另外，特定的特征、结构、或特点可以在一个或多个实施例中以任何适合的方式组合。
除非内容明确指示，否则如在该说明书和所附权利要求书中使用的单数形式“一”、“一个”、以及“所述”包括多个参照物。还应该被注意的是，除非内容明确指示，否则术语“或者”总体上在其最广含义中被采用，亦即意味着“和/或”。
本公开涉及通过减少锡晶须的形成和防止在封装中的引线框架的引线上的腐蚀来改善包含引线框架的封装的可靠性，因此减少由晶须引起的短路的可能性。
图1是示出了在处理期间包括引线框架105的封装100的横截面视图的本公开的示例性实施例。在实施例中，引线框架105包括与裸片焊盘115隔开的多个引线110。裸片140被耦合到引线框架105的裸片焊盘115。导线150将裸片耦合到引线110。
裸片焊盘115和引线110由数个层覆盖，数个层包括与引线框架相邻的金属层120。在金属层120上存在金属氧化物层135。模塑化合物155围绕裸片140、引线框架105、以及引线110的部分形成。锡层160在不由模塑化合物155包围的金属氧化物层135的表面上的金属氧化物层上(例如，引线110的仅部分)。锡层160邻接模塑化合物并且仅覆盖引线的部分。
裸片焊盘115可以具有矩形的形状。然而，本领域的技术人员将会意识到裸片焊盘115和引线框架105可以被形成以具有备选形状(例如，圆形)。
在一些实施例中，多个引线110包括彼此等距隔开的偶数个引线110，在引线框架105的每个边缘上具有相同数量的引线110。然而，其他实施例可以包括具有不同间隔和布置的更少、或更多的引线110，以便适配特定封装要求。
在各种实施例中，引线105由铜或铜合金制成，但是其他已知金属、其他导电材料、或非导电材料可以被使用。
金属层120在引线框架105的表面的至少部分上形成。在各种实施例中，金属层120可以在引线框架105的第一表面125上形成。在一些实施例中，金属层120在第二表面130上形成。如图1所示，金属层120形成在引线框105的所有表面上。在其他实施例中，金属层120在多个引线110的一个或多个引线上形成。
在各种实施例中，金属层120包括至少一种过渡金属。在一些实施例中，金属层120包括贵金属。在另外的实施例中，金属层120包括第10族或第11族金属。在一些实施例中，金属层120包括第10族金属。在一些实施例中，金属层120包括11族金属。在某些实施例中，金属层120包括：镍、金、银、或其组合。在特定的实施例中，金属层120包括银。
在一些实施例中，金属层120具有至少约0.01微米(μm)的厚度。在一些实施例中金属层120具有至少约0.05μm的厚度。在一些实施例中，金属层120具有不多于0.25μm的厚度。在一些实施例中，金属层120具有不多于0.2μm的厚度。在一些实施例中，金属层120具有从约0.1μm到约0.2μm范围的厚度。在其他实施例中，金属层120具有从0.05μm到约0.15μm范围的厚度。在特定的实施例中，金属层120具有约0.1μm的厚度。
金属氧化物层135在金属层120的至少部分上形成。因此，本公开的实施例包括的器件包括：铜引线框架；金属层，其在铜引线框架的至少部分上；以及金属氧化物层，其在金属层上。在一些实施例中，金属层120和金属氧化物层135至少在引线框架105的引线110上形成。
金属氧化物层135可以包括与金属层120相同的(多种)金属。因此，金属氧化物层135可以包括至少一种过渡金属。在一些实施例中，金属氧化物层135包括贵金属。在一些实施例中，金属氧化物层135包括第10族或第11族金属。在某些实施例中，金属氧化物层135包括：氧化镍、氧化金、氧化银、或其组合。在特定的实施例中，金属氧化物层135包括氧化银。在指定的实施例中，金属层120是银层，并且金属氧化物层135是氧化银。
在实施例中，金属氧化物层135具有至少约0.5纳米(nm)的厚度。在一些实施例中，金属氧化物层135具有至少约1nm的厚度。在一些实施例中，金属氧化物层135具有不多于约5nm的厚度。在另外的实施例中，金属氧化物层135具有从约0.5nm到约3.5nm范围的厚度。在其他实施例中，金属氧化物层135具有从约1.5nm到约2.5nm范围的厚度。在特定的实施例中，金属氧化物层135具有约2nm的厚度。
在实施例中，裸片140可以利用胶或胶带145耦合到裸片焊盘115。然后，多个导线150在裸片140上的柱或凸点与多个引线110上的触点焊盘之间键合。在导线150和裸片140之间的耦合可以经由一个或多个电触点完成，一个或多个电触点可以是从裸片140延伸的触点焊盘、柱、或焊凸点，以及在引线110上的一个或多个触点焊盘或焊区。
模塑化合物155在多个导线150、引线框架105、引线110、裸片焊盘115、金属层120、以及金属氧化物层135上沉积，以便形成封装100。如在图1中示出的，在封装100中，模塑化合物155可以完全包围金属氧化物层135。在一些实施例中，模塑化合物155在多个导线150、引线框架105、引线110、裸片焊盘115、金属层120的表面、以及金属氧化物层135的表面上形成。
锡层160在金属氧化物层135的至少部分上形成。在实施例中，在沉积或以其他方式形成模塑化合物155之后，在引线110的暴露或保持暴露的部分上形成锡层160。。
因此，本公开的实施例包括的器件包括：铜引线框架；金属氧化物层，其在铜引线框架的至少第一部分上；以及锡层，其在铜引线框架的至少第二部分上，金属氧化物层在锡层和铜引线框架之间。在一些实施例中，铜引线框架的第一部分比第二部分大，并且包括第二部分。
在一些实施例中，裸片焊盘115的表面130上的金属氧化物层135的表面被暴露。在这样的实施例中，锡层160可以被形成在金属氧化物层135的被暴露表面上。
在各种实施例中，锡层160与铜引线框架105分离，该分离减少了锡晶须的形成。在这样的实施例中，短路的可能性被减少了。
在实施例中，锡层160具有至少约4μm的厚度。在一些实施例中，锡层160具有至少约5μm的厚度。在一些实施例中，锡层160具有至少约7μm的厚度。在一些实施例中，锡层160的厚度不超过约15μm。在一些实施例中，锡层160的厚度不超过约10μm。在特定实施例中，锡层160具有约7μm的厚度。
在一些实施例中，封装结构包括：银层，其在裸铜引线框架上；氧化银层，其在银层上；以及锡层，其在氧化银层上。模塑化合物包围氧化银层的部分，并且锡层邻接模塑化合物。因此，在一些实施例中，氧化银层由模塑化合物和锡层彻底覆盖。在指定的实施例中，在裸铜引线框架上的一系列层包括约0.1μm厚的银层，约2nm厚的氧化银层，以及约7μm厚的锡层。
在图2至图7的横截面视图中示出了更详细的本公开的封装100的形成的过程。
图2示出了在处理期间的形成封装(诸如封装100)的引线框架105的横截面视图。引线框架是被成形或冲压(stamp)以形成裸片焊盘和多个引线的金属板。触击层165是导电材料，并且在引线框架105的表面上形成。在实施例中，触击层165是铜或铜合金。触击层165可以使用任何适合的方法形成。例如，触击层165可以通过以下方式沉积：电解沉积、化学气相沉积(CVD)、溅射、无电解镀、喷涂等。在某些实施例中，触击层165通过在引线框架105的表面上的电解沉积而被沉积。在一些实施例中，触击层165被选择性地沉积(例如，使用机械掩模或一些其他掩模技术)，以便触击层165只在某些区域上选择性地延伸。
在一些实施例中，触击层165具有至少约0.5μm的厚度。在一些实施例中，触击层165具有至少约1μm的厚度。在一些实施例中，触击层165具有不多于约5μm的厚度。在一些实施例中，触击层165具有约2μm的厚度。
在一些实施例中，引线框架在触击层165被应用之前被处置。此类处置方式可以包括电清洗，其可以被用来移除氧化物、污垢、有机材料、以及来自引线框架的表面的类似物。其他可以被使用的处置步骤包括激活处置。在一些实施例中，激活处置包括酸性蚀刻液(例如，Descabase(阿托科技公司，Atotech Deutschland GmbH)、硫酸溶液等)的使用。激活处置可以被使用以移除氧化物，并且激活引线框架105，以便改善触击层165的粘合性和均匀性。冲洗步骤可以在(多个)处置步骤之前、在(多个)处置步骤之间、在(多个)处置步骤之后、以及在触击层165被应用之前、在触击层165被应用之后、或其任何组合而被采用。
图3示出了在处理期间引线框架105的横截面视图。金属层120在触击层165的表面上形成。金属层120可以使用任何适合的方法形成。例如，触击层165可以通过以下方式沉积：电解沉积、CVD、溅射、无电解镀、喷涂等。在特定的实施例中，金属层120可以通过在触击层165的表面上的电解沉积而被沉积。在一些实施例中，金属层120被选择性地沉积(例如，使用机械掩模或一些其他掩模技术)，以便金属层120只在某些区域上选择性地延伸。在指定的实施例中，触击层165是铜层，并且金属层120是银层。
在各种实施例中，具有触击层165的引线框架105可以在金属层120形成之前被处置。例如，激活处置方式可以被使用。在特定实施例中，激活处置是AgP激活器。冲洗步骤可以在处置步骤之前、在处置步骤之后、以及在金属层120被应用之前、在金属层120被应用之后、或其组合而被采用。
图4示出了在处理期间在金属层120上形成的金属氧化物层135的横截面视图。金属氧化物层135可以使用任何适合的方法形成。例如，金属层120的表面可以使用任何在本领域中已知的方法而被氧化。
金属层120的表面可以在金属氧化物层135形成之前被处置。例如，激活处置可以被使用。在特定的实施例中，激活处置是AgP激活器。冲洗步骤可以在处置步骤之前、在处置步骤之后、以及在金属氧化物层135被形成之前、在金属氧化物层135被形成之后、或其任何组合而被采用。
图5示出了在裸片140已经被附接之后引线框架组件的横截面视图。裸片140可以通过任何适合的方法(例如，胶带或胶)被耦合到金属氧化物层135的表面上。然后，裸片140被导线键合(wirebonded)到引线110。一旦裸片140被附接到裸片焊盘115，多个导线150在裸片140的柱或凸点与多个引线110上的触点焊盘或焊区之间键合。
在实施例中，有机涂料被应用至金属氧化物层135的表面。此类有机涂料(例如，防-EBO(环氧溢出)涂料)可以在裸片附接期间减少或消除环氧溢出。冲洗步骤可以在有机涂料被应用之后采用。
如在图6中示出的，在裸片140和导线110到位之后，模塑化合物155在裸片140、导线110、以及引线框架105上形成以形成封装100。在各种实施例中，引线的部分也由模塑化合物155包封。
然后，修边步骤可以被使用以移除来自模塑处理的飞边。在模塑化合物被应用后，电清洗步骤、冲洗步骤、或这两者可以被采用。例如，电清洗步骤可以被使用以移除氧化物、污垢、有机材料、以及来自引线框架的暴露表面的类似物。
如在图7中示出的，锡层160在金属氧化物层135的暴露表面的至少部分上形成。锡层160可以使用任何适合的方法形成。例如，触击层165可以通过以下方式沉积：电解沉积、CVD、溅射、无电解镀、喷涂等。在一些实施例中，锡层160被选择性地沉积(例如，使用机械掩模或一些其他掩模技术)，以便锡层160只在某些区域(诸如，金属氧化物层135的暴露部分)上选择性地延伸。
在一些实施例中，引线框架的表面与裸片被附接的表面相反，引线框架的表面在模塑化合物被沉积之后暴露。在此类实施例中，锡层160在该被暴露表面上形成。
本公开的方法的例示性流程图在图8中被示出。在初始电清洗步骤800之后，引线框架105可以经历激活步骤802，接下来是在步骤804中的触击层165的沉积。然后，在步骤806中，引线框架105可以经历第二激活步骤。然后，在步骤808中，金属层120被沉积到触击层165的表面上。
然后，第三激活步骤810被执行，接下来是在步骤812中，金属氧化物层135的形成。在步骤814中，有机涂料被应用到金属氧化物层135的表面。在本公开的方法中，诸如步骤816的一个或多个冲洗和干燥步骤可以在任何适合的点被采用。
接着，在步骤818中，裸片140已经被附接到金属氧化物层135的表面，并且模塑化合物155在裸片140、导线110、以及引线框架105上形成以形成封装100。在组装封装100之后，修边步骤可以被采用以移除来自模塑处理的树脂飞边。然后，电清洗步骤822、冲洗步骤、或这两者可以被采用。
然后，第四激活步骤824可以被执行，以准备在步骤826中用于锡层160的沉积的表面。
在一些实施例中，获得的封装结构包括：铜触击层，其在裸铜引线框架上；银层，其在铜触击层上；氧化银层，其在银层上；以及锡层，其在氧化银层上。模塑化合物包围氧化银层的一部分，并且锡层邻接模塑化合物。因此，氧化银层的部分不被暴露。换言之，模塑化合物和锡层完全覆盖氧化银层。在指定的实施例中，在裸铜引线框架上的一系列的层包括：约2μm厚的铜触击层，约0.1μm厚的银层，约2nm厚的氧化银层，以及约7μm厚的锡层。
如将从前文中容易地理解的，本公开实现了一种引线框架，其减少了在引线上晶须形成的可能性。被公开的实施例的每个实施例提供了对上文所述问题的解决方案，解决方案利用引线框架通过将锡电镀层从铜引线框架隔开，从而消除了在锡被直接沉积到铜上时形成的应力金属间化合物层。通过防止单晶锡晶须的形成，由晶须引起的短路的可能性被减少了，并且被生产的器件的整体可靠性被提升了。附加地，因为应力金属间化合物层没有形成，所以之前所需的后烘步骤不再是必须的。作为额外的益处，层的组合提供在现有技术之上的改善的抗腐蚀性。
在一个实施例中，在引线上的层是：铜、银和锡。其他变型包括具有铅的锡。引线框架可以是在铅引线上具有锡层的铅。备选地，铅可以是在引线(铅)上具有锡层的导电引线框架上的层。
示例性封装结构被生产且测试。在图9中示出了回流之后的引线的照片。在回流之前，所有样本基本上是相同的。样本由以下条件来测试：没有被老化(如在照片顶部行中所示出的)、在155℃干式老化达四个小时(如在照片的中间行中示出的)、以及蒸汽老化达一个小时(如在照片的底部行中示出的)。如在照片的中间行中示出的，最接近模塑化合物的引线的部分变为球形，并且具有比最远离模塑化合物的引线的部分更大的厚度。如在照片的底部行中示出的，最接近模塑化合物的引线的部分变为球形，并且具有比最远离模塑化合物的引线的部分更大的宽度。
图10是根据一个实施例的用于形成引线框架、封装的方法1000的流程图。在1002处，方法1000包括在铜引线框架的至少第一部分上形成金属层。在1004处，方法1000包括在金属层上形成金属氧化物层。在1006处，方法1000包括在金属氧化物层的至少第二部分上形成锡层。
上文所述的各种实施例可以被组合以提供其他实施例。在本说明书中引用和/或在申请数据表(包括但不限于插入列表)中列出的所有美国专利、美国专利申请公开、美国专利申请、国外专利、国外专利申请以及非专利公开的全部通过引用的方式被并入本文。如果对各种专利、申请以及公开的概念的采用是必须的以提供额外实施例，则对可以对实施例的方面进行修改。
对实施例的这些以及其他改变可以鉴于上文所述的描述来实行。总体上，在所附权利要求书中，被使用的术语不应被理解为将权利要求限制到说明书和权利要求书中公开的指定实施例，而应被理解为包括连同此类权利要求提出的等同物的整个范围。因此，权利要求书不由本公开所限制。

Claims (20)

1.一种器件，包括：
铜引线框架；
金属层，在所述铜引线框架的至少部分上；以及
金属氧化物层，在所述金属层上。
2.根据权利要求1所述的器件，其中所述引线框架的所述部分包括引线。
3.根据权利要求2所述的器件，还包括：锡层，在所述金属氧化物层的至少部分上。
4.根据权利要求3所述的器件，其中所述金属层被布置在所述铜引线框架的第一侧上。
5.根据权利要求4所述的器件，其中所述金属层被布置在所述铜引线框架的第二侧上，所述铜引线框架的所述第二侧与所述铜引线框架的所述第一侧相反。
6.根据权利要求3所述的器件，还包括：模塑化合物，在所述金属氧化物层的至少第二部分上。
7.根据权利要求1所述的器件，其中所述金属层包括：镍、金、银、或其组合。
8.根据权利要求7所述的器件，其中所述金属氧化物层包括：氧化镍、氧化金、氧化银、或其组合。
9.一种器件，包括：
铜引线框架；
金属氧化物层，在所述铜引线框架的至少第一部分上；以及
锡层，在所述铜引线框架的至少第二部分上，所述金属氧化物层在所述锡层和所述铜引线框架之间。
10.根据权利要求9所述的器件，还包括：第一金属层，在所述铜引线框架的至少第三部分上，所述第一金属层在所述铜引线框架和所述金属氧化物层之间。
11.根据权利要求10所述的器件，其中所述第一金属层包括银，并且所述金属氧化物层包括氧化银。
12.根据权利要求10所述的器件，还包括：第二金属层，在所述第一金属层和所述铜引线框架之间。
13.根据权利要求9所述的器件，还包括：半导体裸片，在所述金属氧化物层上。
14.根据权利要求13所述的器件，还包括：模塑化合物，在所述半导体裸片和所述金属氧化物层的至少第三部分上，所述模塑化合物与所述锡层相邻。
15.一种方法，包括：
在铜引线框架的至少第一部分上形成金属层；
在所述金属层上形成金属氧化物层；以及
在所述金属氧化物层的至少第二部分上形成锡层。
16.根据权利要求15所述的方法，还包括：将半导体裸片耦合到所述金属氧化物层。
17.根据权利要求16所述的方法，还包括：在所述半导体裸片和所述金属氧化物层的第三部分上沉积模塑化合物。
18.根据权利要求17所述的方法，其中所述金属氧化物层的所述第二部分与所述金属氧化物层的所述第三部分相邻。
19.根据权利要求15所述的方法，还包括：在所述铜引线框架的所述至少第一部分上形成触击层，所述触击层在所述铜引线框架和所述金属层之间。
20.根据权利要求15所述的方法，其中所述第一金属层包括银，并且所述金属氧化物层包括氧化银。
CN201911373107.XA 2018-12-31 2019-12-27 具有金属氧化物涂层的引线框架及其形成方法 Pending CN111384019A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862787026P 2018-12-31 2018-12-31
US62/787,026 2018-12-31
US16/726,070 US11735512B2 (en) 2018-12-31 2019-12-23 Leadframe with a metal oxide coating and method of forming the same
US16/726,070 2019-12-23

Publications (1)

Publication Number Publication Date
CN111384019A true CN111384019A (zh) 2020-07-07

Family

ID=71124123

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201922397352.6U Active CN211879377U (zh) 2018-12-31 2019-12-27 器件
CN201911373107.XA Pending CN111384019A (zh) 2018-12-31 2019-12-27 具有金属氧化物涂层的引线框架及其形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201922397352.6U Active CN211879377U (zh) 2018-12-31 2019-12-27 器件

Country Status (2)

Country Link
US (2) US11735512B2 (zh)
CN (2) CN211879377U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57122554A (en) 1981-01-22 1982-07-30 Toshiba Corp Lead frame for semiconductor device
JPS57184244A (en) 1981-05-08 1982-11-12 Shinko Electric Ind Co Ltd Metallic member for electronic parts
JPS59231844A (ja) 1983-06-14 1984-12-26 Nec Corp 半導体装置用リ−ドフレ−ム
JPS6024045A (ja) 1983-07-19 1985-02-06 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPH0742596B2 (ja) 1984-12-04 1995-05-10 段谷産業株式会社 リードフレームのメッキ方法
JPS61139050A (ja) 1984-12-12 1986-06-26 Hitachi Ltd リ−ドフレ−ム
JPS61150284A (ja) 1984-12-24 1986-07-08 Toshiba Corp 光半導体装置
US4800178A (en) 1987-09-16 1989-01-24 National Semiconductor Corporation Method of electroplating a copper lead frame with copper
US4946518A (en) 1989-03-14 1990-08-07 Motorola, Inc. Method for improving the adhesion of a plastic encapsulant to copper containing leadframes
EP0448266B1 (en) * 1990-03-23 1996-06-05 Motorola, Inc. Surface mountable semiconductor device having self loaded solder joints
JPH04137552A (ja) 1990-09-27 1992-05-12 Sharp Corp リードフレーム
JPH05109958A (ja) 1991-10-17 1993-04-30 Shinko Electric Ind Co Ltd リードフレーム
JP3250018B2 (ja) 1992-06-22 2002-01-28 キョーラク株式会社 薬液用プラスチック容器
JPH06214452A (ja) 1993-01-14 1994-08-05 Toshiba Corp 現像装置及び画像形成装置
JPH06334087A (ja) 1993-05-21 1994-12-02 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
US5436082A (en) 1993-12-27 1995-07-25 National Semiconductor Corporation Protective coating combination for lead frames
US5728285A (en) 1993-12-27 1998-03-17 National Semiconductor Corporation Protective coating combination for lead frames
JPH07231060A (ja) 1994-02-18 1995-08-29 Rohm Co Ltd 電子部品およびその製造方法
JPH08296050A (ja) 1995-04-27 1996-11-12 Ishihara Chem Co Ltd ホイスカー防止用スズメッキ浴、及びスズメッキのホイスカー防止方法
JPH0955464A (ja) 1995-06-09 1997-02-25 Mitsubishi Electric Corp 表面実装型半導体装置、半導体実装部品、及びそれらの製造方法
JP2004282103A (ja) 1995-09-29 2004-10-07 Dainippon Printing Co Ltd リードフレームの部分貴金属めっき方法
JPH09116064A (ja) 1995-10-19 1997-05-02 Kobe Steel Ltd リードフレーム材
KR100231828B1 (ko) 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US6037653A (en) 1997-03-25 2000-03-14 Samsung Aerospace Industries, Ltd. Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
US6046075A (en) * 1997-12-23 2000-04-04 Vlsi Technology, Inc. Oxide wire bond insulation in semiconductor assemblies
JPH11350188A (ja) 1998-06-03 1999-12-21 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
JP2002076229A (ja) * 2000-07-13 2002-03-15 Texas Instruments Inc 銀めっきを含む半導体のリードフレームおよびその製造方法
JP3417395B2 (ja) * 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
KR20020073434A (ko) 2001-03-16 2002-09-26 쉬플리 캄파니, 엘.엘.씨. 주석 도금
JP2003155395A (ja) 2001-11-20 2003-05-27 Sumitomo Bakelite Co Ltd エポキシ樹脂組成物及び半導体装置
US6727587B2 (en) 2002-04-30 2004-04-27 Infineon Technologies Ag Connection device and method for producing the same
JP2004082103A (ja) 2002-08-27 2004-03-18 Asahi Glass Co Ltd Ｓｏ２を含有するガスの処理方法
KR101059361B1 (ko) 2003-01-16 2011-08-24 파나소닉 주식회사 리드 프레임 및 반도체 발광장치
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7391116B2 (en) * 2003-10-14 2008-06-24 Gbc Metals, Llc Fretting and whisker resistant coating system and method
US7368326B2 (en) * 2004-01-12 2008-05-06 Agere Systems Inc. Methods and apparatus to reduce growth formations on plated conductive leads
US7946022B2 (en) 2005-07-05 2011-05-24 The Furukawa Electric Co., Ltd. Copper alloy for electronic machinery and tools and method of producing the same
KR100729019B1 (ko) 2005-10-12 2007-06-14 주식회사 케이이씨 반도체 디바이스용 리드프레임 및 그 제조 방법
US7364428B2 (en) 2006-06-07 2008-04-29 3M Innovative Properties Company Orthodontic indirect bonding tray with moisture control
JP2008098478A (ja) 2006-10-13 2008-04-24 Renesas Technology Corp 半導体装置及びその製造方法
JP2009108339A (ja) 2007-10-26 2009-05-21 Renesas Technology Corp 半導体装置およびその製造方法
CN101314832B (zh) 2008-07-15 2010-08-04 科威（肇庆）半导体有限公司 铁合金材料、由铁合金材料制成的半导体引线框架及其制备方法
KR100972982B1 (ko) 2008-10-08 2010-08-03 삼성엘이디 주식회사 Ｌｅｄ 패키지용 리드프레임
ES2365186T3 (es) 2008-10-13 2011-09-26 Atotech Deutschland Gmbh Procedimiento para mejorar la adherencia entre superficies de plata y materiales de resina.
JP5156658B2 (ja) 2009-01-30 2013-03-06 株式会社日立製作所 Ｌｓｉ用電子部材
KR20100103015A (ko) 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
KR101113891B1 (ko) 2009-10-01 2012-02-29 삼성테크윈 주식회사 리드 프레임 및 리드 프레임 제조 방법
WO2011049128A1 (ja) 2009-10-20 2011-04-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP5762081B2 (ja) 2011-03-29 2015-08-12 新光電気工業株式会社 リードフレーム及び半導体装置
KR101217308B1 (ko) 2011-05-27 2012-12-31 앰코 테크놀로지 코리아 주식회사 반도체 디바이스용 리드 프레임
JP2014084476A (ja) 2012-10-19 2014-05-12 Jx Nippon Mining & Metals Corp 表面処理めっき材およびその製造方法、並びに電子部品
JP2014192310A (ja) 2013-03-27 2014-10-06 Toppan Printing Co Ltd Ｌｅｄ素子用リードフレームおよびｌｅｄ素子用リードフレーム基板
US9059185B2 (en) * 2013-07-11 2015-06-16 Texas Instruments Incorporated Copper leadframe finish for copper wire bonding
JP2015103615A (ja) 2013-11-22 2015-06-04 Ｓｈマテリアル株式会社 リードフレームの製造方法
CN103928302B (zh) 2014-04-28 2016-08-24 四川金湾电子有限责任公司 一种半导体引线框架制造工艺
JP5922702B2 (ja) 2014-05-07 2016-05-24 アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド Ｓｎ膜におけるウイスカの軽減
CN104851866A (zh) 2015-04-24 2015-08-19 郭秋卫 一种利用金属硬度差优化管脚排布的封装件及其制造方法
CN107154392B (zh) 2016-03-02 2019-11-26 顺德工业股份有限公司 导线架
SG11201807643QA (en) 2016-03-11 2018-10-30 Atotech Deutschland Gmbh Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same
US9653385B1 (en) * 2016-05-26 2017-05-16 Sdi Corporation Lead frame
US9679832B1 (en) 2016-07-20 2017-06-13 Stmicroelectronics Sdn Bhd Rough leadframe with a nanolayer of silver
JP7016677B2 (ja) * 2017-11-21 2022-02-07 新光電気工業株式会社 リードフレーム、半導体装置、リードフレームの製造方法
CN110265376A (zh) 2018-03-12 2019-09-20 意法半导体股份有限公司 引线框架表面精整

Also Published As

Publication number Publication date
US20200211953A1 (en) 2020-07-02
US11735512B2 (en) 2023-08-22
US20230402364A1 (en) 2023-12-14
CN211879377U (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
KR100286151B1 (ko) 집적 회로 패키지, 리드 프레임, 및 그 제조물
US8324026B2 (en) Method for manufacturing a semiconductor component
JP3398609B2 (ja) 半導体装置
US9275972B2 (en) Resin-encapsulated semiconductor device and method of manufacturing the same
JP3062086B2 (ja) Ｉｃパッケージ
DE102013108704B4 (de) Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung
JP2001093928A (ja) 半導体装置及びその製造方法
US11756899B2 (en) Lead frame surface finishing
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
JP2000244012A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
US20070090497A1 (en) Leadframes for improved moisture reliability of semiconductor devices
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
US20150035166A1 (en) Method for manufacturing a semiconductor component and structure
US6706561B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
US20230402364A1 (en) Leadframe with a metal oxide coating and method of forming the same
KR20200112658A (ko) 리드 프레임
US7825501B2 (en) High bond line thickness for semiconductor devices
US20060125062A1 (en) Semiconductor package having improved adhesion and solderability
US20150270223A1 (en) Method for applying a final metal layer for wafer level packaging and associated device
US8183683B1 (en) Semiconductor device and fabricating method thereof
KR102633619B1 (ko) 반도체 소자 탑재용 기판
US20080014437A1 (en) Component and associated connection wire
KR100591235B1 (ko) 반도체 장치
CN220358084U (zh) 电子器件和引线框
TWI831943B (zh) 導線架

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination