KR20200112658A - 리드 프레임 - Google Patents

리드 프레임 Download PDF

Info

Publication number
KR20200112658A
KR20200112658A KR1020200020524A KR20200020524A KR20200112658A KR 20200112658 A KR20200112658 A KR 20200112658A KR 1020200020524 A KR1020200020524 A KR 1020200020524A KR 20200020524 A KR20200020524 A KR 20200020524A KR 20200112658 A KR20200112658 A KR 20200112658A
Authority
KR
South Korea
Prior art keywords
lead frame
plating layer
silver
layer
roughened
Prior art date
Application number
KR1020200020524A
Other languages
English (en)
Inventor
가오루 히시키
게이이치 오타키
히데히코 사사키
고타로 도메오카
Original Assignee
오쿠치 마테리얼스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오쿠치 마테리얼스 가부시키가이샤 filed Critical 오쿠치 마테리얼스 가부시키가이샤
Publication of KR20200112658A publication Critical patent/KR20200112658A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은, 리드 프레임 기재의 상면, 측면, 하면 중, 상면과 측면에, 은 도금이 최외측 표층의 도금으로서 실시된 리드 프레임에 있어서, 비용이나 작업 시간을 저감하여, 생산성을 향상시키면서, 은 도금층을 포함하는 도금층 전체의 두께를 얇게 억제하고, 또한, 밀봉 수지와의 밀착성을 각별히 높게 하는 것이 가능한 리드 프레임을 제공하는 것을 과제로 한다.
구리계 재료를 포함하는 리드 프레임 기재(10)의 상면, 측면, 하면 중, 상면과 측면에 바늘형의 돌기군을 갖는 조화 은 도금층(11)을 최외측 표층의 도금층으로서 구비하고, 조화 은 도금층은, 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 갖는다.

Description

리드 프레임{LEAD FRAME}
본 발명은 리드 프레임 기재의 상면, 측면, 하면 중, 상면과 측면에, 은 도금이 최외측 표층의 도금으로서 실시된 반도체용 리드 프레임에 관한 것이다.
반도체 소자 탑재용 부품의 하나로서 리드 프레임이 있다. 종래, 리드 프레임 기재의 전체면 또는 일부에 은 도금이 최외측 표층의 도금으로서 실시된 리드 프레임이 많이 사용되고 있지만, 은 또는 은을 함유하는 합금은 밀봉 수지와의 밀착성이 나빠, 충격이나 열에 의해 리드 프레임과 밀봉 수지가 용이하게 박리하기 때문에, 신뢰성에 문제가 있다.
이 문제에 대해서는, 리드 프레임 기재의 표면을 마이크로 에칭 처리에 의해 요철을 형성한 조화(粗化) 상태로 함으로써 물리적인 앵커 효과를 만들어 내어, 밀봉 수지와의 밀착성을 향상시키는 방법이 알려져 있다.
그러나, 리드 프레임의 제조에 있어서 많이 이용되고 있는 리드 프레임 기재는, 규소를 포함하는 구리 합금을 포함하며, 마이크로 에칭 처리에 의해 스머트라고 불리는 불순물 잔사가 발생한다. 이 때문에, 구리 합금을 포함하는 리드 프레임 기재의 표면을 마이크로 에칭 처리에 의해 요철을 형성한 조화 상태로 하는 방법은 사용할 수 없다.
또한, 구리 합금을 포함하는 리드 프레임 기재를 이용한 리드 프레임의 경우, 반도체 소자와의 접합 시에 이용하는 금속선과의 양호한 접합성을 확보하기 위해, 하지의 구리 합금을 포함하는 리드 프레임 기재에 존재하는 구리의 확산 영향을 최소화할 필요가 있다. 이 때문에, 은 또는 은을 함유하는 합금 등의 귀금속 또는 귀금속 합금을 포함하는 도금층을, 하지 도금층을 마련하지 않고 직접, 구리 합금을 포함하는 리드 프레임 기재 위에 형성하는 경우는, 일반적으로 그 귀금속 또는 귀금속 합금을 포함하는 도금층의 두께를 2 ㎛ 이상으로 할 필요가 있다.
한편으로, 최근, 반도체 패키지는 소형화, 저비용화를 위해, 경박단소(輕薄短小)로의 고밀도 실장이 요구되고 있다. 소형화를 위해서는, 도금층의 두께를 보다 얇게 하는 것이 요구되고 있고, 귀금속 또는 귀금속 합금을 포함하는 도금층의 두께에 관해서는, 저비용화의 관점에서도 한층 더 얇게 하는 것이 요구되고 있다.
구리 합금을 포함하는 리드 프레임 기재를 이용한 리드 프레임에 있어서, 귀금속 또는 귀금속 합금을 포함하는 도금층의 두께를 얇게 하기 위한 방책의 하나로, 귀금속 또는 귀금속 합금을 포함하는 도금층의 하지 도금층으로서, 구리의 확산을 억제하는 효과가 있는 니켈 또는 니켈을 함유하는 합금에 의한 도금층을 형성함으로써, 귀금속 또는 귀금속 합금을 포함하는 도금층의 두께를 얇게 하는 방법이 있다.
그러나, 귀금속 또는 귀금속 합금을 포함하는 도금층을 얇게 하여도, 수지와의 밀착성을 향상시킬 수는 없다.
이들 문제에 관련된 종래 기술로서, 특허문헌 1에는, 귀금속 또는 귀금속 합금을 포함하는 도금층의 하지 도금층에 관하여, 구리 합금의 전체면에 치밀하며 평탄한 니켈 도금층을 형성하고, 그 위에 종방향으로의 결정 성장을 횡방향으로의 결정 성장보다 우선시킨 니켈 도금층을 형성하여 표면을 요철이 있는 면으로 함으로써 물리적인 앵커 효과를 만들어 내어, 밀봉 수지와의 밀착성을 향상시키는 기술이 개시되어 있다.
또한, 특허문헌 2에는, 귀금속 또는 귀금속 합금을 포함하는 도금층의 하지 도금층에 관하여, 구리 합금 상에 산형상의 니켈 도금층을 형성한 후, 그 위에 레벨링성이 좋은 니켈 도금층을 형성함으로써 요철 형상을 반구형으로 함으로써, 밀봉 수지와의 밀착성을 향상시키고, 또한, 에폭시 수지 성분이 스며 나오는 것을 방지하는 기술이 개시되어 있다.
또한, 특허문헌 3에는, 조면의 니켈층 상에 금층과 은층을 포함하는 귀금속 도금층을 형성하는 기술이 개시되어 있다.
일본 특허 제3259894호 공보 일본 특허 제4853508호 공보 일본 특허 제5151438호 공보
이들 특허문헌의 기술은, 수지와의 밀착성을 향상시키기 위해, 하지의 도금층을, 표면이 조화면이 되도록 형성하고, 그 위에, 조화면의 형상을 추종하도록 귀금속 도금층을 적층하는 것이다. 그러나, 하지의 도금층의 표면의 조화면을, 귀금속 도금층이 적층되어도 수지와의 밀착성을 향상시킬 수 있는 요철 형상을 갖는 면이 되도록 형성하기 위해서는, 하지의 도금층을 두껍게 형성할 필요가 있고, 더구나, 하지 도금층을 조화면으로 하기 위한 도금 속도는 저속이기 때문에, 작업 시간이 증대하여 고비용이 되어, 생산성이 저하하여 버린다.
또한, 수지와의 밀착성을 향상시키기 위한 다른 방책으로서, 리드 프레임 기재의 표면에 평활한 귀금속 도금층을 형성한 후, 귀금속 도금층의 표면을 조화하는 것도 생각되지만, 귀금속 도금층의 표면을, 수지와의 밀착성을 향상시킬 수 있는 요철 형상을 갖는 조화면이 되도록 형성하기 위해서는, 조화면을 형성하기 전의 평활한 귀금속 도금층을 두껍게 형성할 필요가 있기 때문에, 귀금속 도금층의 비용이 증대하여, 생산성이 저하하여 버린다.
더구나, 평활한 도금층을 형성한 후, 표면을 조화하는 것으로는, 조화할 때에 제거되는 도금 금속이 쓸모없게 되어 버린다.
그런데, 본건 발명자가 시행 착오를 거듭한 바, 상기 각 특허문헌에 개시되어 있는 기술에 비해서, 표면의 조화면을 형성하기 위한 비용이나 작업 시간을 저감하여, 생산성을 향상시키면서, 도금층 전체의 두께를 얇게 억제하고, 또한, 밀봉 수지와의 밀착성을 각별히 높게 할 수 있는 여지가 있는 것이 판명되었다.
본 발명은 상기 과제를 감안하여 이루어진 것이며, 그 목적으로 하는 바는, 리드 프레임 기재의 상면, 측면, 하면 중, 상면과 측면에, 비용이나 작업 시간을 저감하여, 생산성을 향상시키면서, 은 도금이 최외측 표층의 도금으로서 실시된 리드 프레임에 있어서, 은 도금층을 포함하는 도금층 전체의 두께를 얇게 억제하고, 또한, 밀봉 수지와의 밀착성을 각별히 높게 하는 것이 가능한 리드 프레임을 제공하는 것이다.
상기 과제를 해결하기 위해, 본 발명의 리드 프레임은, 구리계 재료를 포함하는 리드 프레임 기재의 상면, 측면, 하면 중, 상기 상면과 측면에, 바늘형의 돌기군을 갖는 조화 은 도금층을 최외측 표층의 도금층으로서 구비하고, 상기 조화 은 도금층은, 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 갖는 것을 특징으로 한다.
또한, 본 발명의 리드 프레임에 있어서는, 상기 조화 은 도금층의 평균 결정립경이, 0.28 ㎛보다 작은 것이 바람직하다.
또한, 본 발명의 리드 프레임에 있어서는, 상기 리드 프레임 기재와 상기 조화 은 도금층 사이에, 하지 도금층을 구비하는 것이 바람직하다.
또한, 본 발명의 리드 프레임에 있어서는, 상기 리드 프레임 기재의 하면에, 니켈, 팔라듐, 금의 순서로 적층된 도금층을 구비하는 것이 바람직하다.
본 발명에 따르면, 리드 프레임 기재의 상면, 측면, 하면 중, 상면과 측면에, 은 도금이 최외측 표층의 도금으로서 실시된 리드 프레임에 있어서, 비용이나 작업 시간을 저감하여, 생산성을 향상시키면서, 은 도금층을 포함하는 도금층 전체의 두께를 얇게 억제하고, 또한, 밀봉 수지와의 밀착성을 각별히 높게 하는 것이 가능한 리드 프레임이 얻어진다.
도 1은 본 발명의 제1 실시형태에 따른 리드 프레임의 일례를 나타내는 도면이며, (a)는 상면도, (b)는 하면도, (c)는 (a)의 A-A 단면을 모식적으로 나타낸 설명도이다.
도 2는 본 발명의 제1 실시형태에 따른 다열 배열된 리드 프레임의 일례를 나타내는 평면도이다.
도 3은 본 발명의 제1 실시형태에 따른 반도체 소자 실장용의 리드 프레임의 제조 순서의 일례를 나타내는 설명도이다.
도 4는 본 발명의 제1 실시형태에 따른 반도체 소자 실장용의 리드 프레임을 이용한 반도체 패키지의 제조 순서의 일례를 나타내는 설명도이다.
도 5는 본 발명의 제2 실시형태에 따른 리드 프레임의 일례를 나타내는 도면이며, (a)는 상면도, (b)는 하면도, (c)는 (a)의 B-B 단면을 모식적으로 나타낸 설명도이다.
도 6은 본 발명의 제2 실시형태에 따른 다열 배열된 리드 프레임의 일례를 나타내는 평면도이다.
도 7은 본 발명의 제2 실시형태에 따른 반도체 소자 실장용의 리드 프레임의 제조 순서의 일례를 나타내는 설명도이다.
도 8은 본 발명의 제2 실시형태에 따른 반도체 소자 실장용의 리드 프레임을 이용한 반도체 패키지의 제조 순서의 일례를 나타내는 설명도이다.
실시형태의 설명에 앞서, 본 발명을 도출하기에 이른 경위 및 본 발명의 작용 효과에 대해서 설명한다.
본건 발명자는, 표면의 조화면을 형성하기 위한 비용이나 작업 시간을 저감하여, 생산성을 향상시키면서, 밀봉 수지와의 밀착성을 향상시키고, 또한, 도금층 전체의 두께를 얇게 하기 위해서는, 리드 프레임 기재에 대하여, 표면이 조화된 하지 도금층을 마련하지 않고, 표면이 조화된 은 도금층을, 평활한 은 도금층의 표면을 조화하는 일없이 형성하거나, 하지 도금층을 평활히 형성하고, 그 위에 표면이 조화된 은 도금층을, 평활한 은 도금층의 표면을 조화하는 일없이 형성하는 것이 필요하다고 생각하였다.
그리고, 본건 발명자는, 시행 착오의 과정에 있어서, 구리계 재료를 포함하는 리드 프레임 기재의 상면, 측면, 하면 중, 상면과 측면에, 평활한 은 도금층의 표면을 조화하는 일없이 표면이 조화된 은 도금층으로서, 바늘형의 돌기군을 갖는 조화 은 도금층을 최외측 표층의 도금층으로서 구비한 리드 프레임을 도출하였다.
또한, 본원에 있어서, 조화 은 도금층이 갖는 바늘형의 돌기군이란, 표면적비(여기서는, 평활한 면의 표면적에 대한, 조화 은 도금층의 표면적의 비율)가 1.30 이상 6.00 이하가 되는 복수의 바늘형의 돌기의 집합체를 말한다.
조화 은 도금층을, 이러한 표면적비가 되는 바늘형의 돌기군을 갖는 형태로 형성하면, 밀봉 수지가 개개의 바늘형의 돌기의 근원까지 유입하기 쉬워져, 밀봉 수지가 경화하였을 때에 접촉 면적의 증가나 요철 형상에 의한 물리적인 앵커 효과를 발휘할 수 있는 것이 판명되었다.
또한, 본건 발명자가 시행 착오를 거듭한 결과, 바늘형의 돌기군을 갖는 조화 은 도금층은, 종래의 평활한 은 도금층이나, 평활한 은 도금층의 표면을 조화함으로써 조화면이 형성된 조화 은 도금층의 결정 구조와는 상이한, 정해진 결정 방위의 비율을 크게 한 결정 구조가 성장함으로써 형성되는 것, 및 그 결정 구조가 크게 성장함으로써 형성된 바늘형의 돌기군을 갖는 조화면은, 종래의 기술에 따라 형성된 조화면과 비교하여, 밀봉 수지와의 밀착성을 각별히 향상시키는 효과가 있는 것이 판명되어, 본 발명을 도출하기에 이르렀다.
본 발명의 리드 프레임은, 구리계 재료를 포함하는 리드 프레임 기재의 상면, 측면, 하면 중, 상면과 측면에, 바늘형의 돌기군을 갖는 조화 은 도금층을 최외측 표층의 도금층으로서 구비하고, 조화 은 도금층은, 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 갖는다.
본 발명의 리드 프레임과 같이, 조화 은 도금층이, 1.30 이상 6.00 이하가 되는 표면적비(여기서는, 평활한 면의 표면적에 대한 조화 은 도금층의 표면적의 비율)의 바늘형의 돌기군을 가지고 있으면, 밀봉 수지가 개개의 바늘형의 돌기의 근원까지 유입하기 쉬워진다. 이 때문에, 밀봉 수지가 경화하였을 때에 접촉 면적의 증가나 요철 형상에 의한 물리적인 앵커 효과를 발휘하여, 양호한 밀착성을 얻을 수 있다. 또한, 바늘형의 돌기군에 있어서의 개개의 바늘형의 돌기가 신장하는 방향은 똑같지는 않고, 상방향이나 경사 방향은 물론이며, 굽은 바늘의 형상도 포함된다. 바늘형의 돌기군에 있어서의 개개의 바늘형의 돌기가 방사선형으로 랜덤으로 신장한 형태이면, 한층 더 밀봉 수지에의 앵커 효과를 높일 수 있다.
더구나, 본 발명의 리드 프레임과 같이, 구리계 재료를 포함하는 리드 프레임 기재의 상면과 측면에 최외측 표층의 도금층으로서 구비되는 바늘형의 돌기군을 갖는 조화 은 도금층을, 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 갖은 구성으로 하면, 예컨대, 표면적비(여기서는, 평활한 면의 표면적에 대한 은 도금층의 표면적의 비율)가 1.30 미만인 요철에 의한 조화면을 갖는 은 도금층이나, 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조와는 상이한, 종래의 결정 구조를 갖는, 평활한 은 도금층의 표면을 조화함으로써 조화면이 형성된 조화 은 도금층에 비해서, 더욱 심부까지 밀봉 수지가 들어가기 쉬워져, 밀봉 수지와의 밀착성이 한층 더 높아진다.
또한, 본 발명의 리드 프레임과 같이 하면, 상면측에 있어서의 반도체 소자를 탑재하는 반도체 소자 탑재부나, 반도체 소자와 직접적으로 또는 와이어를 통해 전기적인 접속을 행하는 내부 접속용 단자부에 있어서는, 조화 은 도금층의 바늘형의 돌기군에 의해, 땜납이나 페이스트 등의 접속 부재와의 접촉 면적이 증가함으로써 수분의 침입을 방지할 수 있으며, 열 팽창에 의한 변형이 억제되어, 접속 부재와 도금 피막 사이의 층간 박리가 억제된다.
또한, 본 발명의 리드 프레임의 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 갖는, 바늘형의 돌기군을 갖는 조화 은 도금층은, 리드 프레임 기재를 하지로 하여 형성할 수 있다.
또한, 본 발명의 리드 프레임과 같이 하면, 결정 방위 <001>, <111>, <101>의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 갖는, 바늘형의 돌기군을 갖는 조화 은 도금층에 의해, 밀봉 수지와의 밀착성을 각별히 향상시킬 수 있는 결과, 고온 환경 하에 있어서의, 리드 프레임 기재의 재료를 이루는 구리의 확산을 억제하기 위한 배리어 도금층을 하지 도금층으로서 형성할 필요가 있는 경우는, 하지의 구리의 확산을 억제하는 두께까지, 배리어 도금층을 얇고 평활하게 형성하면 충분하며, 표면이 조화된 배리어 도금층의 형성은 불필요해진다.
또한, 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 갖는, 바늘형의 돌기군을 갖는 조화 은 도금층은, 후술하는 조건에서의 은 도금에 의해, 평활한 은 도금층의 표면을 조화하는 일없이 형성할 수 있다.
이 때문에, 본 발명의 리드 프레임과 같이 하면, 수지와의 밀착성을 향상시키기 위한 조화면의 형성 비용을 최소화할 수 있고, 또한, 도금층 전체의 두께를 최소화하는 것이 가능해진다.
또한, 본 발명의 리드 프레임에 있어서는, 바람직하게는, 조화 은 도금층의 평균 결정립경은, 0.28 ㎛보다 작다.
조화 은 도금층의 평균 결정립경이, 0.28 ㎛ 이상이면, 은 도금의 결정이 높이 방향으로 성장하였을 때의 결정끼리의 간격이 넓어져, 1.30 이상 6.00 이하의 표면적비(여기서는, 평활한 면의 표면적에 대한 조화 은 도금층의 표면적의 비율)가 얻어지지 않는다.
조화 은 도금층의 평균 결정립경이, 0.28 ㎛보다 작으면, 은 도금의 결정이 높이 방향으로 성장하였을 때의 결정끼리의 간격이 좁아져, 1.30 이상 6.00 이하의 표면적비(여기서는, 평활한 면의 표면적에 대한 조화 은 도금층의 표면적의 비율)가 얻어진다. 또한, 보다 바람직하게는, 조화 은 도금층의 평균 결정립경은, 0.15 ㎛ 이상 0.25 ㎛ 이하인 것이 좋다.
또한, 본 발명의 리드 프레임에 있어서는, 리드 프레임 기재와 조화 은 도금층 사이에, 하지 도금층을 구비하여도 좋다.
본 발명의 리드 프레임에 있어서의 조화 은 도금층이 갖는 바늘형의 돌기군의 형상은, 그 하지의 표면 형태에 조금도 영향받지 않고 조화 은 도금층만으로 형성된 것이 바람직하지만, 하지의 표면 상태는 평활하여도 조화되어 있어도 좋다. 생산성 등의 비용을 고려하면, 하지는 리드 프레임 기재의 표면에 활성화 처리를 실시하는 것만으로, 그 위에 조화 은 도금층을 형성하는 것이 바람직하다. 고온 환경 하에 있어서의, 하지의 리드 프레임 기재의 재료를 이루는 구리의 확산 영향을 고려하는 경우는, 리드 프레임 기재와 조화 은 도금층 사이에, 평활한 하지 도금층을 배리어 도금층으로서 마련하는 것이 좋다. 이 경우, 하지의 구리의 확산을 억제하는 두께까지, 도금층을 얇고 평활하게 형성하면 충분하기 때문에, 얇은 하지 도금층이 바람직하다.
또한, 본 발명의 리드 프레임에 있어서는, 리드 프레임 기재의 상면과 측면에 구비되는, 도금층 전체의 두께는, 조화 은 도금층을 포함하는 은 도금층을, 하지 도금층을 마련하지 않고 직접, 리드 프레임 기재의 상면 및 측면 상에 형성하는 경우에는, 0.4 ㎛ 이상 6.0 ㎛ 이하인 것이 바람직하다. 자세하게는, 리드 프레임 기재의 상면 및 측면의 표면에 은 스트라이크 도금층을 0.2 ㎛ 이상 3.0 ㎛ 이하, 보다 바람직하게는 1.5 ㎛ 형성하고, 그 위에 바늘형의 돌기군을 표면에 갖는 조화 은 도금층을 0.2 ㎛ 이상 3.0 ㎛ 이하, 보다 바람직하게는 0.5 ㎛ 적층하는 것이 좋다.
하지에 배리어 도금층으로서, 예컨대 니켈 도금층을 마련하는 경우에는, 리드 프레임 기재의 상면과 측면에 구비되는, 니켈 도금층의 두께는, 0.3 ㎛ 이상 3.0 ㎛ 이하인 것이 바람직하다. 자세하게는, 리드 프레임 기재의 상면 및 측면의 표면에 니켈 도금층을 0.3 ㎛ 이상 3.0 ㎛ 이하, 바람직하게는 1.0 ㎛ 형성하고, 그 위에 바늘형의 돌기군을 표면에 갖는 조화 은 도금층을 0.2 ㎛ 이상 3.0 ㎛ 이하, 바람직하게는 0.5 ㎛ 적층하는 것이 좋다.
하지의 니켈 도금층과, 조화 은 도금층 사이에, 예컨대 팔라듐 도금층을 마련하는 경우에는, 팔라듐 도금층의 두께는, 0.005 ㎛ 이상 0.1 ㎛ 이하인 것이 바람직하다. 자세하게는, 리드 프레임 기재의 상면 및 측면의 표면에 형성된 니켈 도금층 위에 팔라듐 도금층을 0.005 ㎛ 이상 0.1 ㎛ 이하, 바람직하게는 0.01 ㎛ 형성하는 것이 좋다.
하지의 니켈 도금층 및 팔라듐 도금층과, 조화 은 도금층 사이에, 예컨대 금 도금층을 마련하는 경우에는, 금 도금층의 두께는, 0.0005 ㎛ 이상 0.01 ㎛ 이하인 것이 바람직하다. 자세하게는, 리드 프레임 기재의 상면 및 측면의 표면에 형성된 니켈 도금층 및 팔라듐 도금층 위에 금 도금층을 0.0005 ㎛ 이상 0.01 ㎛ 이하, 바람직하게는 0.001 ㎛ 형성하는 것이 좋다.
또한, 본 발명의 리드 프레임에 있어서는, 리드 프레임 기재의 하면에, 니켈, 팔라듐, 금의 순서로 적층된 도금층을 구비하여도 좋다.
또한, 본 발명의 리드 프레임에 있어서의, 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 갖는, 바늘형의 돌기군을 갖는 조화 은 도금층은, 메탄술폰산계 은 도금액을 포함하는, 은 농도 1.0 g/L 이상 10 g/L 이하의 은 도금욕을 이용하여, 온도 55℃ 이상 65℃ 이하, 전류 밀도 3 A/dm2 이상 20 A/dm2 이하로 5∼60초간 도금을 행함으로써 얻을 수 있다.
따라서, 본 발명에 따르면, 리드 프레임 기재의 상면, 측면, 하면 중, 상면과 측면에, 은 도금이 최외측 표층의 도금으로서 실시된 리드 프레임에 있어서, 표면의 조화면을 형성하기 위한 비용이나 작업 시간을 저감하여, 생산성을 향상시키면서, 은 도금층을 포함하는 도금층 전체의 두께를 얇게 억제하고, 또한, 밀봉 수지와의 밀착성을 각별히 높게 하는 것이 가능한 리드 프레임이 얻어진다.
이하에, 본 발명을 적용한 리드 프레임 및 그 제조 방법에 대해서 설명한다. 또한, 본 발명은, 특별히 한정이 없는 한, 이하의 상세한 설명에 한정되는 것이 아니다.
제1 실시형태
도 1은 본 발명의 제1 실시형태에 따른 리드 프레임의 일례를 나타내는 도면이며, (a)는 상면도, (b)는 하면도, (c)는 (a)의 A-A 단면을 모식적으로 나타낸 설명도이다. 도 2는 본 발명의 제1 실시형태에 따른 다열 배열된 리드 프레임의 일례를 나타내는 평면도이다. 도 3은 본 발명의 제1 실시형태에 따른 반도체 소자 실장용의 리드 프레임의 제조 순서의 일례를 나타내는 설명도이다. 도 4는 본 발명의 제1 실시형태에 따른 반도체 소자 실장용의 리드 프레임을 이용한 반도체 패키지의 제조 순서의 일례를 나타내는 설명도이다.
본 실시형태의 리드 프레임(1)은, 도 1의 (a)에 나타내는 바와 같이, 반도체 소자가 탑재되는 영역을 향하여 사방으로부터 신장한 복수의 단자를 구비하고, 도 1의 (c)에 나타내는 바와 같이, 구리계 재료를 포함하는 리드 프레임 기재(10)의 상면, 측면, 하면 중, 상면과 측면에, 조화 은 도금층(11)을 최외측 표층의 도금층으로서 구비하고 있다. 도 1 중, 도면 부호 10a는 반도체 소자와 전기적으로 접속하는 내부 접속용 단자부이고, 10b는 외부 접속용 단자부이다.
조화 은 도금층(11)은, 1.30 이상 6.00 이하의 표면적비(여기서는, 평활한 면의 표면적에 대한 조화 은 도금층의 표면적의 비율)가 되는 바늘형의 돌기군을 가지고 있다.
또한, 조화 은 도금층(11)은, 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 가지고 있다.
조화 은 도금층(11)의 평균 결정립경은, 0.28 ㎛보다 작은 크기를 가지고 있다.
또한, 본 실시형태에서는, 조화 은 도금층(11)은, 구리계 재료를 포함하는 리드 프레임 기재(10)를 하지로 하여 0.2 ㎛ 이상 3.0 ㎛ 이하의 두께로 형성되어 있다.
또한, 본 실시형태의 변형예로서, 구리계 재료를 포함하는 리드 프레임 기재(10)와 조화 은 도금층(11) 사이에, 고온 하에서의 구리의 확산을 저지하는 배리어 도금층으로서 기능하는 하지 도금층을 구비하여도 좋다. 그 경우의 하지 도금층은, 니켈 도금, 니켈/팔라듐 도금, 니켈/팔라듐/금 도금 중 어느 하나를 포함하는 도금층으로 구성할 수 있다. 그 경우, 조화 은 도금층(11)은, 0.2 ㎛ 이상 3.0 ㎛ 이하의 두께로 형성하는 것이 좋다.
자세하게는, 예컨대, 반도체 소자와의 전기적 접속을 땜납으로 행하는 경우의 구리의 확산을 저지하는 배리어 도금층으로서 기능하는 하지 도금층을, 니켈/팔라듐 도금을 포함하는 도금층, 또는, 니켈/팔라듐/금 도금을 포함하는 도금층으로 구성하는 경우는, 조화 은 도금층(11)은, 0.2 ㎛ 이상 3.0 ㎛ 이하의 두께로 형성하는 것이 좋다.
또한, 본 실시형태의 리드 프레임(1)은, 리드 프레임 기재(10)의 하면에, 니켈, 팔라듐, 금의 순서로 적층된 외부 접속용 도금층(13)을 구비하고 있다.
또한, 본 실시형태의 리드 프레임(1)은, 도 2에 나타내는 바와 같이 개개의 리드 프레임(1)이 다열 배열되어 있다.
다음에, 본 실시형태의 리드 프레임(1)의 제조 공정의 일례를, 도 3을 이용하여 설명한다.
먼저, 리드 프레임 기재로서, 구리계 재료를 포함하는 금속판(10)을 준비한다[도 3의 (a) 참조].
다음에, 금속판(10)의 양면에 레지스트층(R1)을 형성한다[도 3의 (b) 참조].
다음에, 금속판(10)의 상면측의 제1 레지스트층(R1)의 전체 영역을 노광·현상하며, 금속판(10)의 하면측의 제1 레지스트층(R1)을 외부 접속용 단자부(10b)에 대응한 정해진 형상이 묘화된 유리 마스크를 이용하여 노광·현상하여, 금속판(10)의 상면측의 전체 영역을 덮으며, 금속판(10)의 하면측의 외부 접속용 단자부(10b)에 대응한 부위가 개구된 제1 도금용 레지스트 마스크(31-1)를 형성한다[도 3의 (c) 참조].
다음에, 제1 도금용 레지스트 마스크(31-1)를 이용하여, 금속판(10)의 하면에 있어서의 외부 접속용 단자부(10b)에 대응한 부위에, 예컨대, 두께 0.3∼3 ㎛의 니켈 도금층, 두께 0.005∼0.1 ㎛의 팔라듐 도금층, 두께 0.0005∼0.1 ㎛의 금 도금층을 순서대로 적층하여, 외부 접속용 도금층(13)을 형성한다[도 3의 (d) 참조].
다음에, 제1 도금용 레지스트 마스크(31-1)를 제거하고[도 3의 (e) 참조], 금속판(10)의 상면에 빠른 박리성을 갖는 제2 레지스트층(R2)을 형성하고, 금속판(10)의 하면에 박리 시간이 5분 정도인 느린 박리성을 갖는 제2 레지스트층(R2')을 형성한다[도 3의 (f) 참조].
다음에, 정해진 리드 프레임 형상이 묘화된 유리 마스크를 이용하여 노광·현상하여, 에칭용 레지스트 마스크(32, 32')를 형성한다[도 3의 (g) 참조].
다음에, 양면에 에칭 가공을 실시하여, 정해진 리드 프레임 형상을 형성한다[도 3의 (h) 참조].
다음에, 금속판(10)의 상면측의 에칭용 레지스트 마스크(32)를 제거하고, 금속판(10)의 하면측의 에칭용 레지스트 마스크(32')는 제거하지 않고 남기고[도 3의 (i) 참조], 제2 도금용 레지스트 마스크로서 이용하여, 금속판(10)의 상면과 측면에, 바늘형의 돌기군을 갖는 조화 은 도금층(11)을 최외측 표층의 도금층으로서 형성한다[도 3의 (j) 참조].
다음에, 금속판(10)의 하면측의 레지스트 마스크(32')를 제거한다[도 3의 (k) 참조].
이에 의해, 본 실시형태의 리드 프레임(1)이 완성된다.
또한, 최외측 표층의 도금층으로서 바늘형의 돌기군을 갖는 조화 은 도금층(11)의 형성 순서는, 예컨대, 리드 프레임 기재(10)의 표면을 활성화 처리하는 것만으로 조화 은 도금층을 형성하거나, 하지의 구리의 확산을 억제할 수 있는 두께까지, 배리어 도금층으로서, 예컨대 니켈 도금층을 얇고 평활하게 형성하고, 그 위에 조화 은 도금층(11)을 형성한다. 이때, 조화 은 도금층(11)의 밀착성이 염려되는 경우는, 조화 은 도금 직전에, 예컨대 은 스트라이크 도금층을 형성하고, 그 위에 조화 은 도금층(11)을 형성하여도 좋다.
이때, 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 갖는, 표면적비(여기서는, 평활한 면의 표면적에 대한 조화 은 도금층의 표면적의 비율)가 1.30 이상 6.00 이하가 되는 바늘형의 돌기군을 갖는, 조화 은 도금층(11)을 형성하기 위해, 메탄술폰산계 은 도금액을 포함하는 은 도금욕 중의 은 농도를 1.0 g/L 이상 10 g/L 이하의 범위로 한다. 특히, 은 농도를 1.5 g/L 이상 5.0 g/L 이하의 범위로 하는 것이 보다 바람직하다.
은 농도가 1.0 g/L 미만이면, 충분한 조화 은 도금 피막을 형성할 수 없기 때문에 바람직하지 못하다. 은 농도가 10 g/L보다 높으면, 형성되는 조화 은 도금 피막이 평활 표면이 되어 버려, 은의 바늘형 결정을 얻을 수 없기 때문에 바람직하지 못하다.
또한, 하지와 조화 은 도금층(11)의 접합성을 향상시키기 위해 이용하는 은 스트라이크 도금의 대체로서, 팔라듐 또는 팔라듐을 함유하는 합금의 도금층을 이용함으로써, 하지와 조화 은 도금층(11)을 적합하게 접합시킬 수도 있다.
또한, 반도체 소자와의 접합성을 향상시키기 위해 금 또는 금을 함유하는 합금의 도금층을 조화 은 도금층(11) 아래에 형성하여도 좋다.
또한, 하지 도금층을 마련하지 않고 직접, 리드 프레임 기재 위에 형성하는 경우에는, 조화 은 도금층(11)의 두께는, 0.2 ㎛ 이상 필요하고, 0.2 ㎛ 이상 3.0 ㎛ 이하로 하는 것이 좋다. 또한 비용의 관점에서, 0.3 ㎛ 이상 1.0 ㎛ 이하로 하는 것이 보다 바람직하다.
또한, 반도체 소자와의 전기적 접속을 땜납으로 행하는 경우의 구리의 확산을 저지하는 배리어로서 기능하는 하지 도금층으로서 하지 도금층을 니켈/팔라듐 도금을 포함하는 도금층, 또는, 니켈/팔라듐/금 도금을 포함하는 도금층을 마련하는 경우는, 조화 은 도금층(11)의 두께는, 0.2 ㎛ 이상 3.0 ㎛ 이하로 하는 것이 좋다.
다음에, 본 실시형태의 리드 프레임(1)을 이용한 반도체 패키지의 제조 공정의 일례를, 도 4를 이용하여 설명한다.
먼저, 도 3에 나타낸 제조 순서에 따라 제조된, 본 실시형태의 리드 프레임(1)을 준비한다[도 4의 (a) 참조].
다음에, 리드 프레임(1)의 상면의 내부 접속용 단자부(10a) 위에, 땜납(14)을 인쇄하고, 그 위에 반도체 소자(20)를 탑재하여, 고정함으로써, 반도체 소자(20)의 전극과 리드 프레임(1)의 내부 접속용 단자부(10a)를 전기적으로 접속한다[도 4의 (b) 참조].
다음에, 몰드 금형을 이용하여, 리드 프레임(1)의 하면의 외부 접속용 단자부(10b) 이외의 공간 영역을 밀봉 수지(15)로 밀봉한다[도 4의 (c) 참조].
마지막으로, 다열 배열된 반도체 패키지를, 다이싱이나 프레스 등으로 개편화한다[도 4의 (d) 참조].
이에 의해, 본 실시형태의 리드 프레임(1)을 이용한 반도체 패키지(2)가 얻어진다[도 4의 (e) 참조].
제2 실시형태
도 5는 본 발명의 제2 실시형태에 따른 리드 프레임의 일례를 나타내는 도면이며, (a)는 상면도, (b)는 하면도, (c)는 (a)의 B-B 단면을 모식적으로 나타낸 설명도이다. 도 6은 본 발명의 제2 실시형태에 따른 다열 배열된 리드 프레임의 일례를 나타내는 평면도이다. 도 7은 본 발명의 제2 실시형태에 따른 반도체 소자 실장용의 리드 프레임의 제조 순서의 일례를 나타내는 설명도이다. 도 8은 본 발명의 제2 실시형태에 따른 반도체 소자 실장용의 리드 프레임을 이용한 반도체 패키지의 제조 순서의 일례를 나타내는 설명도이다.
본 실시형태의 리드 프레임(1')은, 도 5의 (a)에 나타내는 바와 같이, 반도체 소자가 탑재되는 패드부(10c)와, 패드부(10c)를 향하여 사방으로부터 신장한 복수의 단자를 구비하고, 도 5의 (c)에 나타내는 바와 같이, 구리계 재료를 포함하는 리드 프레임 기재(10)의 상면, 측면, 하면 중, 상면과 측면에, 조화 은 도금층(11)을 최외측 표층의 도금층으로서 구비하고 있다. 도 5 중, 도면 부호 10a는 반도체 소자와 전기적으로 접속하는 내부 접속용 단자부이고, 10b는 외부 접속용 단자부이다.
조화 은 도금층(11)은, 1.30 이상 6.00 이하의 표면적비(여기서는, 평활한 면의 표면적에 대한 조화 은 도금층의 표면적의 비율)가 되는 바늘형의 돌기군을 가지고 있다.
또한, 조화 은 도금층(11)은, 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 가지고 있다.
조화 은 도금층(11)의 평균 결정립경은, 0.28 ㎛보다 작은 크기를 가지고 있다.
또한, 본 실시형태에서는, 조화 은 도금층(11)은, 구리계 재료를 포함하는 리드 프레임 기재(10)를 하지로 하여 0.2 ㎛ 이상 3.0 ㎛ 이하의 두께로 형성되어 있다.
또한, 본 실시형태의 변형예로서, 구리계 재료를 포함하는 리드 프레임 기재(10)와 조화 은 도금층(11) 사이에, 고온 하에서의 구리의 확산을 저지하는 배리어 도금층으로서 기능하는 하지 도금층을 구비하여도 좋다. 그 경우의 하지 도금층은, 니켈 도금, 니켈/팔라듐 도금, 니켈/팔라듐/금 도금 중 어느 하나를 포함하는 도금층으로 구성할 수 있다. 그 경우, 조화 은 도금층(11)은, 0.2 ㎛ 이상 3.0 ㎛ 이하의 두께로 형성하는 것이 좋다.
자세하게는, 예컨대, 반도체 소자와의 전기적 접속을 와이어 본딩 방식으로 행하는 경우의 구리의 확산을 저지하는 배리어 도금층으로서 기능하는 하지 도금층을, 니켈 도금을 포함하는 도금층으로 구성하는 경우는, 조화 은 도금층(11)은, 0.2 ㎛ 이상 3.0 ㎛ 이하의 두께로 형성하는 것이 좋다.
또한, 예컨대, 반도체 소자와의 전기적 접속을 와이어 본딩 방식으로 행하는 경우의 구리의 확산을 저지하는 배리어 도금층으로서 기능하는 하지 도금층을, 니켈/팔라듐 도금을 포함하는 도금층으로 구성하는 경우는, 조화 은 도금층(11)은, 0.2 ㎛ 이상 3.0 ㎛ 이하의 두께로 형성하는 것이 좋다.
또한, 본 실시형태의 리드 프레임(1')은, 리드 프레임 기재(10)의 하면에, 니켈, 팔라듐, 금의 순서로 적층된 외부 접속용 도금층(13)을 구비하고 있다.
또한, 본 실시형태의 리드 프레임(1')은, 도 6에 나타내는 바와 같이 개개의 리드 프레임(1')이 다열 배열되어 있다.
다음에, 본 실시형태의 리드 프레임(1')의 제조 공정의 일례를, 도 7을 이용하여 설명한다.
본 실시형태의 리드 프레임(1')의 제조 공정은, 도 3에 나타낸 제1 실시형태의 리드 프레임(1)의 제조 공정과 대략 동일하고, 최외측 표층의 도금층으로서 바늘형의 돌기군을 갖는 조화 은 도금층(11)의 형성 순서도 제1 실시형태의 리드 프레임(1)에 있어서의 것과 대략 동일하다[도 7의 (a)∼도 7의 (k) 참조].
또한, 하지 도금층을 마련하지 않고 직접, 리드 프레임 기재 위에 형성하는 경우에는, 조화 은 도금층(11)의 두께는, 0.2 ㎛ 이상 필요하고, 0.2 ㎛ 이상 3.0 ㎛ 이하로 하는 것이 좋다. 또한 비용의 관점에서, 0.3 ㎛ 이상 1.0 ㎛ 이하로 하는 것이 보다 바람직하다.
또한, 반도체 소자와의 전기적 접속을 와이어 본딩 방식으로 행하는 경우의 구리의 확산을 저지하는 배리어로서 기능하는 하지 도금층으로서, 니켈 도금층을 마련하는 경우에는, 조화 은 도금층(11)의 두께는, 0.2 ㎛ 이상 3.0 ㎛ 이하로 하는 것이 좋다.
또한, 반도체 소자와의 전기적 접속을 와이어 본딩 방식으로 행하는 경우의 구리의 확산을 저지하는 배리어로서 기능하는 하지 도금층으로서, 니켈/팔라듐 도금을 포함하는 도금층을 마련하는 경우는, 조화 은 도금층(11)의 두께는, 0.2 ㎛ 이상 3.0 ㎛ 이하로 하는 것이 좋다.
다음에, 본 실시형태의 리드 프레임(1')을 이용한 반도체 패키지의 제조 공정의 일례를, 도 8을 이용하여 설명한다.
먼저, 도 7에 나타낸 제조 순서에 따라 제조된, 본 실시형태의 리드 프레임(1')을 준비한다[도 8의 (a) 참조].
다음에, 리드 프레임(1')의 상면의 패드부(10c) 위에, 다이 본드(16)를 통해 반도체 소자(20)를 탑재하여, 고정하며, 반도체 소자(20)의 전극과 리드 프레임(1')의 내부 접속용 단자부(10a)를 본딩 와이어(17)를 통해 전기적으로 접속한다[도 8의 (b) 참조].
다음에, 몰드 금형을 이용하여, 리드 프레임(1')의 하면의 외부 접속용 단자부(10b) 이외의 공간 영역을 밀봉 수지(15)로 밀봉한다[도 8의 (c) 참조].
마지막으로, 다열 배열된 반도체 패키지를, 다이싱이나 프레스 등으로 개편화한다[도 8의 (d) 참조].
이에 의해, 본 실시형태의 리드 프레임(1')을 이용한 반도체 패키지(2')가 얻어진다[도 8의 (e) 참조].
[실시예]
(실시예 1)
실시예 1의 리드 프레임은, 하지 도금 없이 리드 프레임 기재(10)를 하지로 하여, 리드 프레임 기재(10)의 상면과 측면에 조화 은 도금층(11)을 형성한 리드 프레임의 일례이다.
실시예 1에서는, 리드 프레임 기재(10)로서, 두께 0.2 ㎜, 폭 180 ㎜의 띠형 구리재를 준비하고[도 3의 (a) 참조], 이 구리재의 양면에, 두께 25 ㎛의 제1 레지스트층(R1)을 형성하고[도 3의 (b) 참조], 금속판(10)의 상면측의 제1 레지스트층(R1)의 전체 영역을 노광·현상하며, 금속판(10)의 하면측의 제1 레지스트층(R1)을 외부 접속용 단자부(10b)에 대응한 정해진 형상이 묘화된 유리 마스크를 이용하여 노광·현상하여, 금속판(10)의 상면측의 전체 영역을 덮으며, 금속판(10)의 하면측의 외부 접속용 단자부(10b)에 대응한 부위가 개구된 제1 도금용 레지스트 마스크(31-1)를 형성하였다[도 3의 (c) 참조].
다음에, 제1 도금용 레지스트 마스크(31-1)를 이용하여, 금속판(10)의 하면에 있어서의 외부 접속용 단자부(10b)에 대응한 부위에, 두께 1.0 ㎛의 니켈 도금층, 두께 0.01 ㎛의 팔라듐 도금층, 두께 0.001 ㎛의 금 도금층을 순서대로 적층하여, 외부 접속용 도금층(13)을 형성하였다[도 3의 (d) 참조].
다음에, 제1 도금용 레지스트 마스크(31-1)를 제거하고[도 3의 (e) 참조], 금속판(10)의 상면에 박리 시간이 1분 정도인 빠른 박리성을 갖는 제2 레지스트층(R2)을 형성하고, 금속판(10)의 하면에 박리 시간이 5분 정도인 느린 박리성을 갖는 제2 레지스트층(R2')을 형성하였다[도 3의 (f) 참조].
다음에, 정해진 리드 프레임 형상이 묘화된 유리 마스크를 이용하여 노광·현상하여, 에칭용 레지스트 마스크(32, 32')를 형성하였다[도 3의 (g) 참조].
다음에, 양면에 에칭 가공을 실시하여, 정해진 리드 프레임 형상을 형성하였다[도 3의 (h) 참조].
다음에, 박리액조에 1분 정도 침지하여, 금속판(10)의 상면측의 에칭용 레지스트 마스크(32)를 제거하고, 금속판(10)의 하면측의 에칭용 레지스트 마스크(32')는 제거하지 않고 남겼다[도 3의 (i) 참조].
다음에, 금속판(10)의 하면측의 에칭용 레지스트 마스크(32')를 제2 도금용 레지스트 마스크로서 이용하여, 금속판(10)의 상면과 측면에 대하여, 알칼리 및 산에 의해 전처리를 실시한 후, 다음과 같이 전기 도금 처리를 실시하였다.
메탄술폰산계 은 도금액을 포함하는, 은 농도 3.5 g/L의 은 도금욕을 이용하여, 온도 60℃, 전류 밀도 5 A/dm2로 45초간 도금을 행하여, 바늘형의 돌기군을 가지며, 표면적비(여기서는, 평활한 면의 표면적에 대한 조화 은 도금층의 표면적의 비율), 결정 방위 <001>, <111>, <101>의 비율, 결정립경(평균값)이 표 1에 나타내는 값이 되는, 두께가 약 1.5 ㎛인 조화 은 도금층(11)을 형성하였다[도 3의 (j) 참조].
다음에, 박리액조에 4분 정도 침지하여, 금속판(10)의 하면측의 레지스트 마스크(32')를 제거함[도 3의 (k) 참조]으로써, 실시예 1의 리드 프레임(1)을 얻었다.
(실시예 2)
실시예 2의 리드 프레임은, 반도체 소자와의 전기적 접속을 와이어 본딩(금 와이어 또는 구리 와이어) 방식으로 행하는 경우에, 하지의 배리어 도금층으로서, 리드 프레임 기재(10)의 상면과 측면에 니켈 도금층을 실시하여, 리드 프레임 기재(10)에 존재하는 구리의 열 확산을 방지하는 구조의 리드 프레임의 일례이다.
실시예 2에서는, 금속판(10)의 상면측의 에칭용 레지스트 마스크(32)의 제거[도 7의 (i) 참조], 금속판(10)의 상면과 측면에 대한 전기 도금의 전처리까지는 실시예 1과 대략 동일하게 행하였다. 그 후의 전기 도금 처리에 있어서, 먼저, 설파민산니켈과 염화니켈, 붕산을 포함하는 니켈 도금욕을 이용하여, 전류 밀도 2 A/dm2로 1분 30초간 도금을 행하여, 두께가 약 1.0 ㎛인 평활한 하지로서의 니켈 도금층을 형성하였다. 다음에, 메탄술폰산계 은 도금액을 포함하는, 은 농도 3.5 g/L의 은 도금욕을 이용하여, 온도 60℃, 전류 밀도 5 A/dm2로 15초간 도금을 행하여, 바늘형의 돌기군을 가지며, 표면적비(여기서는, 평활한 면의 표면적에 대한 조화 은 도금층의 표면적의 비율), 결정 방위 <001>, <111>, <101>의 비율, 결정립경(평균값)이 표 1에 나타내는 값이 되는, 두께가 약 0.5 ㎛인 조화 은 도금층(11)을 형성하였다. 그 후, 실시예 1과 대략 동일하게 금속판(10)의 하면측의 레지스트 마스크(32')를 제거하여[도 7의 (k) 참조], 실시예 2의 리드 프레임(1')을 얻었다.
(실시예 3)
실시예 3의 리드 프레임은, 실시예 2의 리드 프레임과 마찬가지로, 반도체 소자와의 전기적 접속을 와이어 본딩(금 와이어 또는 구리 와이어) 방식으로 행하는 경우에, 하지의 배리어 도금층으로서, 리드 프레임 기재(10)의 상면과 측면에 니켈 도금층과 팔라듐 도금층을 적층하여, 리드 프레임 기재(10)에 존재하는 구리의 열 확산을 방지하는 구조의 리드 프레임의 일례이다.
실시예 3에서는, 금속판(10)의 상면과 측면에 대한 전기 도금 처리에 있어서의 니켈 도금층의 형성까지는, 실시예 2와 대략 동일하게 행하였다. 다음에, 디클로로아민계 팔라듐 도금액을 포함하는 팔라듐 도금욕을 이용하여, 전류 밀도 2 A/dm2로 10초간 도금을 행하여, 두께가 약 0.01 ㎛인 평활한 하지로서의 팔라듐 도금층을 형성하였다. 다음에, 메탄술폰산계 은 도금액을 포함하는, 은 농도 3.5 g/L의 은 도금욕을 이용하여, 온도 60℃, 전류 밀도 5 A/dm2로 15초간 도금을 행하여, 바늘형의 돌기군을 가지며, 표면적비(여기서는, 평활한 면의 표면적에 대한 조화 은 도금층의 표면적의 비율), 결정 방위 <001>, <111>, <101>의 비율, 결정립경(평균값)이 표 1에 나타내는 값이 되는, 두께가 약 0.6 ㎛인 조화 은 도금층(11)을 형성하였다. 그 후, 실시예 1과 대략 동일하게 금속판(10)의 하면측의 레지스트 마스크(32')를 제거하여[도 7의 (k) 참조], 실시예 3의 리드 프레임(1')을 얻었다.
(실시예 4)
실시예 4의 리드 프레임은, 반도체 소자와의 전기적 접속을 땜납으로 행하는 경우에, 하지의 배리어 도금으로서, 리드 프레임 기재(10)의 상면과 측면에 은 도금층을 실시함으로써, 땜납에의 은 확산을 용이하게 한 구조의 리드 프레임의 일례이다.
실시예 4에서는, 금속판(10)의 상면측의 에칭용 레지스트 마스크(32)의 제거[도 3의 (i) 참조], 금속판(10)의 상면과 측면에 대한 전기 도금의 전처리까지는 실시예 1과 대략 동일하게 행하였다. 그 후의 전기 도금 처리에 있어서, 시안계 은 도금액을 포함하는 은 도금욕을 이용하여, 전류 밀도 3 A/dm2로 60초간 도금을 행하여, 두께가 약 1.1 ㎛인 평활한 하지로서의 은 도금층을 형성하였다. 다음에, 메탄술폰산계 은 도금액을 포함하는, 은 농도 3.5 g/L의 은 도금욕을 이용하여, 온도 60℃, 전류 밀도 5 A/dm2로 15초간 도금을 행하여, 바늘형의 돌기군을 가지며, 표면적비(여기서는, 평활한 면의 표면적에 대한 조화 은 도금층의 표면적의 비율), 결정 방위 <001>, <111>, <101>의 비율, 결정립경(평균값)이 표 1에 나타내는 값이 되는, 두께가 약 0.6 ㎛인 조화 은 도금층(11)을 형성하였다. 그 후, 실시예 1과 대략 동일하게 금속판(10)의 하면측의 레지스트 마스크(32')를 제거하여[도 3의 (k) 참조], 실시예 4의 리드 프레임(1)을 얻었다.
(실시예 5)
실시예 5의 리드 프레임은, 실시예 4의 리드 프레임과 마찬가지로, 반도체 소자와의 전기적 접속을 땜납으로 행하는 경우에, 하지의 배리어 도금으로서, 리드 프레임 기재(10)의 상면과 측면에 니켈 도금층과 팔라듐 도금층과 금 도금층을 적층하여, 리드 프레임 기재(10)에 존재하는 구리의 확산을 방지하는 구조의 리드 프레임의 일례이다.
실시예 5에서는, 금속판(10)의 상면과 측면에 대한 전기 도금 처리에 있어서의 팔라듐 도금층의 형성까지는, 실시예 3과 대략 동일하게 행하였다. 다음에, 시안계 금 도금액을 포함하는 금 도금욕을 이용하여, 전류 밀도 2 A/dm2로 10초간 도금을 행하여, 두께가 약 0.001 ㎛인 평활한 하지로서의 금 도금층을 형성하였다. 다음에, 메탄술폰산계 은 도금액을 포함하는, 은 농도 3.5 g/L의 은 도금욕을 이용하여, 온도 60℃, 전류 밀도 5 A/dm2로 15초간 도금을 행하여, 바늘형의 돌기군을 가지며, 표면적비(여기서는, 평활한 면의 표면적에 대한 조화 은 도금층의 표면적의 비율), 결정 방위 <001>, <111>, <101>의 비율, 결정립경(평균값)이 표 1에 나타내는 값이 되는, 두께가 약 0.5 ㎛인 조화 은 도금층(11)을 형성하였다. 그 후, 실시예 1과 대략 동일하게 금속판(10)의 하면측의 레지스트 마스크(32')를 제거하여[도 3의 (k) 참조], 실시예 5의 리드 프레임(1)을 얻었다.
(비교예 1)
비교예 1의 리드 프레임은, 하지 도금 없이 리드 프레임 기재의 상면과 측면에 평활한 은 도금층을 형성한 리드 프레임의 일례이다.
비교예 1에서는, 금속판의 상면측의 에칭용 레지스트 마스크의 제거, 금속판의 상면과 측면에 대한 전기 도금의 전처리까지는 실시예 1과 대략 동일하게 행하였다. 그 후의 전기 도금 처리에 있어서, 시안계 은 도금액을 포함하는, 은 농도 65 g/L의 은 도금욕을 이용하여, 전류 밀도 3 A/dm2로 3분간 도금을 행하여, 평활면을 갖는, 두께가 약 2.5 ㎛인 은 도금층을 형성하였다. 그 후, 실시예 1과 대략 동일하게 금속판의 하면측의 레지스트 마스크를 제거하여, 비교예 1의 리드 프레임을 얻었다.
(비교예 2)
비교예 2의 리드 프레임은, 표면적비(여기서는, 평활한 면의 표면적에 대한 은 도금층의 표면적의 비율)가 1.30 미만인 요철에 의한 조화면을 갖는 은 도금층을 리드 프레임 기재의 상면과 측면에 형성한 리드 프레임의 일례이다.
비교예 2에서는, 금속판의 상면측의 에칭용 레지스트 마스크의 제거, 금속판의 상면과 측면에 대한 전기 도금의 전처리까지는 실시예 1과 대략 동일하게 행하였다. 그 후의 전기 도금 처리에 있어서, 시안계 은 도금액을 포함하는, 은 농도 65 g/L의 은 도금욕을 이용하여, 전류 밀도 3 A/dm2로 6분간 도금을 행하여, 평활한 면을 갖는, 두께가 약 5.0 ㎛인 은 도금층을 형성하였다. 다음에, 은 도금 박리액을 이용하여, 은 도금층의 표면을, 2분간 마이크로 에칭 처리를 실시함으로써, 은 도금층의 표면에 요철을 갖는 조화면을 형성하였다. 이때, 표면에 요철을 갖는 조화면이 형성된 은 도금층의 두께는 2.8 ㎛가 되어, 평활면을 갖는 은 도금층의 약 절반 정도의 두께가 되었다. 그 후, 실시예 1과 대략 동일하게 금속판의 하면측의 레지스트 마스크를 제거하여, 비교예 2의 리드 프레임을 얻었다.
(비교예 3)
비교예 3의 리드 프레임은, 리드 프레임 기재의 상면과 측면에, 표면에 조화면을 갖는 하지 도금층을 형성하고, 그 위에 은 도금층을 형성한 리드 프레임의 일례이다.
비교예 3에서는, 금속판의 상면측의 에칭용 레지스트 마스크의 제거, 금속판의 상면과 측면에 대한 전기 도금의 전처리까지는 실시예 1과 대략 동일하게 행하였다. 그 후의 전기 도금 처리에 있어서, 먼저, 설파민산니켈과 염화니켈, 붕산을 포함하는 니켈 도금욕을 이용하여, 전류 밀도 2 A/dm2로 7분 30초간 도금을 행하여, 평활한 면을 갖는, 두께가 약 5.0 ㎛인 니켈 도금층을 형성하였다. 다음에, 니켈 도금 박리액을 이용하여, 니켈 도금층의 표면을, 2분간 마이크로 에칭 처리를 실시함으로써, 니켈 도금층의 표면에 요철을 갖는 조화면을 형성하였다. 이때, 표면에 요철을 갖는 조화면이 형성된 니켈 도금층의 두께는 2.6 ㎛가 되어, 평활면을 갖는 니켈 도금층의 약 절반 정도의 두께가 되었다. 다음에, 시안계 은 도금액을 포함하는, 은 농도 65 g/L의 은 도금욕을 이용하여, 전류 밀도 3 A/dm2로 1분 30초간 도금을 행하여, 니켈 도금층의 조화면의 형상을 추종한, 표면적비(여기서는, 평활한 면의 표면적에 대한 은 도금층의 표면적의 비율), 결정 방위 <001>, <111>, <101>의 비율, 결정립경(평균값)이 표 1에 나타내는 값이 되는, 두께가 약 1.5 ㎛인, 요철을 갖는 조화면을 갖는 은 도금층을 형성하였다. 그 후, 실시예 1과 대략 동일하게 금속판의 하면측의 레지스트 마스크를 제거하여, 비교예 3의 리드 프레임을 얻었다.
실시예 1∼5, 비교예 1∼3의 각각의 리드 프레임에 있어서의 도금 구성 요건(도금층의 종류 및 두께, 표면적비(여기서는, 평활한 면의 표면적에 대한 (조화 또는 평활) 은 도금층의 표면적의 비율), 은 도금층의 결정 방위 비율, 결정립경(평균값))을 표 1에 나타낸다.
또한, 결정 방위 비율은, 주사형 전자 현미경(SEM: Scanning Electron Microscope)을 이용하여, 10,000배로 관찰한 시야에 대해서 전자선 후방 산란 회절 해석 장치(ESBD: Electron Backscatter Diffraction)에 의해 해석을 행하고, <001>, <111>, <101>의 각 방위에 대한 허용 각도를 15°로 하여 산출하였다. 또한, 결정립경은, 방위차 15°이상을 입계로 하여 구한 결정립의 면적 원상당 직경으로 하였다.
또한, 은 도금층의 도금 두께는, 형광 X선 분석 장치(SII 제조 SFT3300)를 이용하여 측정하고, 니켈, 팔라듐, 금 도금을 이용한 도금층의 도금 두께는, 형광 X선 분석 장치(SII 제조 SFT3300)를 이용하여 측정하였다.
또한, 표면적비는, 3D 레이저 현미경(OLYMPUS 제조 OLS4100)을 이용하여 측정하였다.
Figure pat00001
수지 밀착성의 평가
완성된 실시예 1∼5, 비교예 1∼3의 각각의 리드 프레임의 조화 은 도금층(비교예 1에서는 평활한 은 도금층) 위에, 평가용의 Φ2 ㎜의 원통형의 수지 몰드를 형성하였다. 이 수지에 대하여, 본드 테스터로서 Dage Series 4000(Dage사 제조)을 이용하여 쉐어 강도를 측정함으로써 수지 밀착성의 평가를 행하였다.
실시예 1∼5, 비교예 1∼3의 각각의 수지 밀착성의 평가 결과를 표 2에 나타낸다.
Figure pat00002
비교예 1의 리드 프레임은, 쉐어 강도가 10 ㎫이며, 실용에 있어서 충분한 수지 밀착성을 가지고 있다고는 말하기 어려운 것이 인정되었다.
이에 대하여, 실시예 1∼5의 리드 프레임은, 표 2에 나타내는 바와 같이, 모두, 비교예 1의 리드 프레임에 있어서의 쉐어 강도의 1.5배의 쉐어 강도를 가지며, 수지 밀착성이 각별히 향상한 것이 인정되었다.
한편, 비교예 2, 3의 리드 프레임은, 비교예 1의 리드 프레임에 있어서의 쉐어 강도에 비하면, 쉐어 강도가 높고, 수지 밀착성이 향상하였지만, 비교예 1의 리드 프레임에 있어서의 쉐어 강도와 비교하여, 1.1배의 쉐어 강도에 머물러, 실시예 1∼5의 리드 프레임과 같은 각별한 수지 밀착성 향상 효과는 얻어지지 않는 것이 인정되었다.
생산성의 평가
실시예 1∼5, 비교예 2, 3의 각각의 리드 프레임에 있어서의 최외측 표층의 도금층의 표면 형태를, 조화면을 갖는 형태로 형성하기에 요한 가공 시간 및 은 도금량을 비교하여, 생산성을 평가하였다. 생산성의 평가에 있어서는, 최외측 표층의 도금층으로서 평활한 은 도금층이 형성된, 비교예 1의 리드 프레임에 있어서의 그 가공 시간, 은 도금의 사용량을 각각 100으로 하였을 때의 상대적인 수치를 평가값으로서 이용하였다. 또한, 리드 프레임의 도금 가공은 라인 반송되고 있는 상태에서 행하기 때문에, 그 가공 시간의 평가값은, 각 실시예, 비교예의 리드 프레임의 도금 가공에 있어서, 최장의 도금 시간이 필요한 금속 도금층의 형성에 요한 시간에 기초하여 산출하였다(실시예 1: 조화 은 도금, 실시예 2, 3, 5: 평활 니켈 도금, 실시예 4: 평활 은 도금, 비교예 2: 평활 은 도금, 비교예 3: 평활 니켈 도금).
실시예 1∼5, 비교예 2, 3의 각각의 생산성(최외측 표층의 도금층의 표면 형태를, 조화면을 갖는 형태로 형성하기에 요한 가공 시간 및 은 도금량)의 평가 결과를 표 2에 나타낸다.
비교예 2의 리드 프레임은, 평활한 면을 갖는, 두께가 약 5.0 ㎛인 은 도금층을 형성한 후에, 은 도금 박리액을 이용하여, 마이크로 에칭 처리를 실시함으로써, 은 도금층의 표면에 요철을 갖는 조화면을 형성한 예이지만, 표면에 요철을 갖는 조화면이 형성된 은 도금층의 두께는 2.8 ㎛로, 평활면을 갖는 은 도금층의 약 절반 정도의 두께가 되었고, 표 2에 나타내는 바와 같이, 가공 시간이 200, 은 사용량이 200이 되어, 가공 시간이 증대하는 것에 더하여, 원가가 비싼 은의 비용이 대폭 증대하여, 생산성이 악화하는 것이 인정되었다.
비교예 3의 리드 프레임은, 평활한 면을 갖는, 두께가 약 5.0 ㎛인 니켈 도금층을 형성한 후에, 니켈 도금 박리액을 이용하여, 마이크로 에칭 처리를 실시함으로써, 은 도금층의 표면에 요철을 갖는 조화면을 형성한 예이지만, 표면에 요철을 갖는 조화면이 형성된 니켈 도금층의 두께는 2.6 ㎛로, 평활면을 갖는 니켈 도금층의 약 절반 정도의 두께가 되었고, 표 2에 나타내는 바와 같이, 가공 시간이 250, 은 사용량이 60이 되어, 은의 비용은 어느 정도 저감할 수 있지만, 가공 시간이 대폭 증대하여, 생산성이 대폭 악화하는 것이 인정되었다.
이에 대하여, 실시예 1∼5의 리드 프레임은, 표 2에 나타내는 바와 같이, 모두, 가공 시간이 25∼50, 은 사용량이 20∼60이 되어, 비교예 2의 리드 프레임에 비해서, 가공 시간이 75∼87.5％, 은 사용량이 70∼90％ 저감하여, 생산성이 각별히 향상한 것이 인정되었다.
또한, 실시예 2, 3, 5의 리드 프레임은, 비교예 3의 리드 프레임에 비해서, 가공 시간이 80％, 은 사용량이 67％ 저감하여, 생산성이 각별히 향상한 것이 인정되었다. 또한, 실시예 1과 실시예 4의 리드 프레임은, 은 사용량이 비교예 3의 리드 프레임과 같은 정도이기는 하지만, 비교예 2의 리드 프레임에 비해서 대폭 저감하였고, 또한, 가공 시간이 비교예 3의 리드 프레임에 비해서, 88∼90％ 저감하여, 생산성이 각별히 향상한 것이 인정되었다.
이상, 본 발명의 바람직한 실시형태 및 실시예에 대해서 상세하게 설명하였지만, 본 발명은, 전술한 실시형태 및 실시예에 제한되는 일없이, 본 발명의 범위를 일탈하는 일없이, 전술한 실시형태 및 실시예에 여러 가지의 변형 및 치환을 가할 수 있다.
또한, 본 발명의 리드 프레임에 있어서는, 리드 프레임 기재의 재질을 구리 합금 등의 구리계 재료로 하였지만, 리드 프레임 기재의 재질을 니켈계 합금으로 하는 것도 적용 가능하다.
또한, 바늘형의 돌기군을 갖는 조화면의 표면적비 및 결정 구조를 손상시키지 않는 정해진 두께이면, 본 발명의 리드 프레임에 있어서, 최외측 표층의 도금층으로서 구비하는 바늘형의 돌기군을 갖는 조화 은 도금층 위에, 커버용의 도금층으로서, 예컨대, 은 도금층이나, 니켈, 팔라듐, 금을 조합한 도금층을 더 적층하는 것도 가능하다.
본 발명의 리드 프레임은, 최외측 표층에 은 도금층을 구비한 리드 프레임을 이용하여 수지 밀봉형의 반도체 패키지를 제조하는 것이 필요한 분야에 유용하다.
1 리드 프레임
2 반도체 패키지
10 리드 프레임 기재(금속판)
10a 내부 접속용 단자부
10b 외부 접속용 단자부
10c 패드부
11 조화 은 도금층
13 외부 접속용 도금층
14 땜납
15 밀봉 수지
16 다이 본드
17 본딩 와이어
20 반도체 소자
31-1 도금용 레지스트 마스크
32 에칭용 레지스트 마스크
32' 에칭 및 도금 겸용 레지스트 마스크
R1 제1 레지스트층
R2 (빠른 박리성을 갖는) 제2 레지스트층
R2' (느린 박리성을 갖는) 제2 레지스트층

Claims (4)

  1. 구리계 재료를 포함하는 리드 프레임 기재의 상면, 측면, 하면 중 상기 상면과 측면에, 바늘형의 돌기군을 갖는 조화(粗化) 은 도금층을 최외측 표층의 도금층으로서 구비하고, 상기 조화 은 도금층은 결정 방위 <001>, <111>, <101>의 각각의 비율 중 결정 방위 <101>의 비율이 가장 높은 결정 구조를 갖는 것을 특징으로 하는 리드 프레임.
  2. 제1항에 있어서, 상기 조화 은 도금층의 평균 결정립경은 0.28 ㎛보다 작은 것을 특징으로 하는 리드 프레임.
  3. 제1항 또는 제2항에 있어서, 상기 리드 프레임 기재와 상기 조화 은 도금층 사이에, 하지 도금층을 구비하는 것을 특징으로 하는 리드 프레임.
  4. 제1항 또는 제2항에 있어서, 상기 리드 프레임 기재의 하면에, 니켈, 팔라듐, 금의 순서로 적층된 도금층을 구비하는 것을 특징으로 하는 리드 프레임.
KR1020200020524A 2019-03-22 2020-02-19 리드 프레임 KR20200112658A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-055685 2019-03-22
JP2019055685A JP6741356B1 (ja) 2019-03-22 2019-03-22 リードフレーム

Publications (1)

Publication Number Publication Date
KR20200112658A true KR20200112658A (ko) 2020-10-05

Family

ID=72047922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200020524A KR20200112658A (ko) 2019-03-22 2020-02-19 리드 프레임

Country Status (5)

Country Link
US (1) US10903150B2 (ko)
JP (1) JP6741356B1 (ko)
KR (1) KR20200112658A (ko)
CN (1) CN111725170A (ko)
TW (1) TWI831944B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201800005354A1 (it) 2018-05-14 2019-11-14 Dispositivo a semiconduttore e procedimento corrispondente
DE102018128109A1 (de) * 2018-11-09 2020-05-14 Infineon Technologies Ag Ein clip mit einem diebefestigungsabschnitt, der konfiguriert ist, um das entfernen von hohlräumen beim löten zu fördern
JP6736716B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 リードフレーム
CN113782453B (zh) * 2021-11-12 2022-02-08 深圳中科四合科技有限公司 一种引线框架的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5151438Y2 (ko) 1975-09-22 1976-12-09
JP3259894B2 (ja) 1996-04-30 2002-02-25 ソニー株式会社 リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置
JP4853508B2 (ja) 2008-11-05 2012-01-11 住友金属鉱山株式会社 リードフレームの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
JP3776824B2 (ja) * 2002-04-05 2006-05-17 株式会社東芝 半導体発光素子およびその製造方法
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
US20060125062A1 (en) * 2004-12-15 2006-06-15 Zuniga-Ortiz Edgar R Semiconductor package having improved adhesion and solderability
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
JP5151438B2 (ja) 2007-12-10 2013-02-27 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
KR101802850B1 (ko) * 2011-01-11 2017-11-29 해성디에스 주식회사 반도체 패키지
US9449188B2 (en) * 2014-10-10 2016-09-20 Salesforce.Com, Inc. Integration user for analytical access to read only data stores generated from transactional systems
JP6621681B2 (ja) * 2016-02-17 2019-12-18 株式会社三井ハイテック リードフレーム及びその製造方法、並びに半導体パッケージ
DE102016118784A1 (de) * 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
JP6828959B2 (ja) * 2017-01-17 2021-02-10 大口マテリアル株式会社 リードフレームおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5151438Y2 (ko) 1975-09-22 1976-12-09
JP3259894B2 (ja) 1996-04-30 2002-02-25 ソニー株式会社 リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置
JP4853508B2 (ja) 2008-11-05 2012-01-11 住友金属鉱山株式会社 リードフレームの製造方法

Also Published As

Publication number Publication date
TW202100808A (zh) 2021-01-01
TWI831944B (zh) 2024-02-11
JP2020155748A (ja) 2020-09-24
US20200303288A1 (en) 2020-09-24
CN111725170A (zh) 2020-09-29
JP6741356B1 (ja) 2020-08-19
US10903150B2 (en) 2021-01-26

Similar Documents

Publication Publication Date Title
KR20200112658A (ko) 리드 프레임
KR102633614B1 (ko) 반도체 소자 탑재용 부품, 리드 프레임 및 반도체 소자 탑재용 기판
KR20200112659A (ko) 리드 프레임
TWI820313B (zh) 導線架
KR102633619B1 (ko) 반도체 소자 탑재용 기판
KR102633615B1 (ko) 반도체 소자 탑재용 기판
KR20200112657A (ko) 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application