KR100286151B1 - 집적 회로 패키지, 리드 프레임, 및 그 제조물 - Google Patents

집적 회로 패키지, 리드 프레임, 및 그 제조물 Download PDF

Info

Publication number
KR100286151B1
KR100286151B1 KR1019940018374A KR19940018374A KR100286151B1 KR 100286151 B1 KR100286151 B1 KR 100286151B1 KR 1019940018374 A KR1019940018374 A KR 1019940018374A KR 19940018374 A KR19940018374 A KR 19940018374A KR 100286151 B1 KR100286151 B1 KR 100286151B1
Authority
KR
South Korea
Prior art keywords
layer
palladium
nickel
microinches
thick
Prior art date
Application number
KR1019940018374A
Other languages
English (en)
Other versions
KR950004511A (ko
Inventor
조세프안토니아브스
이고르벨코카디자
에드워드존쿠드락
조세프존마이사노
Original Assignee
엘리 웨이스 , 알 비 레비
에이티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리 웨이스 , 알 비 레비, 에이티 앤드 티 코포레이션 filed Critical 엘리 웨이스 , 알 비 레비
Publication of KR950004511A publication Critical patent/KR950004511A/ko
Application granted granted Critical
Publication of KR100286151B1 publication Critical patent/KR100286151B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9265—Special properties
    • Y10S428/929—Electrical contact feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12875—Platinum group metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component

Abstract

리드 프레임을 갖는 패키지 장치, 리드 프레임, 및 제조물은 베이스 금속, 그 베이스 금속상의 니켈층, 및 니켈층상의 금속층들의 보호 합성층(protective composite)를 포함한다. 합성층은 니켈층에 후속하여, 팔라듐층 또는 연금 주향층, 팔라듐-니켈 합금층, 팔라듐층, 그리고 금층을 포함한다. 팔라듐 또는 연금 주향층은 주로 Ni와 Pd-Ni 합금층들 사이의 본딩(접합)층으로서, 후속적인 층들의 다공성을 더욱 감소시키는 층으로 동작하고, Pd-Ni 합금층은 베이스 금속 이온에 대한 트랩으로, Pd층은 Pd-Ni 합금층으로부터의 Ni 이온에 대한 트랩으로서 동작하며, 그리고, 외측 금층은 Pd층의 품질을 상호 작용적으로 향상시킨다. 이러한 각종 층들은 처리 및 사용 조건에 따라, 그들이 설계된 역활을 각각 효과적으로 성취하기에 충분한 두께를 가진다. 연금 주향층상의 Pd는 1 내지 5 마이크로인치, Pd-Ni 합금층은 4 내지 100 마이크로인치, Pd 층은 1 내지 100 마이크로인치, 그리고, 외측 금층은 1 내지 100 마이크로인치 두께일 수 있다.

Description

집적 회로 패키지, 리드 프레임, 및 그 제조물
제1도는 전형적인 리드 프레임과 그 위에 실장된 IC 유닛의 개략적인 평면도.
제2도는 제1도의 2-2 라인을 따라 취해진 밀봉 장치 일부분의 개략적인 횡단면도.
제3도는 본 발명에 따른 복합 도금층들을 도시하는 리드의 작은 세로 부분의 단면을 확대하여 개략적으로 도시한 도면.
제4도는 5시간 동안 250℃에서 열 처리 받은 후 본 발명에 따른 합성층의 오제 깊이 프로파일 분석의 플롯도.
제5도는 5시간 동안 250℃에서 열 처리를 받은 후 금 플래시가 없는 합성층의 오제 깊이 프로파일 분석의 플롯도.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 리드 프레임 11 : 집적 회로 유닛
12 : 패들 13 : 리드
14 : 댐바 17 : 땜납 또는 접착
18 : 와이어 19 : 몰딩된 패키지 매체
20 : 베이스 금속 21 : 니켈층
22 : 보호 합성층 23 : 팔라듐 또는 연금 주향층
24 : 팔라듐-니켈 합금층 25 : 팔라듐층
26 : 금층
본 발명은 보호 밀봉재(protective enclosure)내에 집적 회로 유닛 및 리드 프레임이 봉입되는 집적 회로 장치에 관한 것이다.
보호 밀폐함내에 봉입되는 집적 회로(IC) 유닛 및 리드 프레임을 갖는 집적 회로(IC) 디바이스는, 소비자의 전자 제품, 가정용 기구, 컴퓨터, 자동차, 원거리 통신, 로보트 및 군사 설비를 포함한 제품에서 광범위하게 사용된다. IC 유닛은 플래스틱 또는 세라믹 지원 베이스상에 하나 이상의 IC 칩과 다른 전자 부품을 포함하는 하이브리드 집적 회로 모듈과 집적 회로 칩을 포함한다.
IC 유닛을 IC 디바이스 외부 회로에 전기적으로 상호접속하는 수단은 리드 프레임 형태를 취한다. 리드 프레임은 IC 유닛이 실장되는 중앙 영역을 한정하는 다수의 리드(또는 리드 핑거(lead finger))내에 금속 블랭크(metal blank)를 스탬핑(stamping)하거나 또는 에칭(etching)하여, 구리, 구리 합금 또는 철-니첼 합금과 같은 전기적으로 전도성인 물질로 형성된다. 리드 프레임은 전형적으로 실장 패들(paddle) 및 패들에 인접한 위치로부터 연장되는 다수의 개별적인 리드 부재들을 포함한다. 패들이 없는 경우에, 리드는, IC 유닛이 리드의 단부에 의해 지지되거나, 리드의 단부가 IC 유닛과 인접한 또는 이격된 위치에 위치하거나 또는 리드의 단부가 IC 유닛의 주변을 오버래핑하도록 형성된다.
블랭크된 리드 프레임들은, 전형적으로 통상적인 방식으로 리드 프레임의 표면상에 니켈층으로 도금된다. 니켈 도금은 리드 프레임의 표면으로의 구리 확산에 대한 장벽으로서 기능하고 리드 프레임 표면상에 구리 산화물 및 황화물과 같은 반응성 구리 산물을 형성하기 위한 것이다. 불행히도, 400 마이크로인치(microinches)(10.2 마이크로미터)보다 얇은 두께인 니켈층은 구리가 리드 프레임의 표면으로의 확산 및 이동을 통해 발생하는 기공(pores)을 포함하게 된다. 그러나, 400 마이크로인치보다 두꺼운 두께를 갖는 층들은 결국에 리드가 구부려질 때에 균열되는 경향이 있다.
구리가 400 마이크로인치보다 얇은 두께의 니켈층을 통해 확산되지 못하도록하거나 또는 적어도 이러한 확산 효과를 감소시키고자 하는 시도는, 니켈층 상부에 얇은 팔라듐층 또는 팔라듐/니켈 합금층을 침착시킴으로써 이루어진다(1987년 12월 23일 출원된 유럽 특허 제 0250146 호를 참조하기 바람). 그러나, 산화물, 황화물 및 그외 다른 구리 반응성 산물을 포함하는 구리 부식 산물이 계속하여 리드 프레임상에 나타나고 리드 프레임의 표면을 변색시키며 땜납 적합성(solderability)을 떨어뜨린다. 이러한 단점들을 극복하기 위한 또다른 시도는 구리 베이스부터 상향되는 순서로, 5 마이크로인치(127 나노미터) 두께의 니켈 주향층(nickel strike layer), 3 마이크로인치(76 나노미터) 두께의 팔라듐/니켈 합금층, 니켈층 및 팔라듐층을 포함하는 다수의 층들로 이 구리 베이스를 도금함으로써 이루어진다. 니켈 주향층 및 팔라듐/니켈 합금층은 리드 프레임 표면으로의 구리 이온 이동에 대한 장벽으로서 가능하여, 보다 얇은(400 마이크로인치보다 적은) 니켈층의 사용이 가능하다(1989년 10월 4일 발행된 유럽 특허 제 0335608 호를 참조). 그러나, 이러한 층들의 조합은 또한 밀봉된 디바이스의 제조 과정에 필요한 처리 단계의 영향을 견딜 수 있는 산물을 초래하지 않는다. 따라서, 베이스 금속의 만족 할만한 적용범위를 제공할 수 있는 코팅 또는 코팅의 조합이 필요하다.
본 발명은 리드 프레임을 갖는 패키지 장치, 리드 프레임, 그리고 베이스 금속, 베이스 금속상의 니켈층, 니켈층상의 금속층들의 보호 합성층을 포함하는 제조물을 구현한다. 합성층은 니켈층상에 이어 팔라듐 또는 연금 주향층, 팔라듐-니켈 합금층, 팔라듐층 및 금층을 포함한다. 팔라듐 또는 연금 주향층은 Ni와 Pd-Ni 합금층들간의 본딩(접착)층으로서, 그리고 후속적인 층들의 다공성 감소를 증강시키는 층으로서 작용하고, Pd-Ni 합금층은 베이스 금속 이온에 대한 트램(trap)으로서 작용하며, Pd 층은 Pd-Ni 합금층으로부터의 Ni 이온에 대한 트랩으로 작용하고, 금층은 Pd 층의 품질을 상호 작용적으로 증강시킨다. 각종 층들은 처리 및 사용 조건에 따라, 각각의 설계된 역할을 효과적으로 수행하기에 충분한 두께이다. Pd 또는 Au 주향은 1 내지 5 마이크로인치 두께로, Pd-Ni 합금은 4 내지 100 마이크로인치 두께로, Pd는 1 내지 100 마이크로인치 인치로, 그리고 외측 금층은 1 내지 100 마이크로인치 두께로 침착될 수 있다.
제 1 도에는 집적 회로(IC) 유닛(11)에 사용되는 전형적인 리드 프레임(10)의 평면도가 도시되어 있다. 리드 프레임은 그 위에 IC 유닛이 본딩되는 패들(12) 및 리드(13)를 포함한다. 이러한 단(stage)에서 리드(13)를 상호접속시키는 댐바(dam bar)(14)가 파선(15)으로 도시된 영역상에 패키징 매체가 제공된 후에 잘려진다.
예시를 위해, 본 발명은 패키징 매체가 에폭시와 같은 몰딩 플래스틱 물질인 IC 패키징에 관하여 기술될 것이다. 그러나, 본 발명은 IC 유닛과 리드가 세라믹 또는 하이브리드 세라믹 및 금속 패키지로 봉입되는 또다른 실시예에도 적용가능하다.
제 2 도는 패키지(16)의 개략적인 횡단면이 도시되어 있다. 패키지는 IC 유닛(11), 패들(12) 및 리드(13)를 포함한다. 땜납 또는 접착제(17)에 의해 패들상에 본딩되는 IC 유닛은 와이어 또는 탭(tab)(18)을 통해 리드에 전기적으로 접속 된다. IC 유닛(11), 패들(12), 와이어(18), 및 패들에 인접한 리드의 일부는 몰딩 패키징 매체(19)에 봉입된다. 리드는 베이스 금속(20), 베이스 금속상의 니켈층(21), 니켈층상의 보호 합성층(22)를 포함한다.
베이스 금속(20)은 전형적으로 구리 또는 구리 합금이다. CDA No. 102(99.9% Cu, 나머지는 Ag), CDA No. 103(99.95% Cu와, 0.001-0.005 P, 및 Au), No. 151(99.9 Cu, 0.1% Zn), No. 155(97.8 Cu, 0.034 Ag, 0.058 P, 0.11 Mg),No. 194(97.5 Cu, 2.35 Fe, 0.003 P, 0.12 Zn),및 KLF 125(94.55 Cu, 3.2 Ni, 1.25 Sn, 0.7 Si)와 같은 구리 합금이 리드 프레임에 사용되는 대표적 물질이다. 철-니켈 합금과 같은 다른 합금들이 베이스 금속으로서 또한 사용될 수 있다.
전술한 EP 특허 출원은 주로 베이스 금속으로부터 리드 프레임의 리드 표면으로의 구리 및 구리 산물의 확산을 방지하거나 또는 적어도 감소시키는데 적합한 금속 코팅에 관한 것이다. 그러나, 리드 표면에서, 니켈 및 니켈산화물과 같은 니켈 산물의 존재가 구리 및 구리 산물의 존재보다 땜납 적합성의 관점에서 더 큰 관심이 있다. 표면상의 5 원자 퍼센트 또는 이보다 적은 니켈의 존재는 표면의 땜납 적합성에 유해한 영향을 미친다. 고온 및 산화 조건을 포함하는 각종 처리 단계의 효과로 인해, 니켈 및 니켈 산물은 오버레이층(overlay layer)으로 확산되고 이 오버레이층의 금속 부품과 내부 반응을 일으킨다. 니켈 산화물과 같은 니켈 산물은 땜납 및 본딩 처리를 방해한다. 더욱이, 이들은 통상적인 산성 클리닝(acidc cleaning)으로 제거하기 어렵다.
이러한 문제점은 니켈층(21) 상부에 총 두께가 10 마이크로인치인 다중층 구조를 갖는 보호 합성층(22)를 침착시켜, 구리 및 구리 산물과 니켈 및 니켈 산물이 리드의 외측 표면에 이동하는 것을 더욱 막거나 또는 적어도 실질적으로 감소시키므로써 해결된다. 제 3 도에는 리드(13)의 일부분의 횡단면이 확대되어 도시되어 있다. 합성층(22)은 니켈층(21)으로부터 상향되는 순서로 팔라듐 또는 연금 주향층(23), 팔라듐 니켈 합금층(24), 팔라듐층(25) 및 금층(26)을 포함한다. 합성층은 10 내지 300 마이크로인치 이상의 총두께로 침착된다. 합성층은 전형적으로 20 내지 200 마이크로인치(510 내지 5100 나노미터) 두께로 변화하는 니켈층상에 있다.
니켈과 팔라듐-니켈 합금층 사이의 본딩(접착)층으로 작용하는 팔라듐 또는 연금 주향층(23)은 1 내지 5 마이크로인치(25 내지 102 나노미터)로 변화하는 두께로 침착된다. 1 마이크로인치보다 얇은 층들은 본딩하기에 불충분할 수 있는 반면, 5 마이크로인치 이상의 두께는 부가적인 장점을 추가할 수 없다. Pd 또는 Au 주향층은 본딩 품질 이외에, 부가적으로 감소된 다공성을 갖는 후속적인 층들의 성장을 증진시키며, 그 다음에 상부 층들을 향한 구리 및 니켈의 확산 가능성을 감소시키는데 기여하는 저다공성층이다. 바람직하게, Pd 주향층은 본 명세서의 전 범위에서 참조 자료로 인용되는 제이. 에이. 아비스 등(J. A. Abys et al.)의 1993년 1월 12일 출원한 미국 특허 제 4,178,475 호에 기술된 팔라듐 주향층 용액으로부터 침착된다. 합성층의 예들과 연금을 침착시키는 전기 도금 조건은 스코틀랜드 에어 바른 스트리트 8(8 Barns Street, Ayr, Scotland) 소재의 전기화학 출판사(Electrochemical Publications Limited)가 발행한 프랭크 에이치. 리드(Frank H. Reed) 및 윌리암 골디에(William Goldie)의 "금 도금 기술(Gold Plating Technology)"이란 명칭의 책, 1987년판 제 3 판 페이지 26 내지 46에 개시되어 있다.
팔라듐-니켈 합금층(24)은 4 내지 100 마이크로인치(127 내지 2540 나노미터)로 변화하는 두께로 침착된다. 팔라듐 또는 연금 주향층상에 성장된 팔라듐-니켈 합금층은 저 다공성층이다. 이 층의 주요한 목적은 구리, 철, 니켈, 및 산화물과 같은 이들 산물이 리드 표면으로, 특히 땜납해야 할 표면으로 확산되는 것을 방지하거나 또는 적어도 감소시키는데 있다. 4 마이크로인치보다 얇은 층들은 이들 층으로부터의 구리 및 니켈 확산에 대한 장벽으로서 작용하기에는 불충분할 수 있는 반면, 100 마이크로인치보다 두꺼운 층들은 부가적인 장점을 추가하지 않는다. 이 합금은 10 내지 90, 바람하게는 10 내지 30 퍼센트로 중량이 변화하는 니켁 함유물을 갖는 Pd-Ni 합금이다. 이 합금은 바람직하게 전 범위에서 참조 자료로 인용되는 제이. 에이. 아비스 등의 1990년 3월 27일 출원한 미국 특허 제 4,911,798 호 및 제 4,911,799 호에 개시된 팔라듐 전기 도금 용액으로 침착된다.
팔라듐층(25)은 1 내지 100 마이크로인치(25 내지 2540 나노미터)로 변화하는 두께로 침착된다. 이 층의 주요한 목적은 언더라잉층내의 다공성 효과를 더 감소시키고 팔라듐 니켈 합금층(24)으로부터 땜납에 사용될 표면으로 니켈이 확산되는 것을 방지하거나 또는 적어도 느리게 하는데 있다. 1 마이크로인치보다 얇은 층들은 팔라듐-니켈 합금층으로부터의 니켈 확산에 대한 장벽으로서 작용하기에는 불충분할 수 있는 반면, 100 마이크로인치보다 두꺼운 층들은 부가적인 장점을 추가하지 않는다. 이 층의 두께는 Pd-Ni 합금층내의 Ni 함유량과 두께에 의존한다. 합금층에 Ni 함유량이 많을수록 Pd층은 더욱 두꺼워지게 되어, Pd 층으로/Pd층을 통해 NI가 확산되는 것을 방지하거나 또는 적어도 느리게 해야만 한다. 이 합금은 바람직하게 전 범위에서 참조 자료로 인용되는 제이. 에이. 아비스 등의 1990년 3월 27일 출원한 미국 특허 제 4,911,799 호에 개시된 팔라듐 전기 도금 용액으로 침착된다.
금층(26)은 1 내지 100 마이크로인치(25 내지 2540 나노미터)로 변화하는 두께로 침착된다. 1 마이크로인치보다 얇은 층들은 합성층의 다른 층들과 조합하여 원하는 확산 장벽 효과를 제공하기에 불충분할 수 있고, 100 마이크로인치보다 두꺼운 층들은 외측 표면의 땜납 습유성, 본딩력에 있어서의 부가적인 장점들이 추가되지 않고 값비싼 금만 추가될 수 있다. 경제적인 이유로 인해, 대부분의 목적에서 값비싼 금층의 사용은 1 내지 2 마이크로인치(25 내지 51 나노미터)와 같이 최소로 유지된다. 금층은 금을 전기 도금을 위해 임의의 통상적인 용액으로부터 침착될 수 있다. 바람직하게, 금층은 연금 주향으로서 침착된다. 합성층의 예들 및 연금을 침척하는 전기 도금 조건은 스코틀랜드 에어 바른 스트리트 8 소재의 전기화학 출판사 발행의 프랭크 에이치. 리드 및 윌리암 골디에의 "금 도금 기술(Gold Plating Technoligy)"이란 명칭의 책, 1987년판 제 3 판의 페이지 26 내지 46에 개시되어 있다.
합성층이 250℃ 이하의 온도에서의 처리에 사용될 때, Pd 또는 Au 주향층은 적어도 1 마이크로인치 두께, Pd-Ni 합금층은 4 마이크로인치보다 얇은 두께, Pd층은 적어도 1 마이크로인치 및 바람직하게는 적어도 3 마이크로인치 두께로, 그리고 외측 금층은 적어도 1 마이크로인치 두께로 침착될 수 있다. 450℃에 근접한 온도를 필요로 하는 처리에 대해, Pd 또는 Au 주향층은 1 내지 5 마이크로인치 범위내일 수가 있는 반면, Pd-Ni 합금층, Pd 층 및 외측 금층의 최소 두께는 20 내지 30 마이크로인치로 범위의 두께로 각각 증가된다.
금속 침착을 완료한 후에, 리드 프레임은 IC 유닛 실장 처리를 거친다. IC 유닛(11)는 알려진 방식으로, 예를 들어 땜납 또는 접착제에 의해 리드 프레임(10)의 패들 부분(12)상에 실장된다. IC 유닛(11)와 리드(13) 사이는 와이어 또는 탭(18)을 사용하여 전기 접속된다. 리드의 표면은 와이어와 본딩될 수 있다는 것이 중요하다. 구리 및/또는 니켈의 원하지 않는 산물이 없어 땜납가능한 표면은 와이어 본딩하기에도 또한 적합할 것이다. 구리 또는 니켈의 원하지 않는 산물을 갖는 표면은 와이어 본딩이 불가능하거나 또는 약하게 본딩되어 실행가능한 접속이 설정되지 못하거나, 설정가능하다 할지라도 동작중에 접속이 끊어질 수 있다. 특히 본딩 장소에서 리드의 외측 표면이 얇은 니켈 산화물층을 갖는 경우 불량한 접촉이 이루어진다. IC 유닛 실장, 와이어 본딩 및 땜납 이전에 표면을 클리닝하므로써 산화물 및 황화물과 같은 구리 산물을 제거할 수 있다. 그러나, 이러한 니켈 산화물과 같은 니켈 산물은 매우 점착성이 있으며 통상적인 클리닝 용액으로는 제거하기 어렵다.
다음에, 각 어셈블리는 몰딩 장치에 놓이며, 플래스틱 밀봉 물질은 각 IC 유닛 주위 및 리드의 인접한 부분에 주입되어 외부 IC 유닛 패키지를 형성한다. 몰딩 장치로부터 어셈블리를 제거한 후, 몰딩 IC 패키지는 리드 프레임으로부터 리드의 단부들을 분리하고 리드들간의 댐 부분을 제거하므로써 리드 프레임으로부터 분리된다. 그 다음에, 리드는 원하는 구성, 예를 들어, 갈매기 날개 형태, "J" 또는 총의 개머리판 형태로 구부려진다. 몰딩 합성물로부터 노출된 리드의 일부분은 산성 워싱(acid washing)에 의해 클리닝된 후 실장 보드상의 패드에 땜납된다. 일예에서, 클리닝된 리드는 실장 보드상의 땜납 범프(solder bumps) 또는 땜납 페이스트(solder paste)와 접촉하도록 위치된 후, 리플럭싱(refluxing)에 의해 보드상의 패드에 땜납된다. 다른 예에서, 클리닝된 리드는 땜납의 용융조(molten bath)에 함몰된 다음에, 실장 보드상의 플럭싱된 단자 패드와 접촉하도록 위치된다.
IC 유닛과 실장 보드 사이에 신뢰할만한 접속을 하기 위해서는, 리드가 땜납 가능한 표면을 갖는 것이 절대적으로 필요하다. 이것은 보드상의 패드에 대해 견고해야 하는 이들 리드 부분의 표면이 실질적으로 연속적인 땜납의 코딩을 수용할 수 있어야 함을 의미한다. 땜납될 95% 이상의 영역을 덮는 땜납 코팅을 갖는 표면은 땜납이 가능한 대로 수용될 수 있어야 한다. 또한, 표면은 땜납 적용범위가 평방 센티미터 당 28-30 보다 적은, 바람직하게는 25 보다 적은 기공 수를 가져야 한다.
밀봉된 디바이스를 제조하는 처리에 있어서, 리드 프레임은 산화, 확산간 오염, 증기에 의한 오염, 균열, 표면 손상에 의한 오염에 이여하는 단계를 포함하여 다수의 처리 동작 단계를 거친다. 처리 단계들은 플래스틱 프레임을 형성하는 열가소성 물질의 주입 몰딩(150℃, 30분), 회로 부착, 열 확산기(heat spreader) 부착(150℃, 30분), 트림(trim) 및 리드 형성, 유기 불순물을 제거하는 산소 플라즈마 클린 또는 레이저 H2O2클린, 다이 본드 에폭시 경화(die bond epoxy cure)를 포함하는 디바이스 부착(165℃, 1시간), 커버 부착(165℃, 1시간), 구조적 응력 해제를 실시하는 번-인(burn-in)(125℃/24시간), 그리고 통합성 테스트를 포함한다. 이들 처리 단계는 본 기술 분야에 잘 알려져 있으며, 더 상세한 설명이 필요없다. 플래스틱 몰딩 패키지의 형성 및 땜납 단계는 250℃만큼 높은 온도를 수반할 수 있다. 저-용융 유리에 의해 밀봉되는 세라믹 패키징 처리는 0.5 시간 이상의 시간 주기 동안 400℃를 초과하여 400 내지 800℃ 온도 범위로 들어갈 수 있다. 리드 프레임 물질에 대한 이들 처리 단계 및 결과적인 바람직하지 않은 열 및 산화 효과는 리드 프레임의 땜납 적합성 품질을 떨어뜨린다.
리드 프레임의 표면이 신뢰성있는 접속에 적합한지의 여부를 판단하기 위해, 밀봉 물질을 갖거나 또는 갖지 않은 리드 프레임은 신뢰성 테스트가 행해진다. 테스트들중 하나는 수용성(acceptability)에 대한 자격 기준으로서 사용되는 군사 사양서(Military Specification) 883C, 방법 2003이다. 이 표준안은 4, 8 또는 16 시간 동안 95℃ 및 상대 습도 95%에서 노화되는 증기와 관련이 있다. 이것은 적어도 6개월의 재고(shelf) 수명을 시뮬레이트(simulate)하는 것으로 추정된다. 그후, 이 샘플들은 노출된 금속 리드에 비활성 부식-플럭스가 적용되고 5초 동안 250℃에서 땜납에 함몰된다. 다음에, 10x 확대시에 땜납 적용범위에 대해 샘플들이 평가된다. 수용가능한 땜납 적합성이 되기 위한 코팅은 평방 센티미터당 28-30 보다 적은 기공 수, 바람직하게는 25보다 적은 기공을 갖는 적어도 95% 적용 범위의 고품질의 평탄한 땜납을 가져야 한다. 전형적인 땜납 최종 표면을 위해 증기 노화 테스트 방법이 개발되어 왔지만, 비-땜납 치종 표면을 갖는 기판을 테스트할 때도 이 방법이 적용가능하다. 이 테스팅은 테스트되는 표면이 땜납 코팅을 수용하는 것처럼 행해진다. 다공성 테스트는 1988년 11월의 ASTM B799-88의 페이지 463 내지 465에 개요된 바와 같이 SO2 증기를 사용하여 행해진다.
다수의 적용에서 코팅된 리드 프레임이 열적 노출을 포함하므로, 예를 들어, 니켈이 금으로 확산되는 것과 같이 아래에 놓인 금속이 보다 양호한 표면층으로 확산되는 경우에 열 노화 조건하에서 층들간의 금속 확산이 표면 품질의 손질을 야기한다. 따라서, 증기 노화 이외에, 도금된 표면을 열적으로 노화시키는 것이 바람직하다. 현재 표준화된 열 노화 용구 조건은 존재하지 않는다. 상이한 열적 조건하에서의 땜납 적합성에 관하여 본 발명에 따른 코팅의 적합성을 판단하기 위해, 코팅을 1, 2 및 5 시간 동안 150℃, 200℃ 및 250℃, 그리고 1 시간 동안 450℃에서 열적 테스트가 행해진다.
11 마이크로인치의 총 두께를 갖는 합성층으로 코팅된 20 마이크로인치 두께의 니켈층을 갖는 구리 패널상에 열적 테스팅이 행해진다. 합성층은 니켈층에 이어서, 3 마이크로인치 Pd 주향층, 4 마이크로인치 Pd-Ni (80/20) 합금층, 3 마이크로인치 Pd층 및 1 마이크로인치 연금 플래시(soft gold flash)를 포함한다. 샘플은 도금된 것으로서, 98% 보다 큰 땜납 적용범위를 가진다. 이 샘플들은 1,2 내지 5 시간 주기 동안 200℃, 2 내지 5 시간 주기 동안 250℃에서 열 처리될 때, (〉98%의) 땜납 적용범위를 유지하였다. 또한, 땜납 적용범위는 샘플이 8 시간 동안 증기 노화(95℃, 95% 습도)되었을 때 높게(〉98%) 유지된다.
비교를 위해, 외측 연금 플래시층을 제외한, 동일한 Pd 주향층, Pd-Ni 합금층 및 Pd 두께를 갖는 샘플들이 테스트된다. 이들 샘플은 도금된 것으로서, 〉98% 땜납 적용범위를 가지며, 1 내지 2 시간 주기 동안 200℃에서 노출될 때 98%보다 크고, 5시간 주기 동안 200℃에서 노출될 때는 95% 보다 크지만, 2 내지 5 시간 주기 동안 250℃에서 노출되는 때에는 90%보다 적은 수용할 수 없는 값으로 떨어진다. 또한, 8시간 동안의 증기 노화는 땜납 적합성을 90%보다 적은 값으로 감소시킨다.
제 4 및 5 도에는 20 마이크로인치의 니켈층에 후속하여, 3 마이크로인치 Pd 주향층, 4 마이크로인치 Pd-Ni(80/20) 합금층, 3 마이크로인치 Pd 주향층 및 1 마이크로인치 연금층을 포함하는 다중층 조성을 갖는 합성층의 오제 깊이 프로파일 분석(Auger depth profile analysis)의 플롯도이다. 이 합성층은 5 시간 동안 250℃에서 열처리된다. 열처리 후의 분석을 위한 스퍼터링(sputtering)은 분당 20 나노미터의 속도로 행해진다. 제 4 도로부터, 약 70 나노미터(대략 3 마이크로인치)의 두께인 Pd 층에 대응하는 약 3.5 분 주기 동안 Pd 층에서는 니켈이 탐지되지 않았음을 알 수 있다. 그러나, 제 5 도는 외측 연금층을 제외하고, 동일한 두께의 Pd 주향층, Pd-Ni 합금층 및 Pd 층을 갖는 합성층을 분석하면, Pd층의 표면에 Ni가 제공되었음을 알 수 있다. 따라서, 250℃에서, 5시간내에, Pd-Ni 합금중의 니켈은 2 내지 3 마이크로인치 두께의 팔라듐층의 표면층으로 확산되어 땜납 적합성을 방해할 것이다. 그러나, 팔라듐층 상부에 있는 1 마이크로인치의 두꺼운 금층은 이러한 확산을 방지하여 완벽한 땜납 적합성을 가능하게 한다. 외측 금층을 갖는 합성층과 갖지 않는 합성층이 보다 고온에 놓일 때에도 유사한 상황이 일어난다. 예를 들면, 또다른 실험에서는 450℃, 1시간 후에, 니켈은 20 마이크로인치의 Pd와 3 마이크로인치의 금을 통해 침투한다. 20 마이크로인치 팔라듐 상부에 20 마이크로인치의 금을 주입하므로써 이러한 침투를 제거하여 완벽한 땜납 적합성을 성취할 수 있다. 비교를 위해, 니켈 상부에, Pd 주향층, Pd-Ni 합금층 및 Pd 층이 없는 단지 100 마이크로인치의 금만으로는 단지 10분 동안 450℃에서의 열 노출 후에 발생되는 땜납 적합성 손실을 방지할 수 없다.
또다른 특정의 예시적인 실시예에서, 합성층(20) 각각의 충돌은 니켈층(19)의 표면상에 계속하여 침착된다. 합성층은 20 마이크로인치(510 나노미터) 두께의 니켈층(20)상에 총 두께가 약 12 마이크로인치(약 310 나노미터)로 침착된다.
[테이블 I]
조합 번호
1 2 3
층 두께(마이크로인치)
Pd 주향 1 1 2
Pd-Ni 합금 7.5 7.5 7.5
Pd 1 2 1
Au 주향 2 1 1
종래 기술의 코팅을 나타내는 조합 번호 4로서 식별가능한 후속의 적층된 최종 표면이 제어로서 사용되었다;
층 두께(마이크로인치)
PdNi 주향 3
니켈 20
Pd 3
샘플들은 도금한 것으로서 땜납 적합성에 대해 테스트되고, 후속적으로 8 시간 증기 노화된다. 땜납 적합성 테스팅에 사용된 동일한 패널의 단면상에 다공성 테스트가 수행된다. 다증층의 땜납 적합성 및 다공성 수행 결과는 테이블 Ⅱ에 제공되어 있다.
[테이블 Ⅱ]
조합 번호 1 2 3 4
도금 적용범위 % 99 99 98 97
증기 노화 적용범위 % 98 97 97 85
다공 계수 기공수/㎝211 13 23 〉100
당업자라면 부가적인 장점 및 변형을 쉽게 할 수 있을 것이다. 따라서, 폭 넓은 측면에서 본 발명은 특정의 상세한 대표적인 디바이스 및 도시되고 설명된 예들에 한정되지 않는다. 따라서, 침부된 특허 청구 범위 및 이와 상응한 것들에 의해 정의되는 본 발명의 사상 또는 범주를 벗어나지 않고서도 다양한 변형이 가능할 것이다.

Claims (24)

  1. 적어도 하나의 IC 유닛과, 보호 패키지내에 봉입되는 리드를 포함하되, 상기 리드는 베이스 금속, 상기 베이스 금속상의 니켈층, 및 상기 니켈층 상부의 금속층들의 합성층을 포함하는 IC 패키지에 있어서, 상기 합성층은, 상기 니켈층에 후속하여, 팔라듐 또는 연금 주향층(soft gold strike layer), 10 내지 90 중량 퍼센트 니켈을 갖는 팔라듐-니켈 합금층, 팔라듐층, 및 금층을 포함하며, 상기 팔라듐 또는 연금 주향층은 상기 팔라듐-니켈 합금층을 상기 니켈층에 본딩하기에 충분한 두께로 침착되고, 상기 팔라듐-니켈 합금층은 상기 리드 표면으로의 상기 베이스 금속의 확산을 적어도 느리게 하기에 충분한 두께로 침착되며, 상기 팔라듐층은 상기 리드 표면으로의 상기 니켈의 확산을 적어도 느리게 하기에 충분한 두께로 침착되고, 상기 외측 금층은 상기 리드 표면으로의 니켈 확산을 더 차단하기에 충분한 두께로 침착되는 것을 특징으로 하는 집적 회로(IC) 패키지.
  2. 제1항에 있어서, 상기 합성층은 10 내지 300 마이크로인치 범위의 총 두께로 침착되는 IC 패키지.
  3. 제1항에 있어서, 상기 합성층은 10 마이크로인치의 최소 총 두께로 침착되는 IC 패키지.
  4. 제1항에 있어서, 상기 팔라듐 또는 연금 주향층은 적어도 1 마이크로인치의 두께, 상기 팔라듐-니켈층 합금층은 적어도 4 마이크로인치의 두께, 상기 팔라듐층은 적어도 1 마이크로인치의 두께, 그리고 상기 외측 금층은 적어도 1 마이크로인치의 두께인 IC 패키지.
  5. 제1항에 있어서, 250℃ 이하의 온도에서 사용하기 위해, 상기 팔라듐 주향층은 적어도 3 마이크로인치의 두께, 상기 팔라듐-니켈 합금층은 적어도 4 마이크로인치의 두께, 상기 팔라듐층은 적어도 3 마이크로인치의 두께, 그리고 상기 외측 금층은 적어도 1 마이크로인치의 두께인 IC 패키지.
  6. 제1항에 있어서, 450℃ 이상의 온도에서 사용하기 위해, 상기 팔라듐 또는 연금 주향층은 1 내지 5 마이크로인치 범위의 두께, 상기 팔라듐-니켈 합금층, 상기 팔라듐층 및 상기 외측 금층은 적어도 20 내지 30 마이크로인치 범위내에 해당하는 두께를 각각 갖는 IC 패키지.
  7. 제1항에 있어서, 상기 베이스 금속은 구리를 포함하고, 상기 Pd-Ni 합금층은 20 중량 퍼센트 니켈을 포함하는 IC 패키지.
  8. 제1항에 있어서, 상기 외측 금층은 연금 주향을 포함하는 IC 패키지.
  9. 집적 회로에 전기적으로 접속된 다수의 리드를 포함하며, 각각의 리드는 베 이스 금속, 상기 베이스 금속상의 니켈층, 그리고 상기 니켈층상의 금속층들의 합성층을 포함하여, 상기 집적 회로에 전기적인 접촉을 제공하는 리드 프레임에 있어서, 상기 합성층은, 상기 니켈층에 후속하여, 팔라듐 또는 연금 주향층, 10 내지 90 중량 퍼센트 니켈을 갖는 팔라듐-니켈 합금층, 팔라듐층, 및 금층을 포함하며, 상기 팔라듐 또는 연금 주향층은 상기 팔라듐-니켈 합금층을 상기 니켈층에 본딩하기에 충분한 두께로 침착되고, 상기 팔라듐-니켈 합금층은 상기 리드 표면으로의 상기 베이스 금속 확산을 적어도 느리게 하기에 충분한 두께로 침착되며, 상기 팔라듐층은 상기 리드 표면으로의 니켈 확산을 적어도 느리게 하기에 충분한 두께로 침착되고, 상기 금층은 상기 리드 표면으로의 니켈 확산을 더 차단하기에 충분한 두께로 침착되는 것을 특징으로 하는 리드 프레임.
  10. 제9항에 있어서, 상기 합성층은 10 내지 300 마이크로인치 범위의 총 두께로 침착되는 리드 프레임.
  11. 제9항에 있어서, 상기 합성층은 적어도 10 마이크로인치의 최소 총 두께로 침착되는 리드 프레임.
  12. 제9항에 있어서, 상기 팔라듐 또는 연금 주향층은 적어도 1 마이크로인치 두께, 상기 팔라듐-니켈층 합금층은 적어도 4 마이크로인치의 두께, 상기 팔라듐층은 적어도 1 마이크로인치의 두께, 그리고 상기 외측 금층은 적어도 1 마이크로인치의 두께인 리드 프레임.
  13. 제9항에 있어서, 250℃ 이하의 온도에서 사용하기 위해, 상기 팔라듐 주향층은 적어도 3 마이크로인치의 두께, 상기 팔라듐-니켈 합금층은 적어도 4 마이크로인치의 두께, 상기 팔라듐층은 적어도 3 마이크로인치의 두께, 그리고 상기 외측 금층은 적어도 1 마이크로인치의 두께인 리드 프레임.
  14. 제9항에 있어서, 450℃ 이상의 온도에서 사용하기 위해, 상기 팔라듐 또는 연금 주향층은 1 내지 5 마이크로인치 범위의 두께, 상기 팔라듐-니켈 합금층, 상기 팔라듐층, 및 상기 외측 금층은 적어도 20 내지 30 마이크로인치 범위의 두께를 각각 갖는 리드 프레임.
  15. 제9항에 있어서, 상기 베이스 금속층은 구리를 포함하고, 상기 Pd-Ni 합금층은 20 중량 퍼센트 니켈을 포함하는 리드 프레임.
  16. 제9항에 있어서, 상기 외측 금층은 연금 주향을 포함하는 리드 프레임.
  17. 베이스 금속, 상기 베이스 금속상의 니켈층, 및 상기 니켈층상의 층들의 합성층을 포함하는 제조물에 있어서, 상기 합성층은, 상기 니켈층에 후속하여, 팔라듐 또는 연금 주향층, 10 내지 90 중량 퍼센트 니켈을 갖는 팔라듐-니켈 합금층, 팔라듐층, 및 금층을 갖고, 상기 팔라듐-니켈 합금층은 적어도 4 마이크로인치의 두께이며, 상기 팔라듐 또는 연금 주향층, 상기 팔라듐층, 및 상기 외측 금층은 적어도 1 마이크로인치의 두께를 각각 갖는 제조물.
  18. 제17항에 있어서, 상기 합성층은 10 내지 300 마이크로인치 범위의 총 두께로 침착되는 제조물.
  19. 제17항에 있어서, 상기 합성층은 최소 10 마이크로인치의 총 두께로 침착되는 제조물.
  20. 제17항에 있어서, 상기 팔라듐 또는 연금 주향층은 적어도 1 마이크로인치의 두께, 상기 팔라듐-니켈 합금층은 적어도 4 마이크로인치의 두께, 상기 팔라듐층은 적어도 1 마이크로인치의 두께, 그리고 상기 외측 금층은 적어도 1 마이크로인치의 두께를 갖는 제조물.
  21. 제17항에 있어서, 250℃ 이하의 온도에서 사용하기 위해, 상기 팔라듐 또는 연금 주향층은 적어도 3 마이크로인치의 두께, 상기 팔라듐-니켈 합금층은 적어도 4 마이크로인치의 두께, 상기 팔라듐층은 적어도 3 마이크로인치의 두께, 그리고 상기 외측 금층은 적어도 1 마이크로인치의 두께를 갖는 제조물.
  22. 제17항에 있어서, 450℃ 이상의 온도에서 사용하기 위해 상기 팔라듐 또는 연금 주향층은 1 내지 5 마이크로인치 범위의 두께, 상기 팔람듐-니켈 합금층, 상기 팔라듐층 및 상기 금층은 적어도 20 내지 30 마이크로인치 범위에 해당하는 두께를 각각 갖는 제조물.
  23. 제17항에 있어서, 상기 베이스 금속층은 구리를 포함하고, 상기 Pd-Ni 합금층은 20 중량 퍼센트 니켈을 포함하는 제조물.
  24. 제17항에 있어서, 상기 외측 금층은 연금 주향을 포함하는 제조물.
KR1019940018374A 1993-07-29 1994-07-28 집적 회로 패키지, 리드 프레임, 및 그 제조물 KR100286151B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/099,118 US5360991A (en) 1993-07-29 1993-07-29 Integrated circuit devices with solderable lead frame
US8/099,118 1993-07-29

Publications (2)

Publication Number Publication Date
KR950004511A KR950004511A (ko) 1995-02-18
KR100286151B1 true KR100286151B1 (ko) 2001-05-02

Family

ID=22272859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940018374A KR100286151B1 (ko) 1993-07-29 1994-07-28 집적 회로 패키지, 리드 프레임, 및 그 제조물

Country Status (13)

Country Link
US (1) US5360991A (ko)
EP (1) EP0637082B1 (ko)
JP (1) JP2746840B2 (ko)
KR (1) KR100286151B1 (ko)
CN (1) CN1050935C (ko)
CA (1) CA2115732C (ko)
DE (1) DE69414929T2 (ko)
DK (1) DK0637082T3 (ko)
ES (1) ES2125411T3 (ko)
HK (1) HK1004872A1 (ko)
MY (1) MY111899A (ko)
SG (1) SG44354A1 (ko)
TW (1) TW230274B (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
US5728285A (en) * 1993-12-27 1998-03-17 National Semiconductor Corporation Protective coating combination for lead frames
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
KR970011623B1 (en) * 1994-01-13 1997-07-12 Samsung Electronics Co Ltd Lead frame of semiconductor package
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US5437096A (en) * 1994-02-28 1995-08-01 Technical Materials, Inc. Method for making a multilayer metal leadframe
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
US5455446A (en) * 1994-06-30 1995-10-03 Motorola, Inc. Leaded semiconductor package having temperature controlled lead length
DE4431847C5 (de) * 1994-09-07 2011-01-27 Atotech Deutschland Gmbh Substrat mit bondfähiger Beschichtung
US5583372A (en) * 1994-09-14 1996-12-10 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
US6066514A (en) * 1996-10-18 2000-05-23 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
KR960039315A (ko) * 1995-04-06 1996-11-25 이대원 리드프레임 제조방법
US5675177A (en) * 1995-06-26 1997-10-07 Lucent Technologies Inc. Ultra-thin noble metal coatings for electronic packaging
US5817544A (en) * 1996-01-16 1998-10-06 Olin Corporation Enhanced wire-bondable leadframe
KR0183645B1 (ko) * 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
US5916696A (en) * 1996-06-06 1999-06-29 Lucent Technologies Inc. Conformable nickel coating and process for coating an article with a conformable nickel coating
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method
US6140703A (en) * 1996-08-05 2000-10-31 Motorola, Inc. Semiconductor metallization structure
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US6521358B1 (en) 1997-03-04 2003-02-18 Matsushita Electric Industrial Co., Ltd. Lead frame for semiconductor device and method of producing same
US6180999B1 (en) * 1997-08-29 2001-01-30 Texas Instruments Incorporated Lead-free and cyanide-free plating finish for semiconductor lead frames
KR100493187B1 (ko) * 1997-11-13 2005-09-06 삼성테크윈 주식회사 건식도금법을이용한리드프레임과그제조방법
US6087712A (en) * 1997-12-26 2000-07-11 Samsung Aerospace Industries, Ltd. Lead frame containing leads plated with tin alloy for increased wettability and method for plating the leads
PT1047523E (pt) 1998-06-10 2002-06-28 Heraeus Gmbh W C Metodo para a producao de um substrato isento de chumbo
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
DE19921867C2 (de) * 1999-05-11 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat
US6232651B1 (en) 1999-05-21 2001-05-15 Samsung Aerospace Industries, Ltd. Lead frame for semiconductor device
US7174626B2 (en) 1999-06-30 2007-02-13 Intersil Americas, Inc. Method of manufacturing a plated electronic termination
KR100450090B1 (ko) * 1999-10-01 2004-09-30 삼성테크윈 주식회사 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
US6953986B2 (en) * 1999-12-10 2005-10-11 Texas Instruments Incorporated Leadframes for high adhesion semiconductor devices and method of fabrication
US6838757B2 (en) * 2000-07-07 2005-01-04 Texas Instruments Incorporated Preplating of semiconductor small outline no-lead leadframes
US6452258B1 (en) 2000-11-06 2002-09-17 Lucent Technologies Inc. Ultra-thin composite surface finish for electronic packaging
US6538325B2 (en) * 2001-03-06 2003-03-25 Delphi Technologies, Inc. Multi-layer conductor system with intermediate buffer layer for improved adhesion to dielectrics
JP3854889B2 (ja) * 2001-04-19 2006-12-06 キヤノン株式会社 金属または金属化合物パターンの製造方法および電子源の製造方法
EP1384263B1 (de) * 2001-04-23 2005-03-30 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Träger für elektrische schaltungselemente
DE60227277D1 (de) 2001-09-24 2008-08-07 Rika Denshi America Inc Elektrische testsonden und verfahren zu ihrer herstellung
JP4136845B2 (ja) * 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 半導体モジュールの製造方法
US6984358B2 (en) * 2002-09-13 2006-01-10 Lockheed Martin Corporation Diffusion bonding process of two-phase metal alloys
DE10333439A1 (de) * 2003-07-23 2005-02-17 Robert Bosch Gmbh Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes
US7309909B2 (en) * 2005-09-21 2007-12-18 Texas Instruments Incorporated Leadframes for improved moisture reliability of semiconductor devices
JP4820616B2 (ja) * 2005-10-20 2011-11-24 パナソニック株式会社 リードフレーム
US7535086B2 (en) * 2006-08-03 2009-05-19 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
JP2010045140A (ja) * 2008-08-11 2010-02-25 Nec Electronics Corp リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
US8432036B2 (en) * 2009-01-22 2013-04-30 Aculon, Inc. Lead frames with improved adhesion to plastic encapsulant
CN102244976B (zh) * 2011-04-22 2013-07-31 杭州威利广光电科技股份有限公司 适于金线键合的bt线路板合金镀层
US8574722B2 (en) * 2011-05-09 2013-11-05 Tyco Electronics Corporation Corrosion resistant electrical conductor
US9224550B2 (en) 2012-12-26 2015-12-29 Tyco Electronics Corporation Corrosion resistant barrier formed by vapor phase tin reflow
JP6462715B2 (ja) * 2014-11-07 2019-01-30 新日鐵住金株式会社 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法
JP7069657B2 (ja) * 2017-11-15 2022-05-18 昭和電工マテリアルズ株式会社 ネガ型感光性樹脂組成物及び半導体装置部材の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB250146A (en) * 1926-01-06 1926-04-08 Joseph Coggans An improved ceiling plate for electric lamp fittings
GB335608A (en) * 1929-06-27 1930-09-29 Wood Newspaper Mach Corp Improvements in and relating to web folding and associating machines
US4268849A (en) * 1978-11-03 1981-05-19 National Semiconductor Corporation Raised bonding pad
CH673811A5 (ko) * 1986-11-19 1990-04-12 Schlatter Buchbinderei
EP0335608B1 (en) * 1988-03-28 1995-06-14 Texas Instruments Incorporated Lead frame with reduced corrosion
US4911798A (en) * 1988-12-20 1990-03-27 At&T Bell Laboratories Palladium alloy plating process
US4917967A (en) * 1989-01-13 1990-04-17 Avon Products, Inc. Multiple-layered article and method of making same
EP0384586A3 (en) * 1989-02-22 1991-03-06 Texas Instruments Incorporated High reliability plastic package for integrated circuits
US4911799A (en) * 1989-08-29 1990-03-27 At&T Bell Laboratories Electrodeposition of palladium films
JP2543619B2 (ja) * 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
US5178745A (en) * 1991-05-03 1993-01-12 At&T Bell Laboratories Acidic palladium strike bath

Also Published As

Publication number Publication date
JPH07169901A (ja) 1995-07-04
ES2125411T3 (es) 1999-03-01
CN1050935C (zh) 2000-03-29
DK0637082T3 (da) 1999-08-16
CN1103204A (zh) 1995-05-31
HK1004872A1 (en) 1998-12-11
CA2115732A1 (en) 1995-01-30
SG44354A1 (en) 1997-12-19
KR950004511A (ko) 1995-02-18
EP0637082A1 (en) 1995-02-01
MY111899A (en) 2001-02-28
JP2746840B2 (ja) 1998-05-06
DE69414929D1 (de) 1999-01-14
CA2115732C (en) 1997-12-09
US5360991A (en) 1994-11-01
EP0637082B1 (en) 1998-12-02
DE69414929T2 (de) 1999-06-02
TW230274B (en) 1994-09-11

Similar Documents

Publication Publication Date Title
KR100286151B1 (ko) 집적 회로 패키지, 리드 프레임, 및 그 제조물
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
US6452258B1 (en) Ultra-thin composite surface finish for electronic packaging
KR0129118B1 (ko) 부식이 감소된 리드 프레임 및 이의 제조 방법
US5436082A (en) Protective coating combination for lead frames
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
JPH08111484A (ja) リードフレーム
JPS632358A (ja) リ−ドフレ−ムとそのめっき方法
US20060110855A1 (en) Leadframe with enhanced encapsulation adhesion
US20050184366A1 (en) Lead frame and method for manufacturing semiconductor package with the same
US6287896B1 (en) Method for manufacturing lead frames and lead frame material for semiconductor device
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
US20230402364A1 (en) Leadframe with a metal oxide coating and method of forming the same
US20020113322A1 (en) Semiconductor device and method to produce the same
JPS63187654A (ja) 電子部品用リ−ドフレ−ム
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
US6791182B2 (en) Semiconductor device
KR100203334B1 (ko) 다층도금 리드프레임
KR0183652B1 (ko) 반도체 리드프레임
KR100209264B1 (ko) 반도체 리드 프레임
JP2944128B2 (ja) セラミックパッケージ
JPH10289973A (ja) リードフレームの表面処理方法
JPH01115151A (ja) 半導体装置用リードフレーム
JPH11186483A (ja) 半導体装置用リードフレーム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 14