KR100450090B1 - 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법 - Google Patents

Abstract

금속기판의 상면에 니켈 또는 니켈 합금을 이용하여 보호층을 형성하고, 상기 보호층의 상면에 팔라듐 또는 팔라듐 합금으로 이루어진 중간층을 형성하며, 상기 중간층의 상면에 팔라듐과 금를 교번하여 도금함으로써 팔라듐입자들과 금입자들이 공존하는 최외곽층을 형성하여 제조된 반도체 팩키지용 리드 프레임을 개시한다.

Description

반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법{Lead frame of semiconductor package and method of plating the same}

본 발명은 반도체 장치용 리드프레임의 도금방법에 관한 것으로서, 더 상세하게는 선도금 프레임(Pre-Plated Frame)에 있어서 금속기판의 표면층에 형성되는 최외곽층의 도금방법이 개선된 반도체 장치용 리드 프레임의 도금 방법에 관한 것이다.

리드프레임은 반도체 칩과 함께 반도체 팩키지를 구성하는 것으로서, 반도체 칩을 지지하는 동시에 칩과 외부회로를 전기적으로 연결해준다.

도 1에는 이러한 리드 프레임의 일 예가 도시되어 있다. 도시된 바와 같이 리드프레임(10)은 패드(11), 인너리드(12) 및 외부리드(13)를 구비한다. 이와 같은 리드프레임은 통상 스템핑(stamping) 또는 에칭에 의하여 제조될 수 있다.

도 2에 도시된 바와 같이 상기 패드(11) 위에는 반도체 칩(40)이 설치되고, 이 칩(40)은 인너리드(12)와 와이어 본딩되며, 외부리드(13)는 외부회로와 전기적으로 연결된다. 이어서, 상기 칩(40)과 인너리드(12)가 수지(14)로 몰딩되어 반도체 패키지(15)를 이루게 된다.

이러한 반도체 패키지의 제조에 있어서 상기 칩(40)과 인너리드(12)의 와이어 본딩성과 패드(11)의 특성을 향상시키기 위해 패드(11)와 인너리드(12)의 단부는 은과 같은 금속으로 도금된다. 또한 반도체 패키지를 기판에 실장할 때 납땜성 향상을 위하여 외부리드(13)의 소정영역에 주석-납(Sn-Pb)으로 된 솔더를 도포한다. 그런데 이와 같은 공정은 수지몰딩후 습식 처리 과정을 거쳐서 수행되어야 하므로 제품의 신뢰성이 저하되는 문제점이 있다.

상기 문제점을 해결하기 위하여 선도금방법(Pre-Plated Frame)이 제안되었다. 이 방법에서는 반도체 팩키지 공정 전에 납땜젖음성(solder wettability)이 우수한 소재를 리드 프레임에 미리 도포하여 도금층을 형성한다.

도 3 내지 도 4에는 이러한 선도금 방법에 의해 제조된 종래 리드 프레임들의 예를 나타내 보였다. 도 3에 도시된 바와 같이 구리 또는 구리합금 등의 금속기판(21) 위에 중간층인 니켈 도금층(22)과 최외곽층인 팔라듐 도금층(23)이 순차적으로 적층되어 있다.(일본특허 제1501723호).

상술한 바와 같이 구성된 리드 프레임(20)에 있어서, 니켈 도금층(22)은 금속기판(21)의 구리 또는 철성분이 리드프레임 표면으로 확산되어 구리산화물 또는 구리황화물을 생성하는 것을 방지한다. 그리고 상기 팔라듐 도금층(23)은 납땜성이 매우 양호한 금속이며, 니켈 도금층(22)의 표면을 보호한다.

그러나, 위와 같은 리드 프레임(20) 제조시, 도금을 수행하기 전에 사전처리를 행하지만 금속기판(21)의 표면에 결함부가 존재할 경우, 그 결함부위의 표면에너지가 높아서 주위의 다른 부분에 비해 상기 결함부위에서의 니켈 도금층의 도금이 국부적으로 급속하게 진행되므로 주위 부분과의 응집성이 저하되고 도금표면이 매우 거칠게 된다. 특히 상기 결함부위에 형성된 니켈 도금층의 표면에 팔라듐 도금층을 전기도금하는 경우, 팔라듐 석출전위가 수소 석출전위와 비슷하므로 팔라듐 석출시 다량의 수소가 혼입되어 팔라듐 도금층의 결함이 가속되고, 상기 팔라듐 도금층의 결함은 니켈 도금층의 산화를 유발하여 와이어 본딩성과 납땜성을 저하시킨다. 또한 반도체 제조공정중에 가하여지는 열에 의해 도금층의 상호확산이 일어나 납땜성이 저하되기도 한다. 또한 열적이력 공정에 의해서 최외각층인 팔라듐 도금층 표면의 산화로 인해 본래 팔라듐의 양호한 납땜성을 저하시킨다.

그리고 상기의 문제를 해소하기 위한 선도금 방법에 의한 리드 프레임의 다른 예로서는 도 4에 도시된 바와 같이 팔라듐 도금층(23)의 상면에 금도금(Au)으로 이루어진 박막층(24)을 형성하였다. 이는 금의 높은 내산화성을 이용하여 팔라듐 도금층상에 금을 도금시켜 팔라듐 도금층(23)표면의 산화를 효과적으로 방지하여 납땜성을 향상시킨 것이다.

그러나 이러한 도금층 구성의 반도체 장치용 리드 프레임은 반도체 팩키지의 몰딩시에 사용되는 봉합수지와 리드 프레임의 최외곽층인 금도금층과의 접착이 이루어지는 데, 이 때 금도금층과 수지간의 접합력이 좋지 않아서 몰드 딜래머네션(mold delanination) 불량이 유발되고, 또한 팩키지화 한 후 반도체 신뢰성 검사시 상기 박막층과 수지표면과의 접합에 따른 신뢰성이 저하와 불량을 초래한다. 또한 상기 금으로 이루어진 박막층은 납땜시 납젖음성은 좋으나 땜납중의 Sn과 금의 상호작용에 의해 국부적인 취성을 가지게 되어서 상기 반도체가 기판에 실장이 이루어진 후에 외부의 충격 등에 의해서 납땜부위에 취성을 갖게 되는 문제점이 있다.

상기와 같은 문제점을 해결하기 위한 본 출원인의 다른 특허, 미국특허 US5,767,574호에 개시되어 있는데, 이 리드 프레임의 기저금속의 상면에는 니켈도금층을 형성하고, 이 니켈 도금층의 상면에는 팔라듐 박막층을 형성하고 최외각에 팔라듐 함금도금 층이 형성되어 있다. 상기 팔라듐 합금층은 금과 팔라듐의 합금층으로 상기의 문제를 해결하기 위하여 고안이 되었다. 상기 미국특허에서 최외각층에 금을 제한적으로 적용하여 반도체 팩키지의 수지접합성을 향상시키고 기판 실장 후의 국부적인 취성을 갖게 되는 것을 최소화 하였다. 그러나 상기 최외각층을 형성함에 있어서 팔라듐을 기본도금 금속으로 실시하고 동시에 금을 석출시키는 과정에서 수소공석현상을 효과적으로 방지하기 힘이 들고 따라서 도금조직에 있어서 수소공석이 내재된 층으로 형성이 되어서 하지층인 팔라듐도금층의 보호층으로써의 기능이 저하하고, 열공정 등을 거치면서 와이어 본딩성과, 납땜성이 저하하는 문제가 있다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 납땜성과 와이어 본딩성을 향상시키고 반도체 팩키지의 수지접합성을 동시에 향상 시킬 수 있으며 팔라듐층의 보호기능을 향상시킬 수 있는 팩키지용 리드 프레임의 제조방법을 제공함에 그 목적이 있다.

도 1은 일반적인 리드 프레임의 평면도,

도 2는 반도체 팩키지를 도시한 일부절제 사시도,

도 3 및 도 4는 종래 리드 프레임의 단면도,

도 5는 본 발명에 따른 리드 프레임의 단면도,

도 6은 본 발명에 따른 리드 프레임의 다른 실시예를 도시한 단면도,

도 7a 내지 도 7c은 본 발명에 따른 리드 프레임의 제조방법을 도시한 단면도,

도 8은 반도체 패키지의 리드 프레임과 수지의 접착력을 나타내 보인 그래프

상기 목적을 달성하기 위하여 본 발명의 반도체 장치용 리드 프레임의 제조방법은,

금속기판의 상면에 니켈 또는 니켈 합금을 이용하여 보호층을 형성하는 단계와;

상기 보호층의 상면에 팔라듐 또는 팔라듐 합금으로 이루어진 중간층을 형성하는 단계와;

상기 중간층의 상면에 팔라듐과 금를 교번하여 도금함으로써 팔라듐입자들과 금입자들이 공존하는 혼합층을 형성하는 최외곽층 형성단계를 포함하여 된 것을 그 특징으로 한다.

본 발명에 있어서, 상기 최외곽층의 도금은 팔라듐 금, 팔라듐 금 순으로 도금하거나 금 팔라듐, 금 팔라듐 순으로 도금할 수 있다.

상기 최외곽층의 형성단계에 있어서 상기 중간층표면의 초기 핵생성 사이트에 1차로 팔라듐을 단독으로 부분 석출시키고, 이 때 석출 전류를 제어함으로써 부분적인 팔라듐 석출이 일어나게 한다. 다음 단계로 금이 팔라듐보다 석출 전위가 낮으므로 상기 팔라듐 인자사이, 즉 핵생성 사이트에서 금입자의 전착이 용이하게 일어나도록 형성하는 단계를 포함한다.

상기 리드프레임의 제조방법에 의해 제조된 반도체 팩키지용 리드 프레임은 금속기판의 상면에 형성된 니켈 박막층과, 상기 니켈 박막층의 상면에 형성된 팔라듐층과, 상기 팔라듐층의 상면에 형성되는 것으로 팔라듐 입자와 금입자가 교번하여 형성되어 공존하는 최외곽층을 포함하여 된 것을 그 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명에 따른 한 바람직한 실시예를 상세하게 설명하면 다음과 같다.

본 발명에 따른 반도체 팩키지용 리드 프레임의 바람직한 일 실시예를 도 5에 나타내 보였다.

도시된 바와 같이 구리, 구리합금 또는 철-니켈계 합금중 하나의 금속으로 이루어진 금속기판(31)의 상면에 니켈 또는 니켈 합금으로 이루어진 보호층(32)이 형성된다. 그리고 상기 보호층(32)의 상면에는 팔라듐 또는 팔라듐 합금으로 이루어진 중간층(33)이 형성되고, 상기 중간층(33)의 상면에는 팔라듐입자 또는 금 입자들이 공존된 상태로 형성되는 최외곽층(34)을 포함한다. 상기 최외곽층(34)은 팔라듐 또는 금을 교번하여 도금함으로써 형성할 수 있다.

그리고 리드 프레임의 다른 실시예로서 도 6에 도시된 바와 같이 니켈 또는 니켈 합금으로 이루어진 보호층(41)의 상면에 팔라듐입자들과 금입자들이 공존된 상태로 형성되는 최외곽층(42)을 형성할 수 있다.

상기 실시예에 있어서, 최외곽층을 이루는 금속은 팔라듐과 금으로 한정되지는 않는다. 대안으로 상기 금 대신에 은을 사용할 수 있다.

그리고 상술한 바와 같이 반도체 팩키지의 제조방법의 일 실시예를 도 7a 내지 도 7b를 참조하여 설명하면 다음과 같다.

먼저 리드 프레임을 제조하기 위해서는 리드 프레임을 만들기 위한 구리 또는 구리합금 내지 철계합금 소재의 금속기판(31)을 마련하고, 이 금속기판(31)의 상면에 니켈 또는 니켈 합금으로 이루어진 보호층(32)을 형성하는 단계(도 7a)를 수행한다. 그리고 상기 보호층(32)의 상면에는 팔라듐 또는 팔라듐 합금을 이용하여 중간층(33)을 형성하는 단계(도 7b)를 수행한다. 여기에서 상기 보호층(32)과 중간층(33)은 전류를 인가하여 도금하는 도금법을 이용하여 형성하거나 스퍼터링법 또는 진공증착법을 이용하여 형성할 수 있다. 또한 상기 중간층은 변조된 전류를 인가하여 도금하는 도금법에 의해 형성 될 수 있다.

그리고 상기 중간층(33)의 상면에는 팔라듐입자와 금입자가 공존하여 형성되는 최외곽층(34)을 형성하는 단계를 수행한다.(도 7c)

상기 최외곽층(34)은 변조된 전류를 인가하여 도금하는 도금법에 의해 형성된다. 즉, 상기 보호층의 상면에 팔라듐을 초기 핵생성 사이트에 단독으로 석출시킨다. 이때에 석출된 전류와 시간을 조절하여 중간층(33)의 상면에 팔라듐의 석출을 조절함으로써 중간층(33)의 표면에 석출되는 팔라듐 입자들이 부분 형성되도록 제어한다.

이 상태에서 상기 금을 단독으로 상기 핵생성 사이트에 석출시켜 팔라듐 입자들의 사이에 전착되도록 한다. 이때에 금은 팔라듐보다 석출된 전위가 낮으므로 팔라듐 입자사이에서 전착이 용이하게 일어난다.

상기와 같이 금의 석출이 완료되면 팔라듐을 단독으로 석출시켜 금입자 사이 및 불안정한 위치인 마이크로 크랙 형성부위 또는 구멍(porosity) 부위에 팔라듐입자가 생성되도록 한다.

상술한 바와 같은 방법으로 팔라듐과 금을 교번하여 석출시킴으로써 팔라듐과 금의 입자가 공존하는 최외곽층(34)을 형성하게 된다. 이 과정에서 상기 변조된 전류는 상기 변조된 전류의 파형은 주기적으로 펄스파가 인가되는 구형파 전류이다. 상기 변조된 전류는 주기적으로 극성이 반전되는 반전 펄스 구형파 전류일 수 있다. 또한 상기 변조된 전류의 파형은 소정의 시차를 두고 주기적으로 반전되는 구형파 일 수 있으며, 제1 및 제2주기들을 포함하는 단위 주기를 가지며 상기 제1 및 제2주기에는 각각 복수의 구형파들을 구비하고, 상기 제1주기의 구형파들의 극성과 제2주기의 구형파들의 극성은 서로 반대인 것일 수 있다.

상술한 도금방법에 의해 도금된 리드 프레임의 작용을 설명하면 다음과 같다.

본 발명의 리드 프레임을 사용하여 반도체 패키지 제조시, 니켈 또는 니켈 합금으로 이루어진 보호층(32)의 니켈이 열에 의해 최외곽층(34)으로 확산되는 것을 중간층(33)에 의해 차단할 수 있으므로 리드프레임의 산화나 부식이 방지된다.

그리고 상기 중간층(33)의 상면에 형성된 최외곽층(34)은 팔라듐 입자와 금입자가 공존하게 되므로 금과 팔라듐이 가지는 우수한 와이어본딩성과 표면에서의 초기 열공정에서의 팔라듐의 상대적인 산화표면적의 감소로 와이어본딩시의 종래의 문제가 해소가 되며, 또한 와이어 본딩후의 팔라듐의 산화진행으로 최외각층의 표면과 몰드수지와의 친화력을 향상되어 우수한 수지접합성을 가지게 된다. 또한 순차적인 순수 금속의 도금부 형성으로 수소공석이 제어되어 팔라듐으로 이루어진 중간층(33)의 보호기능이 향상되고, 팔라듐과 금의 상호작용에 의해 납땜성과 본딩성을 단순히 최외곽층으로 금도금층을 형성하는 것에 비하여 향상시킬 수 있다. 또한 금 또는 금 합금을 미세한 두께로 도금하므로 귀금속인 금의 소모를 줄일 수 있어서 제조 원가의 절감을 기대할 수 있다.

본 발명에 따른 리드프레임의 효과는 다음 실험에 의해 더욱 명확히 이해될 수 있다.

실험예 1

본 실험에서는 본발명재의 리드 프레임은 팔라듐도금 중간층을 0.2마이크로 인치의 두께로 형성하고 그 상면에 팔라듐 입자와 금입자가 공존하는 최외곽층을 형성한 시편을 사용하였다. 그리고 제1,2,3비교재로는 팔라듐 중간층상에 최외곽층으로 금도금한 제1비교재와, 팔라듐도금층을 최외각층으로 하는 한 제2비교재와, 팔라듐 중간층 상에 팔라듐과 금 합금을 도금한 제3비교재를 사용하였다.

그리고 납땜의 테스트 조건은 250 도시로 5분간 베이킹하고, 275 도시로 1시간 큐어링하고 리드 벤딩후에 175도로 1시간 동안 큐어링(QUREING)하였다. 그리고 95 도시로 8시간 스팀에이징(STEAM AGING)을 하였다. 와이어 본딩을 위한 테스트조건은 본딩에 사용된 금 와이어의 직경은 1mm 이며, 칩부위와 인너리드에서의 본딩 파워(power)와 본딩 힘(force)은 각각 90mW, 100mN 및 90mW, 100mN 이다. 그리고 칩부위와 인너리드에서의 본딩시간은 각각 15 msec와 20 msec이다.

상기 조건에서 본딩된 와이어를 리드 프레임의 인너리드와 칩의 본딩부 중간지점에서 당겨 파단강도와 각 리드의 표면에 납땜젖음성에 대한 측정한 결과를 표1에 나타내었다.

[표 1]

	제1비교재	제2비교재	제3비교재	발명재
LAYER	3L	2L	3L	2.5L
납땜성	20 -30%	20 -30%	20 -30%	90-95%
본딩성	3.36g	2.38g	3.57g	5.83g

위 표에서 보듯이 본 발명재의 와이어 본딩력과 납땜성이 크게 형상된 것을알 수 있다.

실험예 2

본 실험에서는 본발명재의 리드 프레임은 팔라듐 도금 중간층을 0.2마이크로 인치의 두께로 형성하고 최최외곽층을 팔라듐 입자와 금입자가 공존하는 혼합층을 형성한 시편을 사용하였다. 그리고 제1,2비교재로는 팔라듐 도금 중간층을 0.8마이크로 인치의 두께로 형성하고 최외곽층에 금도금층을 형성한 제1비교재와, 팔라듐 도금층을 최외각층으로 0.2마이크로 인치 두께로 형성한 제2비교재를 사용하였다.

그리고 납땜의 테스트 조건은 360 도시에서 1분간 베이킹하였다. 와이어 본딩을 위한 테스트 조건은 온도를 215 도시, 본딩에 사용된 금 와이어의 직경은 1mm 이며, 칩부위와 인너리드에서의 본딩 파워(power)와 본딩 힘(force)은 각각 90mW,100mN 및 90mW, 100mN 이다. 그리고 칩부위와 인너리드에서의 본딩시간은 각각 15 msec와 20 msec이다.

상기 조건에서 본딩된 와이어를 리드 프레임의 인너리드와 칩의 본딩부 중간지점에서 당겨 파단강도와 각 리드의 표면에 대한 땜납젖음성을 측정한 결과를 표2에 나타내었다.

[표 2]

	제1비교재	제2비교재	발명재
LAYER	3L	2L	2.5L
납땜성	85-95%	60-80%	100%
본딩성(최소)	2.65g	0.91g	7.03g
본딩성(최대)	7.58g	6.86g	9.64g
본딩성(평균)	4.93g	3.55g	8.81g

위 표에서 보듯이 본 발명재의 와이어 본딩력과 납땜성이 크게 형상된 것을알 수 있다.

실험예 3

그리고 최외곽층과 수지와의 접착력 실험을 하여 도 8에 도시된 바와 같은 결과를 얻을 수 있었다. 시편은 상기 실험예 1에 사용된 발명재와 제 1,2비교재를 사용하였으며, 상용이 되고 있는 두가지 모델의 열경화성 수지에 대하여 몰딩을 실시한 후에 리드프레임과 수지간의 접착력을 실험한 결과이다.

도시된 바와 같이 팔라듐층의 상면에 금과 팔라듐 입자가 공존하는 혼합층을 형성하는 경우 접착력이 최대가 됨을 알 수 있었다.

본 발명에 따른 다층 도금 구조를 가지는 리드 프레임은 금도금층이 가지는장점과 팔라듐 도금층이 가지는 장점을 모두 가지며, 따라서 리드 프레임의 궁극적인 품질 목표인 와이어 본딩성, 납땜성 및, EMC 접착성이 향상된다는 장점이 있다. 또한 제조 원가도 절감될 수 있다.

본 발명은 첨부된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예들이 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (3)

1. 금속기판의 상면에 니켈 또는 니켈 합금을 이용하여 보호층을 형성하는 단계와;

   상기 보호층의 상면에 팔라듐 또는 팔라듐 합금으로 이루어진 중간층을 형성하는 단계와;

   상기 중간층의 상면에 팔라듐과 금를 교번하여 도금함으로써 팔라듐입자들과 금입자들이 공존하는 혼합층을 최외곽층으로 형성하는 단계를 포함하여 된 것을 특징으로 하는 반도체 팩키지용 리드 프레임의 제조방법.
2. 제1항에 있어서,

   상기 최외곽층의 도금은 팔라듐, 금, 팔라듐, 금 순으로 도금하거나 금, 팔라듐, 금 팔라듐 순으로 도금하는 것을 특징으로 하는 반도체 팩키지용 리드 프레임의 제조방법 .
3. 청구항 1항 또는 청구항 2항의 제조방법에 의해 제조된 반도체 팩키지용 리드 프레임으로서,

   기저금속판의 상면에 형성된 니켈 박막층과, 상기 니켈 박막층 상에 형성된 팔라듐층과, 상기 팔라듐층의 상면에 형성되는 것으로 팔라듐 입자와 금입자가 교번하여 형성되어 공존하는 혼합층을 최외곽층으로하여 된 것을 특징으로 하는 반도체 팩키지용 리드 프레임.