KR100503038B1 - 반도체 팩키지용 리드 프레임 - Google Patents

반도체 팩키지용 리드 프레임 Download PDF

Info

Publication number
KR100503038B1
KR100503038B1 KR10-2002-0067395A KR20020067395A KR100503038B1 KR 100503038 B1 KR100503038 B1 KR 100503038B1 KR 20020067395 A KR20020067395 A KR 20020067395A KR 100503038 B1 KR100503038 B1 KR 100503038B1
Authority
KR
South Korea
Prior art keywords
plating layer
gold
silver
palladium
lead frame
Prior art date
Application number
KR10-2002-0067395A
Other languages
English (en)
Other versions
KR20040038446A (ko
Inventor
박세철
강성일
신동일
이상훈
장배순
정승호
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR10-2002-0067395A priority Critical patent/KR100503038B1/ko
Publication of KR20040038446A publication Critical patent/KR20040038446A/ko
Application granted granted Critical
Publication of KR100503038B1 publication Critical patent/KR100503038B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따르면, 반도체 팩키지용 리드 프레임이 개시된다. 상기 반도체 팩키지용 리드 프레임은 금속의 기저소재와; 이 기저소재의 상면에 니켈 또는 니켈 합금으로 형성된 니켈 도금층과; 이 니켈 도금층의 상면에 팔라듐 또는 팔라듐 합금으로 형성된 팔라듐 도금층; 및 이 팔라듐 도금층의 상면에 금과 은의 합금으로 형성된 금-은 합금 도금층;을 포함한다. 개시된 반도체 팩키지용 리드 프레임에 의하면, 리드 레임의 품질 목표인 와이어 본딩성, 납땜성 뿐만 아니라, 특히 EMC 접착성이 크게 개선되어 반도체 팩키지의 신뢰성이 향상시킬 수 있다.

Description

반도체 팩키지용 리드 프레임{Lead frame for semiconductor package}
본 발명은 반도체 팩키지용 리드 프레임(lead frame)에 관한 것으로서, 보다 상세하게는 반도체 팩키지의 제조에 사용되는 리드 프레임의 기저소재 상층부에 니켈, 팔라듐층 등을 순차적으로 적층시키고, 최상층에 금과 은의 합금층을 형성하여 EMC(Epoxy Molding Compound) 수지의 접착성을 크게 향상시킨 반도체 팩키지용 리드 프레임에 관한 것이다.
리드 프레임은 반도체 칩(chip)과 함께 반도체 팩키지(package)를 이루는 핵심 구성요소의 하나로서, 반도체 팩키지를 외부와 연결해주는 도선(lead)의 역할과 반도체 칩을 지지해주는 지지체(frame)의 역할을 한다. 이러한 반도체 팩키지용 리드 프레임은 통상적으로 스탬핑(stamping) 방식 또는 에칭(etching) 방식에 의해 제조된다.
스탬핑 방식은 프레스 금형장치를 이용하여 순차적으로 이송되는 박판의 소재를 소정 형상으로 타발하여 제조하는 방법으로서, 이는 리드 프레임을 대량생산하는 경우에 주로 적용된다. 한편, 에칭 방식은 화학약품을 이용하여 소재의 일정 부위를 부식 제거함으로서 제품을 형성하는 화학적 식각 방법으로서, 이는 리드 프레임을 소량 생산하는 경우에 주로 적용되는 제조방법이다.
도 1에는 통상적인 리드 프레임의 평면도가 도시되어 있다.
도면을 참조하면, 리드 프레임(1)은 다이 패드(2)와, 이너 리드(inner lead;4) 및 아우터 리드(outer lead;5)를 구비한다. 다이 패드(2)에는 반도체 칩(미도시)이 그 위에 지지된다. 다이 패드(2)는 타이 바(tie bar;3)에 의해 레일(7)에 연결되고 반도체 칩을 지지하는 기능을 가진다. 또한, 이너 리드(4)와 아우터 리드(5) 사이에는 각 리드의 간격을 유지하고 지지하는 댐바(6)가 형성되어 있다. 반도체 팩키지의 조립이 완료되면 타이 바(3), 레일(7) 및 댐바(6)는 제거된다.
상기한 바와 같이 구성된 리드 프레임(1)은 반도체의 다른 부품, 예를 들면 기억소자인 칩과의 조립과정을 거쳐 반도체 팩키지를 이루게 된다. 반도체 팩키지의 조립 과정에는 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정이 포함된다. 칩 부착 공정은 반도체 칩을 리드 프레임(1)의 다이 패드(2)에 부착시키는 공정이며, 와이어 본딩 공정은 반도체 칩의 단자부와 리드 프레임(1)의 이너 리드(4) 부분을 금 또는 알루미늄 세선으로 접합하여 연결하는 공정이며, 몰딩 공정은 EMC 수지 등의 절연체로 칩과 와이어 및 이너 리드(4) 부분을 밀봉시키는 공정이다.
상기 반도체의 팩키지의 조립 공정에서는 반도체 칩과의 접착력 및 이너 리드(4)의 와이어 본딩성을 개선하기 위하여, 다이 패드(2)와 이너 리드(4)에 소정 특성을 갖는 금속 소재를 도포하는 경우가 많다. 또한, 몰딩 공정 후 몰딩부 외부에 노출되는 아우터 리드(5)가 기판 실장시 납땜이 잘 되도록 납 젖음성(solder wettability)을 향상하기 위해 아우터 리드(5)의 소정 부위에 주석과 납의 합금(Sn-Pb)으로 된 솔더링 기초 도금을 행한다. 그러나, 상기 솔더링 기초 도금은 과정이 번거롭고, 노출된 납 및 납 도금 용액에 의한 환경 문제가 야기될 뿐만 아니라, 솔더링 기초 도금 과정에서 리드 프레임(1) 표면과 에폭시 몰딩 사이로 도금액이 침투하여 반도체 칩 불량을 야기하는 경우가 빈번히 발생하고, 도금층의 불균일을 제거하기 위한 추가 공정이 필요하다.
이러한 문제점을 해결하기 위하여 제안된 것이 선도금 프레임(pre-plated frame;PPF) 방법이다. 이러한 방법은 반도체 조립 공정 전에 납 젖음성이 양호한 소재를 리드 프레임의 상면에 미리 도금을 행하는 것이다. PPF 도금으로는, 금속의 기저소재 위에 중간층으로서 니켈(Ni)층을 도포하고, 최상층으로 납 젖음성이 양호한 금(Au) 또는 팔라듐(Pd) 등을 중간층 상에 전면 또는 부분적으로 도포한 구조의 리드 프레임이 사용되고 있다.
도 2a는 종래 기술의 일례로서 일본 특허 제 1501723 호에 나타난 리드 프레임의 단층 구조를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 구리(Cu)를 주성분으로 하는 기저소재(11)의 상층부에 니켈 도금층(12)이 전면적으로 형성되고, 상기 니켈 도금층(12)의 상부에 팔라듐 도금층(13)이 전면적으로 형성되어 있다. 즉, 기저소재(11)의 상층부에 니켈과 팔라듐이 차례로 전면 도금되어 있다.
위와 같이 최상층으로 팔라듐을 도금한 리드 프레임을 사용하면, 환경 친화적이고 반도체 팩키지의 제조공정이 단순화될 수 있다. 그러나, 팔라듐으로 형성된 층(13)은 반도체 조립 공정 중에 발생된 열에 의해 산화되어 팔라듐 화합물을 형성하며, 이 때문에 그 물성 자체가 저하되기 쉽다. 이러한 팔라듐층(13)의 산화 및 이에 따른 물성 저하는 와이어 본딩성 및 납땜성을 저하시킨다. 또한, 도금시에 수소를 흡착할 경우 도금면이 경해져서 충격에 약해지는 문제점이 있다.
도 2b는 종래 기술의 또 다른 예로서 리드 프레임의 단층 구조를 개략적으로 나타낸 단면도이다.
도면을 참조하면, 구리를 주성분으로 하는 기저소재(21)의 상층부에 니켈 도금층(22), 팔라듐 도금층(23), 금 도금층(24)이 차례로 도금되어 있다. 이러한 구조는 최상층부의 금 도금층(24)을 제외하고는 근본적으로 도 2에 도시된 구조와 동일하다.
금은 팔라듐에 비해서 내산화성이 크므로 최상층부의 금 도금층(24)은 반도체 팩키지 제조시 열적 공정을 거치면서 팔라듐 도금층(23)이 산화가 되는 것을 방지함으로써 종래의 납땜성 문제를 해결할 수 있게 되었다. 그런데, 일반적으로 EMC 수지는 순수한 금속이나 합금의 표면과는 친화성이 떨어지며, 역으로 표면에 산화층이 형성된 경우에 그 접착력이 우수하다는 특징이 있다. 이러한 점이 반도체 팩키지 조립에 있어서의 EMC 수지 몰딩에 부정적인 영향을 가져오게 되었다. 즉, EMC 수지의 접촉 표면에 팔라듐의 산화 방지층으로서 금 도금층이 형성되어 있을 때에는 EMC 몰드의 접착성이 저하되는 문제점이 발생하였다. 이러한 문제점으로 인해 부분 도금으로 아우터 리드 부문만을 금 도금하는 것이 제시가 되었지만, 마스크를 통한 도금을 실시하게 되므로 생산성이 떨어지고 제조원가 상승하는 새로운 문제가 발생하게 되었다.
본 발명은 위와 같은 문제점을 해결하기 위하여 창출된 것으로서, 반도체 팩키지의 제조에 사용되는 리드 프레임의 기저소재 상층부에 니켈, 팔라듐층 등을 순차적으로 적층시키고, 최상층에 금과 은의 합금층을 형성하여 EMC 수지의 접착성을 크게 향상시킨 반도체 팩키지용 리드 프레임을 제공하는데 그 목적이 있다.
본 발명의 일 측면에 따른 반도체 팩키지용 리드 프레임은, 금속의 기저소재와; 상기 기저소재의 상면에 니켈 또는 니켈 합금으로 형성된 니켈 도금층과; 상기 니켈 도금층의 상면에 팔라듐 또는 팔라듐 합금으로 형성된 팔라듐 도금층; 및 상기 팔라듐 도금층의 상면에 금과 은의 합금으로 형성되되, 은의 무게 분율이 20 w% 내지 80 w% 인 금-은 합금 도금층;을 포함한다.
또한, 본 발명의 또 다른 측면에 의하면, 금속의 기저소재와; 상기 기저소재의 상면에 니켈 또는 니켈 합금으로 형성된 니켈 도금층과; 상기 니켈 도금층의 상면에 팔라듐 또는 팔라듐 합금으로 형성된 팔라듐 도금층과; 상기 팔라듐 도금층 상면에 금 또는 금 합금으로 형성된 금 도금층; 및 상기 금 도금층의 상면에 금과 은의 합금으로 형성되되, 은의 무게 분율이 20 w% 내지 80 w% 인 금-은 합금 도금층;을 포함하는 반도체 팩키지용 리드 프레임이 제공된다.
상기 금-은 합금 도금층에서 은의 무게 분율은 40 w% 내지 70 w%인 것이 바람직하다. 더욱 바람직하게, 상기 금-은 합금 도금층에서 은의 무게 분율은 50 w% 내지 60 w% 이며, 여기서, 상기 금-은 합금 도금층에서 금과 은의 무게 분율은, 더욱 바람직하게는 실질상 1 : 1 이다.
또한, 상기 금-은 합금 도금층의 두께는 0.1 내지 3.0 마이크로 인치로 형성될 수 있다. 여기서, 상기 니켈 도금층의 두께는 20 내지 30 마이크로 인치이며, 상기 팔라듐 도금층의 두께는 0.1 내지 3 마이크로 인치로 형성된 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명하기로 한다.
도 3에는 본 발명의 일 실시예에 따른 리드 프레임의 단층 구조를 개략적으로 나타낸 단면도가 도시되어 있다.
도면을 참조하면, 본 발명에 일 실시예에 따른 반도체 팩키지용 리드 프레임은, 예를 들면 구리 또는 철계 니켈 등을 주성분으로 하는 금속의 기저소재(110)와, 이 기저소재(110)의 상면에 니켈 또는 니켈 합금으로 형성된 니켈 도금층(120)과, 이 니켈 도금층(120)의 상면에 팔라듐 또는 팔라듐 합금으로 형성된 팔라듐 도금층(130), 및 이 팔라듐 도금층(130)의 상면에 금과 은의 합금으로 형성된 금-은 합금 도금층(140)을 포함한다.
상기와 같은 구조를 가진 본 발명의 일 실시예에 따르면, 상기 금-은 합금 도금층(140)은 팔라듐 도금층(130)의 산화 방지층으로서의 역할을 수행함으로써, 반도체 팩키지 제조시 열적 공정을 거치는 동안 팔라듐 도금층(130)이 산화되는 것을 방지하여 아우터 리드(5;도 1)의 납땜성이 저하되지 않도록 한다.
한편, 은(Ag)은 금(Au)에 비하여 상대적으로 반도체 팩키지용 EMC 수지에 대하여 접착성이 우수하다. 따라서, 팔라듐 도금층(130)의 상층부에 금과 은의 합금으로 형성된 금-은 합금 도금층(140)을 형성함으로써, EMC 수지의 접착성이 개선된다.
상기 EMC 수지의 접착성은 금-은 합금 도금층(140)에 있어서 은의 무게 분율에 따라 달라지는데, 후술할 시험 결과로부터 알 수 있듯이, 금-은 합금 도금층(140)에 있어서 은의 무게 분율은 20 w% 내지 80 w%인 것이 바람직하다. 여기서, 금과 은의 무게 분율은 실질상 1 : 1 일 때, 더욱 바람직하다.
한편, 금-은 합금 도금층(140)의 두께를 0.1 마이크로 인치보다 작게 형성하는 것은, 도금 두께가 얇기 때문에 관리가 어려우며, 그 관리비용이 과도하게 상승한다. 금-은 합금 도금층(140)의 두께를 3.0 마이크로 인치보다 크게 형성하는 것은, EMC 접착력은 증대시킬 수 있으나 요구되는 목표 EMC 접착력 이상의 과도한 EMC 접착력을 갖게 되어 반도체 팩키지의 신뢰성 향상에는 큰 의미가 없게 된다. 특히, 고가인 금과 은의 소비량이 증가하여 제조원가가 지나치게 상승한다. 따라서, 상기 금-은 합금 도금층(140)은, 후술할 시험 결과로부터 예측할 수 있듯이, 요구되는 목표 EMC 접착력을 만족하고 두께 관리가 용이한 0.1 내지 3.0 마이크로 인치의 두께로 형성하는 것이 바람직하다. 이때, 상기 니켈 도금층의 두께(120)는 20 내지 30 마이크로 인치로 형성하고, 상기 팔라듐 도금층의 두께(130)는 0.1 내지 3 마이크로 인치로 형성할 수 있다.
도 5에는 상기 리드 프레임의 금-은 합금 도금층(140)에 있어서 은의 무게 분율에 따라 EMC 접착력을 비교하여 나타낸 그래프가 도시되어 있고, 도 6에는 본 발명에 따른 리드 프레임의 금-은 합금 도금층에 있어서 은의 무게 분율에 따라 EMC의 딜라미네이션(delamination) 분율을 비교하여 나타낸 테이블이 도시되어 있다. 여기서, 딜라미네이션 분율이란 EMC와 리드프레임의 전체 접촉가능 면적 중에서, 하기의 시험조건 적용 후, 즉 흡습 과정 및 리플로우를 거친 후에 EMC와 리드프레임의 접촉이 떨어져 있는 면적의 비율을 나타낸다. 한편, 시편 및 시험 조건은 다음과 같다.
1. 시편
(1) 리드프레임 : 구리를 주성분으로 하는 기저소재 상에 니켈/팔라듐 도금층을 각각 30/0.8 마이크로 인치의 두께로 형성하고, 그 위에 0.3 마이크로 인치의 금-은 합금 도금층을 형성하였다. 여기서, 상기 금-은 합금 도금층은 은의 무게 분율을 달리하는 다수의 시편을 사용하였다.
(2) EMC 수지 : 모델명 7300MES(MQFP 타입, 제일모직 사)를 사용하였다.
2.시험 조건
아래와 같은
(1) 몰드 전 큐어링 : 175 ℃로 4시간
(2) 흡습 과정 : 온도 85 ℃ 및 상대습도 85 %로 168 시간
(3) 리플로우 : 최대 260 ℃(3회 실시)의 과정을 순차적으로 실시한 후, 상기 시편의 접착력을 측정하였다.
3. 시험 장비
(1) SAM : 모델명 HS-100(SONIX 사)
(2)강도 시험기 : 모델명 AGS-100A(Shimadzu 사)를 사용하였다.
도 5에 도시된 바와 같이, 상기 금-은 합금 도금층(140)에서 은의 무게 분율이 20 w% 내지 80 w%일 때, 당업계에서 반도체 팩키지의 신뢰성 유지를 위하여 요구되는 수준보다 훨씬 높은 수준인 25 kgf 이상의 EMC 접착력을 갖는다. 특히, 상기 금-은 합금 도금층(140)에서 금과 은의 무게 분율이 실질상 1 : 1일 때 최대의 접착력을 갖는다는 것을 알 수 있다. 또한, 도 6에 도시된 바와 같이, 상기 금-은 합금 도금층(140)에서, 은이 혼합되지 않은 경우에 해당되는 은 무게 분율이 0 w% 일 때와, 금이 혼합되지 않은 경우에 해당되는 은 무게 분율이 100 w% 일 때는 딜라미네이션이 분율이 100%가 된다. 은 무게 분율이 0 w%에서 증가함에 따라, 또한, 은 무게 분율이 100 w%에서부터 감소함에 따라 딜라미네이션 분율은 급격히 감소되어, 은 무게 분율이 20 w% 내지 80 w%일 때는, 당업계에서 반도체 팩키지의 신뢰성 유지를 위하여 요구되는 수준보다 훨씬 낮은 수준인 5% 이하의 딜라미네이션 분율을 갖는다. 이보다 엄격한 기준을 적용하여, 금-은 합금 도금층(140)의 은 무게 분율이 40 w% 내지 70 w%로 조정되면, EMC의 딜라미네이션 분율은 1% 이하로 감소된다.
특히, 금-은 합금 도금층(140)에서 은의 무게 분율이 50 w% 내지 60 w%일 때는 0%의 딜라미네이션 분율을 갖게 되는 바, 전술한 범위에서는 딜라미네이션이 발생되지 않는다는 질적인 차이가 발생된다. 이러한 결과는 금과 은의 무게 분율이 실질상 1 : 1일 때 EMC의 접착력이 최대로 발휘된다는 도 5의 실험결과와 일치한다.
이하, 비교예를 통해 본 발명의 특징을 보다 상세히 설명하기로 한다. 다만, 본 발명의 범위가 하기 비교예에 의해 한정되는 것이 아님은 물론이다.
도 7은 EMC 접착성과 관련하여 본 발명에 따른 리드 프레임을 다른 비교재와 비교하여 나타낸 그래프이다. 여기서, 시편 및 시험 조건은 다음과 같다.
1. 시편
(1) 리드프레임 :
1) 본 발명 : 구리를 주성분으로 하는 기저소재 상에 니켈/팔라듐 도금층을 각각 30/0.8 마이크로 인치의 두께로 형성하고, 그 위에 은의 무게 분율이 50 w%인 금-은 합금 도금층을 형성하였다. 금-은 합금 도금층에 있어서, 도금 두께는 0.3 마이크로 인치와 1.0 마이크로 인치인 시편을 사용하였다.
2) 제1비교재 : 구리를 주성분으로 하는 기저소재 상에 니켈/팔라듐 도금층을 각각 30/0.8 마이크로 인치의 두께로 형성하고, 그 위에 팔라듐의 무게 분율이 5 w%인 금-팔라듐 합금 도금층을 형성하였다. 금-팔라듐 합금 도금층에 있어서, 도금 두께는 0.3 마이크로 인치와 1.0 마이크로 인치인 시편을 사용하였다.
3) 제2비교재 : 구리를 주성분으로 하는 기저소재 상에 니켈/팔라듐 도금층을 각각 30/0.8 마이크로 인치의 두께로 형성하고, 그 위에 금의 무게 분율이 100 w%인 금 도금층을 형성하였다. 금 도금층에 있어서, 도금 두께는 0.3 마이크로 인치와 1.0 마이크로 인치인 시편을 사용하였다.
3) 제3비교재 : 구리를 주성분으로 하는 기저소재 상에 니켈/팔라듐 도금층을 각각 30/0.8 마이크로 인치의 두께로 형성하고, 그 위에 금의 무게 분율이 100 w%인 은 도금층을 형성하였다. 은 도금층에 있어서, 도금 두께는 0.3 마이크로 인치와 1.0 마이크로 인치인 시편을 사용하였다.
(2) EMC 수지 : 모델명 7300MES(MQFP 타입, 제일모직 사)을 사용하였다.
2.시험 조건
아래와 같은
(1) 몰드 전 큐어링 : 175 ℃로 4시간
(2) 흡습 과정 : 온도 85 ℃ 및 상대습도 85 %로 168 시간
(3) 리플로우 : 최대 260 ℃(3회 실시)의 과정을 순차적으로 실시한 후, 상기 시편의 접착력을 측정하였다.
3. 시험 장비
(1)강도 시험기 : 모델명 AGS-100A(Shimadzu 사)를 사용하였다.
도 6에 도시된 바와 같이, 본 발명은 50 kgf 이상의 EMC 접착력을 갖고, 제1, 제2 및 제3비교재는 20 kgf 이하의 EMC 접착력을 갖는다. 따라서, 최상층에 금-은 합금 도금층을 형성한 본 발명이 제1, 제2 및 제3비교재에 비하여 2배 이상의 EMC 접착력을 갖는다는 것을 알 수 있다.
이하 본 발명의 또 다른 실시예를 설명하기로 한다. 도 4는 본 발명의 또 다른 실시예에 따른 리드 프레임의 단층 구조를 개략적으로 나타낸 단면도이다. 여기서, 도 3에 도시된 참조부호와 동일한 참조부호는 동일한 구성 및 효과를 갖는 동일부재를 나타낸다. 따라서, 반복되는 설명은 생략하기로 한다.
도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 리드 프레임은, 금속의 기저소재(110)와, 이 기저소재(110)의 상면에 니켈 또는 니켈 합금으로 형성된 니켈 도금층(120)과, 이 니켈 도금층(120)의 상면에 팔라듐 또는 팔라듐 합금으로 형성된 팔라듐 도금층(130)과, 이 팔라듐 도금층(130)의 상면에 금 또는 금 합금으로 형성된 금 도금층(150); 및 이 금 도금층(150) 상면에 금과 은의 합금으로 형성된 금-은 합금 도금층(140)을 포함한다.
상기와 같은 구조를 가진 본 발명의 또 다른 실시예에 따르면, 팔라듐 도금층(130)의 상면에는 팔라듐 도금층(130)의 산화 방지층으로서 금 도금층(150)이 형성되어 있다. 여기서, 상기 금 도금층(150)은 금-은 합금 도금층(140)이 팔라듐 도금층(130)의 산화 방지층으로서 역할을 충실히 수행할 수 없는 경우, 예를 들면, 상대적으로 얇은 두께로 형성된 금-은 합금 도금층(140)이 손상된 경우에도 아우터 리드(5;도 1)의 납땜성이 안전하게 보장되도록 한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 팩키지용 리드 프레임에 의하면, 리드 프레임의 품질 목표인 와이어 본딩성, 납땜성 뿐만 아니라, EMC 접착성이 크게 개선되어 반도체 팩키지의 신뢰성이 향상시킬 수 있다.
본 발명은 첨부된 상기한 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예들이 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.
도 1은 통상적인 리드 프레임의 구조를 개략적으로 나타낸 평면도,
도 2a 및 도 2b는 종래 기술에 따른 리드 프레임의 단층 구조를 개략적으로 나타낸 단면도들,
도 3은 본 발명의 일 실시예에 따른 리드 프레임의 단층 구조를 개략적으로 나타낸 단면도,
도 4는 본 발명의 또 다른 실시예에 따른 리드 프레임의 단층 구조를 개략적으로 나타낸 단면도,
도 5는 본 발명에 따른 리드 프레임의 금-은 합금 도금층에 있어서 은의 무게 분율에 따라 EMC 접착력을 비교하여 나타낸 그래프,
도 6은 본 발명에 따른 리드 프레임의 금-은 합금 도금층에 있어서 은의 무게 분율에 따라 EMC의 딜라미네이션 분율을 비교하여 나타낸 테이블,
도 7은 EMC 접착력과 관련하여 본 발명에 따른 리드 프레임을 다른 비교재와 비교하여 나타낸 그래프이다.
< 도면의 주요부분에 대한 부호의 설명 >
1...리드 프레임 2...다이 패드
3...타이바 4...이너 리드
5...아우터 리드 6...댐바
7...레일 110...기저소재
120...니켈 도금층 130...팔라듐 도금층
140...금-은 합금 도금층 150...금 도금층

Claims (7)

  1. 금속의 기저소재와;
    상기 기저소재의 상면에 니켈 또는 니켈 합금으로 형성된 니켈 도금층과;
    상기 니켈 도금층의 상면에 팔라듐 또는 팔라듐 합금으로 형성된 팔라듐 도금층; 및
    상기 팔라듐 도금층의 상면에 금과 은의 합금으로 형성되되, 은의 무게 분율이 20 w% 내지 80 w% 인 금-은 합금 도금층;을 포함하는 것을 특징으로 하는 반도체 팩키지용 리드 프레임.
  2. 금속의 기저소재와;
    상기 기저소재의 상면에 니켈 또는 니켈 합금으로 형성된 니켈 도금층과;
    상기 니켈 도금층의 상면에 팔라듐 또는 팔라듐 합금으로 형성된 팔라듐 도금층과;
    상기 팔라듐 도금층 상면에 금 또는 금 합금으로 형성된 금 도금층; 및
    상기 금 도금층의 상면에 금과 은의 합금으로 형성되되, 은의 무게 분율이 20 w% 내지 80 w% 인 금-은 합금 도금층;을 포함하는 것을 특징으로 하는 반도체 팩키지용 리드 프레임.
  3. 제1항 또는 제2항에 있어서,
    상기 금-은 합금 도금층에서 은의 무게 분율은 40 w% 내지 70 w%인 것을 특징으로 하는 반도체 팩키지용 리드 프레임.
  4. 제3항에 있어서,
    상기 금-은 합금 도금층에서 은의 무게 분율은 50 w% 내지 60 w%인 것을 특징으로 하는 반도체 팩키지용 리드 프레임.
  5. 제4항에 있어서,
    상기 금-은 합금 도금층에서 금과 은의 무게 분율은 실질상 1 : 1 인 것을 특징으로 하는 반도체 팩키지용 리드 프레임.
  6. 제1항 또는 제2항에 있어서,
    상기 금-은 합금 도금층의 두께는 0.1 내지 3.0 마이크로 인치인 것을 특징으로 하는 반도체 팩키지용 리드 프레임.
  7. 제6항에 있어서,
    상기 니켈 도금층의 두께는 20 내지 30 마이크로 인치이며, 상기 팔라듐 도금층의 두께는 0.1 내지 3 마이크로 인치인 것을 특징으로 하는 반도체 팩키지용 리드 프레임.
KR10-2002-0067395A 2002-11-01 2002-11-01 반도체 팩키지용 리드 프레임 KR100503038B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0067395A KR100503038B1 (ko) 2002-11-01 2002-11-01 반도체 팩키지용 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0067395A KR100503038B1 (ko) 2002-11-01 2002-11-01 반도체 팩키지용 리드 프레임

Publications (2)

Publication Number Publication Date
KR20040038446A KR20040038446A (ko) 2004-05-08
KR100503038B1 true KR100503038B1 (ko) 2005-07-22

Family

ID=37336657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0067395A KR100503038B1 (ko) 2002-11-01 2002-11-01 반도체 팩키지용 리드 프레임

Country Status (1)

Country Link
KR (1) KR100503038B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673951B1 (ko) * 2004-06-23 2007-01-24 삼성테크윈 주식회사 반도체 팩키지용 리드 프레임

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172121A (ja) * 1995-12-19 1997-06-30 Mitsui High Tec Inc 半導体装置用リードフレーム及びその製造方法
KR19980015493A (ko) * 1996-08-22 1998-05-25 문성수 철-니켈 합금 소재의 내식성 및 내균열성 향상을 위한 4층 도금 방법
JPH118341A (ja) * 1997-06-18 1999-01-12 Mitsui High Tec Inc 半導体装置用リードフレーム
KR20020045360A (ko) * 2000-12-08 2002-06-19 이중구 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172121A (ja) * 1995-12-19 1997-06-30 Mitsui High Tec Inc 半導体装置用リードフレーム及びその製造方法
KR19980015493A (ko) * 1996-08-22 1998-05-25 문성수 철-니켈 합금 소재의 내식성 및 내균열성 향상을 위한 4층 도금 방법
JPH118341A (ja) * 1997-06-18 1999-01-12 Mitsui High Tec Inc 半導体装置用リードフレーム
KR20020045360A (ko) * 2000-12-08 2002-06-19 이중구 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임

Also Published As

Publication number Publication date
KR20040038446A (ko) 2004-05-08

Similar Documents

Publication Publication Date Title
KR100819800B1 (ko) 반도체 패키지용 리드 프레임
US5360991A (en) Integrated circuit devices with solderable lead frame
US5675177A (en) Ultra-thin noble metal coatings for electronic packaging
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US7413934B2 (en) Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices
US7788800B2 (en) Method for fabricating a leadframe
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
KR100503038B1 (ko) 반도체 팩키지용 리드 프레임
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100673951B1 (ko) 반도체 팩키지용 리드 프레임
KR100450091B1 (ko) 반도체 장치용 다층 도금 리드 프레임
KR100254271B1 (ko) 다층 도금 리이드 프레임
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100203333B1 (ko) 다층 도금 리드프레임
KR101375175B1 (ko) 리드 프레임, 이의 제조 방법, 이를 이용한 반도체 패키지 및 그 제조 방법
KR100962305B1 (ko) 반도체 팩키지용 리드프레임의 선도금 방법
KR100209264B1 (ko) 반도체 리드 프레임
JPS63304654A (ja) リ−ドフレ−ム
KR100234165B1 (ko) 반도체 리드 프레임의 도금층 구조
KR20050003226A (ko) 반도체 팩키지용 리드프레임의 선도금 방법
KR100548011B1 (ko) 반도체 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130703

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140709

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180627

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 15