KR20020045360A - Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임 - Google Patents

Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임 Download PDF

Info

Publication number
KR20020045360A
KR20020045360A KR1020000074793A KR20000074793A KR20020045360A KR 20020045360 A KR20020045360 A KR 20020045360A KR 1020000074793 A KR1020000074793 A KR 1020000074793A KR 20000074793 A KR20000074793 A KR 20000074793A KR 20020045360 A KR20020045360 A KR 20020045360A
Authority
KR
South Korea
Prior art keywords
plating layer
alloy
nickel
plating
palladium
Prior art date
Application number
KR1020000074793A
Other languages
English (en)
Other versions
KR100371567B1 (ko
Inventor
박세철
김남석
Original Assignee
이중구
삼성테크윈 주식회사
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이중구, 삼성테크윈 주식회사, 윤종용, 삼성전자 주식회사 filed Critical 이중구
Priority to KR10-2000-0074793A priority Critical patent/KR100371567B1/ko
Priority to US09/878,341 priority patent/US6518508B2/en
Publication of KR20020045360A publication Critical patent/KR20020045360A/ko
Application granted granted Critical
Publication of KR100371567B1 publication Critical patent/KR100371567B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48863—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48864—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 기저 금속층; 상기 기저 금속층의 적어도 일측면 상에 형성되며 니켈(Ni) 또는 니켈 합금으로 구성된 하지 도금층; 상기 하지 도금층 상에 형성되며 팔라듐(Pd) 또는 팔라듐 합금으로 이루어진 0.00025 ∼ 0.1㎛ (0.1 ∼ 4 마이크로인치) 두께의 중간 도금층; 및 상기 중간 도금층 상에 형성되며 은(Ag) 또는 은 합금으로 이루어진 0.05 ∼ 0.75㎛ (2 ∼ 30 마이크로인치) 두께의 외각 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임을 제공한다. 본 발명에 의하면, 외각 도금층으로 은(Ag) 귀금속을 사용함으로써 고온의 열적 조건하에서도 내산화성 및 내부식성이 우수하여 제품의 와이어 본딩성, 납땜성이 개선되고 반도체 패키지용 에폭시 소재와의 결합성이 좋아지며, 와이어 본딩부에서의 힐 크랙 발생을 방지할 수 있다. 한편, 본 발명에서는 특히 박막의 팔라듐 도금층과 은 도금층을 사용함으로써 은(Ag)의 마이그레이션을 방지하며, 팔라듐 및 은 등의 귀금속 사용량을 대폭 줄임으로써 반도체 패키징의 박막화 및 경박단소화를 가능하게 한다.

Description

Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임{Ag pre-plated lead frame for semiconductor package}
본 발명은 반도체 패키지용 리드프레임에 관한 것으로서, 보다 상세하게는 도금층의 두께를 얇게 하더라도 고온의 열적 환경하에서 고도의 패키지 품질을 유지하고, 은(Ag) 도금층의 두께 감소로 인하여 은(Ag)의 마이그레이션 (migration)을 방지할 뿐 아니라 제조원가도 절감할 수 있는 반도체 패키지용 리드프레임에 관한 것이다.
반도체 리드프레임은 기본적으로 반도체 기억소자인 칩을 탑재하여 정적인 상태로 유지하여 주는 다이패드부와 와이어 본딩에 의해 칩과 연결되는 인너 리드부 및 외부 회로와의 연결을 위한 아우터 리드부로 구성되어 있으며, 와이어 본딩된 칩과 와이어 본딩된 인너 리드부가 수지 보호막인 에폭시 몰딩 컴파운드(EMC)에 의해 밀봉되어 반도체 패키지를 이루게 된다. 이와 같은 구조를 갖는 반도체 리드프레임은 통상 스탬핑 공정 또는 에칭 공정에 의하여 제조된다.
이러한 반도체 패키지의 리드프레임에 있어서, 인너 리드에서의 와이어 본딩성 유지와, 패드와 칩 간의 밀착성을 양호한 상태로 유지하기 위하여 일반적으로 패드부와 리드 프레임의 인너 리드부의 단부에 은(Ag) 등의 금속 소재를 도금한다. 또한 수지 보호막 몰딩후, 외부 회로기판과 연결되는 아우터 리드의 실장시 납땜성을 좋게 하기 위하여 아우터 리드부의 소정 영역에 솔더(solder) 도금, 즉 주석-납 (Sn-Pb) 도금을 실시한다. 그런데, 이와 같은 도금은 보통 수지 보호막이 몰딩된 후, 습식 공정에 의해 실시되기 때문에 이 과정에서 주석-납 도금액이 에폭시와 리드 사이의 틈에 스며들어 완성된 제품의 신뢰성을 저하시키는 문제점이 있었다. 이러한 문제점을 해결하기 위하여 선도금 제품 (pre-plated frame)이 제안되었다. 이 제품은 반도체 패키지 공정 이전에 와이어 본딩성, 칩 접합성, 납땜 젖음성이 우수한 도금 금속을 금속 소재에 미리 도포함으로써 반도체 후공정에서의 납도금 공정을 생략할 수 있도록 한 것으로, 이 제품을 사용하면 반도체 패키징 후공정이 간편해질 뿐 아니라, 반도체 패키지 공정에서 납도금이라는 환경 오염 공정이 줄일 수 있어 최근 각광을 받고 있다.
그런데, 반도체 칩 부착, 와이어 본딩, 에폭시 몰딩, 납땜 등의 반도체 조립 공정이 통상 200℃ 이상의 고온에서 실시된다는 점을 감안할 때 선도금 방식으로 리드프레임을 제조하는 경우에는 외각 도금층이 무엇인가가 상당히 중요하다. 선도금 방식으로 제조되는 리드프레임의 외각 도금층에 요구되는 조건을 살펴보면, 외각 도금층은 고온에서의 내산화성이 있어야 하고, 와이어 본딩에 사용되는 본딩 와이어와의 접합성, 통상 규소 재질인 칩과의 접착성, 몰딩 소재인 에폭시 수지와의 접합성, 납땜시 납과의 융화성이 우수해야 한다. 뿐만 아니라, 와이어 본딩시 본딩 캐필러리의 마모를 방지하기 위해 적절한 연성을 가져야 하며, 도금된 금속이 고온 다습한 조건에서 장기간에 걸쳐 접촉된 매개물로 확산됨으로써 회로 단락 (short)를 발생시키는 소위 "마이그레이션 현상 (migration)"이 없어 반도체 소자의 장기적인 신뢰성을 확보할 수 있어야 하는등 그 요구조건이 상당히 까다롭다.
이와 같은 조건을 만족시킬 수 있는 외각 도금층의 소재는 팔라듐(Pd), 금(Au), 은(Ag) 등의 귀금속이다. 이중, 금과 은은 전도성과 연성이 우수하여 종래에 선호되던 금속인데, 금을 사용하는 경우에는 0.5 ∼ 2㎛, 은을 사용하는 경우에는 1 ∼ 5㎛ 정도의 두께로 도금하는 것이 바람직하다. 그러나, 최근들어 패키지가 소형화, 고집적화 (하이핀화) 되면서 마이그레이션 현상을 일으키는 금이나 은보다는 조직이 치밀하고 마이그레이션 현상이 없는 팔라듐이 외각 도금층의 소재로서주목받고 있다.
그런데, 이들 귀금속을 도금하는 경우에는 도금층의 평활성을 유지하고 귀금속의 사용량을 감소시키기 위하여 하지 금속 및 외곽에 도금될 귀금속과의 도금 결착성이 좋은 금속으로 하지 도금층을 형성한 다음, 이 하지 도금층 상에 귀금속 도금을 하는 것이 일반적이다. 이때, 하지 도금층의 소재로는 통상 니켈(Ni)이 널리 사용된다.
도 1 내지 4를 들어 종래 기술에 사용되던 선도금 방식의 반도체용 리드프레임의 도금층 구조를 설명하기로 한다.
먼저, 도 1에는 일본 특허 제1,501,723호에 개시된 종래의 반도체용 리드프레임의 단면이 도시되어 있다. 상기 특허에서는 "칩 탑재부와 와이어 본딩부의 리드프레임 표면(11)에 니켈 하지 도금층(12)을 개재시키고, 외각층으로 팔라듐 또는 팔라듐 합금으로 된 도금층을 형성한 플라스틱 패키지용 리드프레임"에 관한 것이다. 상기 특허의 실시예에는 0.1 ∼ 1㎛의 니켈 도금층 상에 0.1 ∼ 1㎛의 팔라듐 도금층이 형성된 구조를 개시하고 있다. 상기 특허에 의하면, 외각층으로 금(Au) 또는 은(Ag)을 도금하는 경우에 금 도금층 또는 은 도금층이 두껍게 도금되고 (금 도금층: 0.5 ∼ 2㎛, 은 도금층: 1 ∼ 5㎛), 이로 인해 마이그레이션 현상이 발생하는 문제점을 방지할 수 있다는 잇점이 있다.
그러나, 팔라듐은 원래 조직이 매우 치밀하고 딱딱한 금속인데다가 외각에 노출되어 고온의 반도체 조립공정을 거치게 되면 팔라듐이 산화되어 도금층이 더욱 딱딱해지고 융점이 높아져서 납땜성이 저하됨은 물론이고 와이어 본딩용 캐필러리를 마모, 손상시키는 문제점이 있다. 게다가, 팔라듐은 수소 취성이 큰 금속이어서 표면에 노출되면 대기중의 수소와 결합하여 도금층이 취약(brittle)해지는 문제점이 있다.
도 2는 일본 특허 제2,543,619호에 개시된 종래의 반도체용 리드프레임의 단면을 개시한 것이다. 상기 특허는 상기 도 1에 개시한 일본 특허 제1,501,723호의 문제점을 개선하기 위한 것으로서, "구리(Cu) 또는 구리 합금 소재면 상에 복수층의 금속 피막이 형성된 반도체 장치용 리드프레임으로서, 상기 구리 또는 구리 합금 소재면(21) 상에 니켈(Ni) 하지 도금피막(22)을 개재시켜 전면에 두께 0.3㎛ 이하의 팔라듐 (Pd) 또는 팔라듐 합금피막이 형성되어 있고, 상기 리드프레임의 아우터 리드상에 형성된 팔라듐 또는 팔라듐 합금 피막 상에 금(Au) 도금 피막(24)이 0.001 ∼ 0.1㎛의 두께로 형성되어 있는 반도체 장치용 리드프레임"을 개시하고 있다.
그런데, 도 2에 도시한 바와 같은 적층 구조를 갖는 반도체 리드프레임을 고신뢰성을 요구하는 반도체 패키지에 적용하는 경우에는 다음과 같은 문제점이 발생한다: 먼저, 외각 도금층으로서 Au 도금층을 갖는 리드프레임은 와이어 본딩부의 접착력이 Ag 외각 도금층을 갖는 리드 프레임에 비해 상대적으로 약하여 반도체 패키징후 와이어 본딩된 부분에서 크랙이 발생하여 회로 단락 등의 제품 불량을 유발시킬 수 있다. 이는 몰드 접착력이 상대적으로 떨어지는 구조로 된 리드프레임의 경우에 반복되는 열충격에 의해 몰드와 리드프레임 본딩면 사이에서 미세 유동이 반복되어 피로로 인해 본딩부에 크랙이 발생하며, 심한 경우에는 단락으로 이어지기 때문이다. 이처럼 주기적인 열적 스트레스에 의하여 수축과 팽창이 반복되면서 몰드와 리드프레임 간의 계면에 크랙이 발생하거나 와이어 본딩부가 떨어지는 것을 힐 크랙 (heel crack) 현상이라 한다. 실질적으로 이러한 구조를 갖는 리드프레임에 대하여 내크랙성 테스트를 실시한 결과, 후술하는 비교예 1로부터 알 수 있듯이 600회 이하의 TC 싸이클에서 크랙이 발생하는 것을 알 수 있는데, 이는 Ag를 외각 도금층으로 사용하는 경우에 1,000회 이상의 TC 싸이클에서 크랙이 발생하는 것에 비해 내크랙성이 상대적으로 매우 불량한 것이다. 따라서, 이와 같은 구조를 채용하는 반도체 제품은 장기적 신뢰성을 확보하는데 문제가 있다. .
또 다른 선행기술인 미국특허 제4,529,667호에는 선도금 리드프레임의 또 다른 예가 개시되어 있는데, 그의 구조는 도 3에 도시한 바와 같다.
도 3은 참조하면, 구리(Cu) 또는 구리 합금으로 이루어진 금속 기판(31) 상부에 니켈(Ni)로 이루어진 하지 도금층(32)이 0.1 ∼ 5㎛ 두께로 적층되어 있고, 이 하지 도금층(32) 상에 주석(Sn), 팔라듐(Pd), 루테늄(Ru), 카드뮴(Cd) 또는 이들의 합금으로 이루어진 0.01 ∼ 2㎛ 두께의 중간 도금층(33)이 형성되어 있으며, 상기 중간 도금층(33) 상에 은(Ag) 또는 은 합금으로 이루어진 1 ∼ 3㎛ 두께의 외각 도금층(34)이 순차적으로 형성되어 있다.
그런데, 이와 같은 적층 구조를 갖는 리드프레임은 팔라듐 또는 그의 합금으로 된 중간 도금층의 두께가 두꺼워 리드 굴곡부에 크랙이 발생할 수 있을 뿐 아니라, 금속 기판 상부에 형성된 도금층의 총두께가 1.11 ∼ 10㎛에 달하기 때문에 현재 리드프레임의 다핀화 및 경박화 수준을 감안할 때 각 도금층 두께 및 도금층의총두께가 너무 두꺼워서 100핀 이상의 다핀 패키지용 리드프레임에 적용시 다음과 같은 문제점이 발생할 수 있다:
즉, Ag 도금층이 두꺼울 경우에는 반도체 패키징 이후의 고온 다습 조건에서 도금된 은의 마이그레이션으로 인해 칩의 신뢰성이 저하되며, 고가의 귀금속인 팔라듐과 은을 과다 사용함으로써 리드프레임 제조원가가 상승된다.
한편, 상기 도 1 내지 3에 도시한 바와 같은 구조를 갖는 리드프레임에서는, 니켈 도금층, 팔라듐 도금층, 은 도금층, 금 도금층과 같은 도금층들을 직류 (DC) 전류 방식을 이용하여 도금하는 것이 일반적이다. 그런데, 이와 같이 DC 전류를 이용하여 팔라듐 도금층, 은 도금층, 금 도금층을 형성하면 도금층의 연성이 저하되어 성형시 크랙이 발생할 가능성이 상당히 높고, 도금 속도의 불균일로 인해 도금층 두께에 편차가 생긴다. 따라서, 도금층의 두께를 0.1㎛ (4 마이크로인치) 이하로 줄이게 되면 계면 불균일이 심해져 산화방지막으로서의 기능을 수행할 수 없게 되어 고열의 반도체 조립 공정시 중간 도금층과 하부 금속판이 산화되거나, 금속 원소가 표면으로 확산되어 대기 중에서 산화됨으로써 리드프레임의 벤딩크랙이나 납땜성을 저하시키는 문제점이 발생한다. 또한, 이를 방지하기 위하여 도금층을 두껍게 형성하고 열처리 등의 후공정을 수행하게 되면 제조단가가 상승한다는 문제점이 있다.
도 4에는 또 다른 종래 기술로서 본 출원인의 미국특허 제6,150,713호에 개시된 리드프레임의 적층 구조가 도시되어 있다. 도 4를 참조하여 보면, 상기 특허는 금속 기판(41) 상에 니켈 또는 니켈 합금으로 이루어진 니켈 도금층(42)이 형성되어 있고, 이 니켈 도금층(42) 상에 팔라듐(Pd), 금(Au), 은(Ag) 및 이들의 합금중 적어도 하나로 된 보호층(43)이 0.00025 ∼ 0.0375㎛ 두께로 형성되어 있으며, 상기 보호층(43)이, 니켈 도금층이 형성된 금속 기판을 팔라듐(Pd), 금(Au), 은(Ag) 및 이들의 합금중 적어도 하나를 포함하는 도금욕에 침적한 다음 이 도금욕에 변조를 전류를 인가하는 방법으로 형성된 것임을 특징으로 하는 리드프레임을 개시하고 있다.
그런데, 이와 같은 적층구조를 갖는 리드프레임에 있어서, 전술한 바와 같은 두께와 성분으로 된 보호층을 포함하는 리드프레임을 150 ∼ 300℃의 반도체 패키징 공정에 적용하게 되면 다음과 같은 문제점이 발생한다: 먼저, 팔라듐으로 된 보호층의 경우에는 고온에 의한 표면층의 열적 산화에 의하여 와이어 본딩성 및 납땜성이 저하되고; 금으로 된 보호층의 경우에는 몰드와의 접착력이 다소 떨어지기 때문에 고신뢰성을 필요로 하는 패키징에 적용되어 열적 반복하중을 받게 되면 몰드 본딩부 사이에 미세 유동이 발생하여 와이어 본딩부에 힐 크랙을 유발할 가능성이 높으며; 은으로 된 보호층의 경우에는 하지층인 니켈 도금층 상에 직접 은을 도금하기가 어렵고, 직접 도금하더라도 니켈 도금층과의 접착력이 불량할 수 밖에 없어 와이어 본딩성의 저하를 피할 수 없게 된다.
본 발명은 전술한 종래 기술들의 문제점을 극복하기 위한 것이다.
본 발명이 이루고자 하는 기술적 과제는, 리드 프레임에 니켈 또는 니켈 합금으로 된 하지 도금층을 형성한 다음, 선도금 리드프레임 재료로서 매우 우수한물성을 가진 은 또는 그의 합금을 이용하여 외각 도금층을 형성하되, 상기 하지 도금층과 외각 도금층 사이에 팔라듐 또는 팔라듐 합금으로 된 중간 도금층을 형성하여 외각 도금층의 도금막 특성을 좋게 하고, 도금층 두께를 낮춤으로써 고온의 열적 환경하에서도 선도금 리드프레임의 납땜성, 와이어 본딩성 및 에폭시 접착력이 우수하고 제품 성형시에 도금층 크랙 발생 및 은의 마이그레이션 현상을 감소시키며 제조 비용을 대폭 절감한 반도체 패키지용 리드프레임을 제공하기 위한 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 전술한 바와 같은 반도체 패키지용 리드프레임의 제조방법을 제공하는 것이다.
도 1 내지 4는 종래 기술에 따른 반도체 리드프레임을 나타내는 단면도이다.
도 5는 본 발명에 따른 반도체 리드프레임을 나타내는 단면도이다.
도 6a 내지 도 6e는 본 발명에 따른 반도체 리드프레임 제조시 도금과정에서 인가하는 변조된 전류의 파형을 나타낸 그래프이다.
도 7은 본 발명에 따른 리드프레임을 나타내는 평면도이다.
* 도면의 주요 부호에 대한 간단한 설명 *
51: 기저 금속층52: 하지 도금층
53: 중간 도금층54: 외각 도금층
70: 리드프레임 본체71: 인너 리드
72: 아우터 리드74: 패드
본 발명의 기술적 과제는,
구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 기저 금속층; 상기 기저 금속층의 적어도 일측면 상에 형성되며 니켈(Ni) 또는 니켈 합금으로 구성된 하지 도금층; 상기 하지 도금층 상에 형성되며 팔라듐(Pd) 또는 팔라듐 합금으로 이루어진 0.00025 ∼ 0.1㎛ (0.1 ∼ 4 마이크로인치) 두께의 중간 도금층; 및 상기 중간 도금층 상에 형성되며 은(Ag) 또는 은 합금으로 이루어진 0.05 ∼ 0.75㎛ (2 ∼ 30 마이크로인치) 두께의 외각 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임에 의하여 이루어질 수 있다.
또한, 본 발명의 기술적 과제는,
구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 기저 금속층; 상기 기저 금속층의 적어도 일측면 상에 형성되며 니켈(Ni) 또는 니켈 합금으로 구성된 하지 도금층; 상기 하지 도금층 상에 형성되며 팔라듐(Pd) 또는 팔라듐 합금으로 이루어진 0.00025 ∼ 0.1㎛ (0.1 ∼ 4 마이크로인치) 두께의 중간 도금층; 및 상기 중간 도금층 상에 형성되며 은(Ag) 또는 은 합금으로 이루어진 0.05 ∼ 0.75㎛ (2 ∼ 30 마이크로인치) 두께의 외각 도금층을 포함하며, 상기 중간 도금층이 변조된 전류를 도금욕에 인가하여 형성된 것임을 특징으로 하는 반도체 패키지용 리드프레임에 의하여 이루어질 수도 있다.
한편, 본 발명의 다른 기술적 과제는,
a) 기저 금속층을 공급하는 단계; b) 상기 기저 금속층을 전처리하는 단계;
c) 상기 기저 금속층 상에 니켈 또는 니켈 합금으로 이루어진 하지 도금층을 형성하는 단계; d) 상기 단계 c)의 결과물을 팔라듐 또는 팔라듐 합금을 포함하는 도금욕에 침적시키고 상기 도금욕에 주파수 대역이 1000 ∼ 20000㎐이고 듀티 싸이클이 5 ∼ 45%이며 평균 전류밀도가 0.1 ∼ 3A/dm2인 변조된 전류를 인가하여 중간 도금층을 형성하는 단계; 및 e) 상기 중간 도금층 상에 은 또는 은 합금으로 이루어진 외각 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임의 제조방법에 의하여 이루어질 수 있다.
본 발명에 따른 리드프레임의 적층구조를 도 5에 나타내었다.
도 5를 참조하면, 기저 금속층(51) 상에 니켈 또는 니켈 합금으로 구성된 하지 도금층(52)이 형성되어 있는데, 이때 하지 도금층(52)의 두께는 0.25 ∼ 2.5㎛인 것이 바람직하다. 이 하지 도금층(52) 상에 팔라듐 또는 팔라듐 합금으로 구성된 중간 도금층(53)이 0.00025 ∼ 0.1㎛ (0.01 ∼ 4 마이크로인치)의 두께로 형성되어 있고, 상기 중간 도금층(53) 상에 은 또는 은 합금으로 된 외각 도금층(54)이 0.05 ∼ 0.75㎛의 두께로 형성되어 있다.
이때, 상기 하지 도금층(52)은 니켈 또는 니켈 합금으로 이루어지는데, 여기서 니켈 합금은 바람직하게는 80 ∼ 99.999 중량%의 니켈과, 0.001 ∼ 20 중량%의 인(P)으로 구성된다. 하지 도금층(52)의 역할은 납땜시 납땜 성분과 융착되어 피납땜체를 지지하고 상부 도금층과 리드프레임 기저 금속과의 접착성을 높이면서 상부 도금층의 평활성을 유지토록 하는 것이다. 또한, 기저 금속층(51)의 산화 방지 및 기저 금속층(51)의 금속 성분이 도금 표면으로 확산되어 산화물을 형성하는 것을 방지한다.
이러한 하지 도금층(52)의 두께는 0.25 ∼ 2.5㎛인 것이 바람직한데, 만약 하지 도금층(52)의 두께가 0.25㎛ 미만이면 전술한 바와 같은 하지 금속층으로서의 역할을 수행하기가 어려운 반면, 2.5㎛를 초과하게 되면 조립 공정에 따른 포밍 작업시에 크랙이 발생할 수 있다.
한편, 상기 니켈 또는 니켈 합금을 이용하여 하지 도금층(52)을 형성할 때, 일반적인 DC 전류를 사용하여 도금할 수도 있으나, 하지 도금층을 기저 금속(51)과의 도금 밀착성이 우수하고 연성이 좋은 박막으로 형성하고자 하는 경우에는 변조된 전류를 이용하여 도금하는 것이 바람직하다. 변조된 전류를 이용하면 전류를 단속적으로 공급하여 전류 효율을 증대시킴으로써 도금층을 균일하게 도포할 수 있다는 점에서 바람직하다. 변조된 전류를 이용하여 니켈 또는 니켈 합금을 전기 도금하는 경우에는 주파수 대역이 100 ∼ 20000㎐이고 듀티 싸이클이 5 ∼ 80%이며 평균 전류밀도가 15 ∼ 35A/dm2인 전류 펄스를 사용하는 것이 바람직하다.
니켈 또는 니켈 합금으로 된 하지 도금층(52) 상에 중간 도금층(53)을 형성하는데, 중간 도금층(53)의 성분은 팔라듐 또는 팔라듐 합금이다. 이때, 팔라듐 합금은 80 ∼ 99.999중량%의 팔라듐과, 금(Au), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 ∼ 20중량%로 구성될 수 있다. 그런데, 팔라듐 합금을 사용할 경우에는 최종 제품의 도금 품질은 팔라듐 단일 금속을 사용하는 경우와 유사하지만 도금욕의 가격이 팔라듐 도금욕보다 더 비싸고 합금비율 유지등을 필요로 하는 등 공정 제어가 까다롭기 때문에 제품 양산에 다소 어려움이 있다. 따라서, 팔라듐 합금보다는 팔라듐을 사용하는 것이 더 바람직하다.
팔라듐 또는 팔라듐 합금으로 이루어진 중간 도금층(53)은 니켈 또는 니켈 합금으로 이루어진 하지 도금층(52)와의 도금 접착성이 좋아 도금이 용이하고, 은 또는 은 합금으로 이루어진 외각 도금층(54)과도 도금성이 좋을뿐 아니라 열적 환경에서 기저 금속과 하지 도금용 금속의 표면으로의 확산 및 산화를 방지하고 외각 도금층이 은 도금층 고유의 품질 특성을 유지하도록 도와줌으로써 외각 도금층의 박막화를 가능케 한다.
중간 도금층의 적절한 두께 범위는 0.00025 ∼ 0.1㎛이다. 중간 도금층(53)의 두께가 0.00025㎛ 미만이면 하지 도금층을 충분히 덮지 못해 중간 도금층의 역할을 충분히 수행하기 어렵다. 반면에, 0.1㎛을 초과하면 두께가 두꺼워지는 만큼의 품질 개선 효과가 미미하면서 제품의 가격만 상승한다. 뿐만 아니라, 외각 도금층의 소재인 은(Ag)은 용융 온도가 낮아 쉽게 녹는데 비해 중간 도금층의 소재인 팔라듐(Pd)은 상대적으로 잘 녹지 않는데 중간 도금층(53)이 상기 범위를 초과하는 정도로 두꺼워지면 외각 도금층인 은 도금만 녹아 결과적으로 리드의 납 젖음성이 떨어진다는 문제점이 있다.
한편, 하지 도금층(52)과 외각 도금층(54)의 도금 밀착성이 좋고 연성이 우수하면서도 치밀한 무결함 중간 도금층을 형성하기 위해서는 변조된 전류를 사용하여 팔라듐 또는 팔라듐 합금을 도금하는 것이 바람직하다. 이렇게 하면 전류를 단속적으로 공급함으로써 팔라듐 도금층의 생성 및 성장 방향과 그 속도를 조절하여 도금층의 품질을 개선할 수 있다. 팔라듐 또는 팔라듐 합금으로 구성된 중간 도금층(53)을 형성하는데 이용할 수 있는 변조 전류의 바람직한 예로는 도 6(a)에 도시된 바와 같이 일정 횟수의 펄스가 반복되고 일정 횟수의 반전된 펄스가 반복되는 구형 펄스 전류, 도 6(b)에 도시된 바와 같이 소정의 지연 시간을 두고 주기적으로 극성이 반전되는 구형 펄스 전류, 도 6(c)에 도시된 바와 같이 극성이 반전되는 구형 펄스 전류, 도 6(d)에 도시된 바와 같이 극성의 반전 없이 일정주기의 펄스 전류가 지연 시간을 두고 반복되는 구형 펄스 전류, 및 도 6(e)에 도시된 바와 같이 짧은 지연시간을 두고 펄스가 반복되면서 주기적으로 극성이 반전되는 타잎의 구형 펄스 전류 등이 있다.
중간 도금층(53)의 형성시에 팔라듐 또는 팔라듐 합금을 포함하는 도금욕에인가되는 변조 전류는 주파수 대역이 1000 ∼ 20000㎐이고, 듀티 싸이클이 5 ∼ 45%이며, 평균 전류밀도가 0.1 ∼ 3A/dm2인 것이 바람직하다.
주파수 대역을 1000 ∼ 20000㎐로 조절하고 듀티 싸이클을 5 ∼ 45%로 하는 이유는 전류의 단속 주기를 고속으로 조절함으로써 수소 발생을 적게하고 도금층의 성장 방향을 조절하며 균일한 도금층의 형성을 가능하게 하고 조직 결함의 생성을 억제시키기 때문이다. 이렇게 형성된 중간 도금층은 박막으로도 우수한 품질을 구현할 수 있게 한다. 주파수 1000㎐ 이하 및 듀티 싸이클 45% 이상에서는 전술한 효과들을 기대하기가 어렵다. 한편, 주파수 20000㎐ 이상이고 듀티 싸이클 5% 이하가 되면 현재의 정류기로는 장비의 안정성을 보장할 수 없기 때문에 현재로서는 적용하기가 어렵다.
평균 전류밀도는 도금 속도에 영향을 주는 요소인데, 바람직한 전류밀도는 0.1 ∼ 3A/dm2이다. 전류밀도가 작으면 작을수록 도금 입자의 균일도가 증가하는 효과는 있지만, 0.1A/dm2보다도 작으면 도금 작업 속도가 너무 늦고 3A/dm2를 초과하게 되면 도금 입자의 성장 속도가 빨라져 균일 핵성장이 일어날 확률이 높아지므로 중간 도금층으로의 역할을 할 수 있을 정도의 고품질 무결함 팔라듐 도금층을 만들기가 어려워진다.
상기 외각 도금층(54)은 은 (Ag) 또는 은 합금으로 이루어지며, 은 합금의 경우에는 80 ∼ 99.999중량%의 은과, 팔라듐(Pd), 금(Au), 루테늄 (Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 ∼ 20중량%로구성된다. 상기 은(Ag) 또는 은 도금층으로 구성된 외각 도금층(54)은 그 하부에 적층된 도금층들을 보호함으로써 이들 도금층들의 품질을 유지하여 은(Ag) 고유의 특성에 의해 고온의 반도체 조립 환경하에서도 0.05 ∼ 0.75㎛ 두께 정도의 박막으로도 리드프레임으로서 적절한 내부식성, 와이어 본딩성, 몰드 접착성 및 납땜성을 모두 양호하게 유지할 수 있다. 은(Ag) 또는 은 합금으로 된 외각 도금층(54)의 두께가 0.05㎛ 미만인 경우에는 몰드와의 접착력이 약해지고, 하부층의 산화 차단 효과가 약하여 이를 방지하기 위해서는 중간 도금층이 두꺼워져야 한다는 문제점이 있으며, 외각 도금층(54)의 두께가 0.75㎛를 초과하는 경우에는 에폭시 접착력, 납땜성, 와이어 본딩성이 좋아진다는 장점이 있기는 하나, 은 마이그레이션 발생 가능성이 높아 반도체 소자의 장기적 신뢰성에 문제가 생기고, 두께 상승으로 인한 가격 상승에 비해 품질 향상 효과가 미미하므로 바람직하지 못하다.
외각 도금층(54)은 중간 도금층(53)과 마찬가지로 변조된 전류를 사용하여 형성할 수도 있으나, 중간 도금층(53)인 팔라듐 도금층을 치밀하게 만들 경우, 은 도금층이 적정 두께로 있는 것만으로도 하지 도금층에 대한 산화가 일어나는 것을 어느 정도 방지하기 두께만 만족하면 통상의 DC 전류로 제조하여도 좋다. 그러나, 이때 평균 전류밀도는 1 내지 5A/dm2인 것이 바람직하다. 이는, 통상의 릴투릴 방식의 도금에서는 하지 도금, 중간 도금 및 외각 도금이 한 개의 라인으로 흘러가면서 이루어진다는 점을 고려할 때 금속이나 중간 금속의 도금 속도나 도금욕의 조건을 감안하여 얻은 값이다.
전술한 바와 같이, 하지 도금층, 중간 도금층, 외각 도금층의 두께 및 각 도금액에 가해지는 변조된 전류의 주파수 대역, 듀티 싸이클 및 평균 전류밀도값의 범위가 상기 범위를 벗어나는 경우에는 완성품 제조효율이 떨어지고 도금층 조직의 치밀성이나 평활성이 떨어져서 반도체용 선도금 리드프레임에서 요구되는 품질에 이르지 못하게 된다.
본 발명의 리드프레임의 총 두께는 0.30025 ∼ 3.6㎛이다.
이하, 도 5와 같은 적층 구조를 갖는 리드프레임의 제조 공정을 살펴보기로 한다.
먼저, 구리(Cu), 구리 합금 또는 철(Fe)-니켈(Ni)계 합금중 하나의 금속으로 이루어진 리드프레임용 하지 금속을 릴투릴 방식으로 연속공급하거나 배치 타잎으로 1매씩 공급하고, 공급된 리드프레임용 하지 금속에 대하여 탈지, 산세정, 수세등의 전처리 공정을 실시한다. 이어서, 전처리가 끝난 하지 금속을 니켈 도금액에 침적시킨후, 여기에 DC 전류 또는 변조된 전류, 즉 주기적으로 반전되는 파형을 갖는 전류를 인가하여 하지 금속의 적어도 일측면 상에 통상의 니켈 또는 니켈 합금 도금층을 형성한다. 이때, 상기 니켈 도금액으로는 통상의 니켈 또는 니켈 합금 도금 용액이 사용된다. 대표적인 니켈 도금액으로는 NiSO4를 들 수 있다. 니켈 도금액에 가해지는 전류는 정류기를 통해 변조된 주파수 대역이 100 ∼ 20000㎐이고, 듀티 싸이클은 5 ∼ 80%인 변조된 전류이며, 평균 전류밀도는 15 ∼ 35A/dm2로 할 수 있다.
니켈 도금층 형성 단계가 완료되면, 니켈 도금층 상에 팔라듐 또는 팔라듐 합금을 도금하는 중간 도금층 형성 단계를 실시한다. 이때, 팔라듐 또는 팔라듐 합금 도금액으로는 기본조성이 디클로로테트라아민팔라듐(Pd(NH3)4Cl2)인 도금액 또는 비암모니아계의 도금욕 (Non Amonia Bath)을 사용할 수 있다.
이때, 도금 전류 조건은 주파수 대역이 1000 ∼ 20000㎐이고 듀티 싸이클이 5 ∼ 45%인 변조 전류를 사용하고 평균 전류밀도는 0.1 ∼ 3A/dm2으로 한다.
중간 도금층 형성이 완료되면 중간 도금층 상에 은 또는 은 합금을 도금하는 외각 도금층 형성 단계를 실시한다. 은 또는 은 합금 도금액으로는 시안화 은 도금 용액 (KAg(CN)) 또는 비시안계 도금욕 (Non Cyan Bath)이 사용될 수 있다. 이때, 변조된 전류 또는 DC 전류를 인가하여 상기 팔라듐 도금층 상에 은 도금층을 형성하며, 평균 전류밀도는 1 내지 5A/dm2인 것이 바람직하다.
외각 도금층 제조과정 후에는 산세정, 수세 등의 후처리 공정을 실시할 수 있다. 이로써, 리드프레임 선도금 공정이 완료된다.
한편, 상기 니켈 도금액, 팔라듐 도금액 및 은 도금액에 가해지는 변조된 전류 파형의 예로는 도 6(a)에 도시된 바와 같이 주기적으로 펄스가 인가되고 일정주기 동안 반전되는 구형파 전류, 도 6(b)에 도시된 바와 같이 일정 지연 시간을 두고 주기적으로 극성이 반전되는 반전 펄스 구형파 전류, 도 6(c)에 도시된 바와 같이 주기적으로 반전되는 구형파, 도 6(d)에 도시된 바와 같이 극성의 반전 없이 일정 주기의 펄스 전류가 지연시간을 두고 반복되는 구형 펄스 전류, 및 도 6(e)에도시된 바와 같이 짧은 지연 기간을 두고 펄스가 반복되면서 주기적으로 극이 반전되는 타잎의 구형 펄스 전류를 사용할 수 있다.
도 7에는 본 발명에 따른 반도체 리드프레임의 일실시예를 나타낸 것이다. 이를 참조하면, 다수의 인너리드(71)들과, 상기 각 인너리드(71)와 이와 연결되는 아우터 리드(72)와, 상기 인너리드(71)에 의해 둘러싸인 중앙부에는 반도체 칩 실장용 다이패드(74)가 더 구비될 수 있다. 그리고, 상기 리드프레임의 적어도 일측면에는 하지 도금인 니켈 또는 니켈 합금 도금층이 형성되고, 상기 하지 도금층의 상부에는 중간 도금층인 팔라듐 또는 그 합금의 도금층과, 외각 도금층인 은(Ag) 또는 그 합금의 도금층이 각각 형성된다.
이하, 하기의 실시예 및 비교예를 들어 본 발명을 보다 상세하게 설명할 것이나, 본 발명이 이들 실시예 및 비교예로서 한정되는 것은 아니다.
실시예 1 내지 5
니켈, 팔라듐 및 은 도금시에 전류 조건을 각각 다음과 같이 한다:
니켈 도금시에는 주파수를 100㎐로, 듀티 싸이클을 60%로, 평균 전류밀도를 20A/dm2로 하고; 팔라듐 도금시에는 주파수를 2000㎐로, 듀티 싸이클을 20%로, 평균 전류밀도를 0.5A/dm2로 하며; 은 도금시에는 DC 전류를 이용하고 평균 전류밀도는 1.5A/dm2로 한다.
전술한 바와 같은 전류 조건하에서 도금을 실시하여 하기 표 1에 도시한 바와 같은 도금층 구조를 갖는 반도체 패키지용 리드프레임을 얻었다.
얻어진 리드프레임에 대하여, 후술하는 바와 같은 방법으로 와이어 본딩성, 납땜성, 몰드 접착력, 내부식성 및 내크랙성 등의 물성을 각각 평가하고, 그 결과를 하기 표 1에 나타내었다.
비교예 1 내지 5
통상의 방법에 따라서 하기 표 2에 나타낸 바와 같은 도금층 구조를 갖는 반도체 패키지용 리드 프레임을 제조하였다. 이 리드프레임에 대하여 후술하는 바와 같은 방법으로 와이어 본딩성, 납땜성, 몰드 접착력, 내부식성 및 내크랙성 등의 물성을 각각 평가하고, 그 결과를 하기 표 2에 나타내었다.
물성평가방법
본 발명의 실시예 및 비교예에서는, 소자로는 DRAM를, 패키지 타입으로는 STSOP2를, Au 와이어로는 1.2mil A-타입을, 에폭시로는 LME 타입을, 리드프레임으로는 구리계 합금을, 그리고 LOC 테이프로는 열가소성 소재를 각각 사용하였다.
(1) 와이어 본딩성
본딩와이어와 리드의 접착력을 검사하는 방법이다. 측정장치로는 삼성 테크윈(주)의 SWB-100G를 사용하며, 파워(진동하는 힘: 80/100), 힘 (Force(누르는 힘); 80/100), 시간 (20/15), 온도 (220℃), 캐필러리 (bottle neck, 70㎛), Au 와이어 (0.8mil)를 사용하여 와이어 본딩후 본딩이 떨어지기까지의 최소 및 평균 힘 (단위: gf)을 표시하였으며 "open"은 48개의 샘플을 표준 인장력으로 실험했을 때리드 본딩부가 완전히 떨어져 나간 샘플의 갯수를 나타낸 것이다.
(2) 납땜성
도금된 리드를 235℃의 납욕에 2초간 침적시킨후, 땜납의 묻어남 정도를 측정한 것이다. 리드의 벤딩 전과 벤딩 후를 각각 측정하였는데, 대부분의 리드프레임이 패키징 후 아우터리드부가 벤딩 후 도금 크랙이 발생하는 경우가 많으므로 벤딩전 측정치보다는 벤딩후 측정치에 더 큰 의미가 있다 하겠다.
에이징: 275℃에서 1시간 동안 오븐에서 열을 가한후, 95℃에서 8시간 동안 스팀 에이징 처리함.
테스트 조건: R-플럭스
(3) 내크랙킹성
열충격후의 크랙 발생 여부를 관찰한다.
PCT (ptressure cooker test): 121℃/2atm/100% RH에서 TC(Thermal Cycle): -65℃ ∼ 150℃로 1000회 이상.
(4) 몰드 접착력
몰드와 리드간의 접착력을 실험하는 장비로 리드프레임이 몰딩된 상태에서 리드를 당겨 하중을 측정한다.
사용기기: UTM (Universal Test Machine)
열적 로딩 조건: 저장 175℃/6시간, 85℃/85% RH, 6시간, IR 3cyc (예열 온도: 220℃, 리플로우 솔더 온도: 240℃).
(5) 내부식성
평가방법: KS M 8012 중성 염수 분무 시험법에 따라 테스트함.
염화나트륨 농도 - 40g/ℓ; 압축 공기 압력 - 1.2㎏f/㎠; 분무량 - 1.51㎖/80㎠/h; 공기 포화기 온도 - 47℃; 염수 탱크 온도: - 35℃; 및 시험조 온도 - 35℃.
중성 염수 분무 시험법에 의하여 염수 환경에서의 부식(발층)의 발생 정도를 "발층", "미소발층" 및 "심한 발층"으로 표시하였다.
상기 표 1을 참조하여 보면, 니켈 또는 니켈 합금으로 구성된 하지 도금층과 은 또는 은 도금층으로 구성된 외각 도금층 사이에 팔라듐 또는 팔라듐 합금으로 구성된 박막의 중간 도금층을 형성한 경우에는 니켈의 산화 및 확산이 방지되어 와이어 본딩성 및 납땜성이 우수하였다. 이때, 외각 도금층은 금속 고유의 납접착성으로 인하여 고온의 열적 환경 및 납땜후의 환경에서도 우수한 납땜성을 나타내었고, 몰딩과의 접착력도 매우 우수한 것으로 판명되었다.
반면, 표 2를 참조하여 보면, 니켈 도금층 상부에 팔라듐 도금층을 형성하는 경우 (비교예 1 및 2) 또는 외각에 은 도금층만을 박막으로 형성하는 경우 (비교예 3)에는, 하지 도금의 보호가 미약하여 부식 환경에 취약할뿐 아니라 하지 도금인 니켈이 산화되거나 외각 도금층으로 확산하여 외각층에 고융점의 산화물을 형성함으로써 와이어 본딩성과 납땜성이 불량한 것으로 나타나 있다. 또한, 은(Ag) 도금의 경우, 도금학적으로 니켈 도금층 상부에 은(Ag)을 직접 도금하기 어렵다는 문제점도 있었다.
한편, 니켈 도금층 상부에 팔라듐 도금층과 금 도금층을 차례로 형성한 경우 (비교예 4 및 5)에서는 외각층인 금 (Au) 도금의 특성에 의해 와이어 본딩성은 우수하나, 도금면이 취약하여 리드를 벤딩할 경우, 벤딩 부분에서의 납땜성이 떨어지고, 반도체 에폭시와의 접착력이 약해 열팽창 및 수축이 반복될 경우 와이어 본딩부에 힐 크랙이 발생하여 반도체 제품의 장기적 신뢰성을 저해한다는 문제점이 있다.
결론적으로, 실시예 1 내지 5에 개시된 본 발명의 리드프레임에서는 부식 발생이 전혀 관찰되지 않는 것으로 볼 때 내부식성이 우수하다는 것을 알 수 있으며, 또한 몰드 접착력 면에서도 도금층이 전혀 형성되지 않은 구리 기판과 거의 유사한 수준으로 몰드 접착력이 우수하다는 것을 확인할 수 있으며 내크랙킹성 또한 우수하다.
상기 실시예 및 비교예는 예시적인 것에 불과하며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따르면, 선도금 리드프레임에 사용되는 귀금속의 사용량을 대폭 감소시킬 수 있어 도금층 재료 비용을 현저하게 절감할 수 있다. 그리고, 전체 도금층의 두께를 현저하게 감소시킬 수 있어 반도체 패키징 박막화에 부합되며 이러한 박막화를 통하여 다핀 리드프레임 및 경박단소의 반도체 패키징에 적용가능하다. 또한, 외각층에 은 도금층을 박막으로 형성함으로써 은의 마이그레이션을 방지하며 고온의 열적 조건하에서도 내산화성 및 내부식성이 우수할뿐 아니라, 은 도금층이 갖고 있는 우수한 납땜성으로 인하여 반도체 패키지의 신뢰성이 향상된다. 그리고, 파인 패드 피치 와이어 본딩성 및 몰드 접착력이 양호하여 고신뢰성의 반도체 패키징에 매우 유용하다.

Claims (5)

  1. 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 기저 금속층;
    상기 기저 금속층의 적어도 일측면 상에 형성되며 니켈(Ni) 또는 니켈 합금으로 구성된 하지 도금층;
    상기 하지 도금층 상에 형성되며 팔라듐(Pd) 또는 팔라듐 합금으로 이루어진 0.00025 ∼ 0.1㎛ (0.1 ∼ 4 마이크로인치) 두께의 중간 도금층; 및
    상기 중간 도금층 상에 형성되며 은(Ag) 또는 은 합금으로 이루어진 0.05 ∼ 0.75㎛ (2 ∼ 30 마이크로인치) 두께의 외각 도금층을 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임.
  2. 구리(Cu), 구리 합금 또는 철-니켈 합금으로 된 기저 금속층;
    상기 기저 금속층의 적어도 일측면 상에 형성되며 니켈(Ni) 또는 니켈 합금으로 구성된 하지 도금층;
    상기 하지 도금층 상에 형성되며 팔라듐(Pd) 또는 팔라듐 합금으로 이루어진 0.00025 ∼ 0.1㎛ (0.1 ∼ 4 마이크로인치) 두께의 중간 도금층; 및
    상기 중간 도금층 상에 형성되며 은(Ag) 또는 은 합금으로 이루어진 0.05 ∼ 0.75㎛ (2 ∼ 30 마이크로인치) 두께의 외각 도금층을 포함하며,
    상기 중간 도금층이 변조된 전류를 도금욕에 인가하여 형성된 것임을 특징으로 하는 반도체 패키지용 리드프레임.
  3. a) 기저 금속층을 공급하는 단계;
    b) 상기 기저 금속층을 전처리하는 단계;
    c) 상기 기저 금속층 상에 니켈 또는 니켈 합금으로 이루어진 하지 도금층을 형성하는 단계;
    d) 상기 단계 c)의 결과물을 팔라듐 또는 팔라듐 합금을 포함하는 도금욕에 침적시키고 상기 도금욕에 주파수 대역이 1000 ∼ 20000㎐ 이고 듀티 싸이클이 5 ∼ 45%이며 평균 전류밀도가 0.1 ∼ 3A/dm2인 변조된 전류를 인가하여 중간 도금층을 형성하는 단계; 및
    e) 상기 중간 도금층 상에 은 또는 은 합금으로 이루어진 외각 도금층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지용 리드프레임의 제조방법.
  4. 제1항 내지 3항중 어느 한항에 있어서,
    상기 하지 도금층 형성시에 니켈 또는 니켈 합금을 포함하는 도금욕에 인가되는 변조된 전류는 주파수 대역이 100 ∼ 20000㎐이고 듀티 싸이클이 5 ∼ 80%이며 평균 전류밀도가 15 ∼ 35A/dm2이며,
    상기 중간 도금층 형성시 팔라듐 또는 팔라듐 합금을 포함하는 도금욕에 인가되는 변조된 전류는 주파수 대역이 100 ∼ 20000㎐이고 듀티 싸이클이 5 ∼ 45%이며 평균 전류밀도가 0.1 ∼ 3A/dm2이며;
    상기 외각 도금층 형성시 은 또는 은 합금을 포함하는 도금욕에 인가되는 전류는 평균 전류밀도가 1 ∼ 5A/dm2인 것을 특징으로 하는 반도체 패키지용 리드프레임 또는 그의 제조방법.
  5. 제1항 내지 3항중 어느 한항에 있어서, 상기 니켈 합금은 80 ∼ 99.999중량%의 니켈과 0.001 ∼ 20중량%의 인(P)으로 구성된 것이고;
    상기 팔라듐 합금은 팔라듐 80 ∼ 99.999중량%와, 금(Au), 은(Ag), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 ∼ 20중량%로 구성된 것이며;
    상기 은 합금은 은(Ag) 80 ∼ 99.999중량%와, 팔라듐(Pd), 금(Au), 루테늄(Ru), 니켈(Ni) 및 인(P)으로 이루어진 군으로부터 선택된 하나 이상의 금속 0.001 ∼ 20중량%로 구성된 것임을 특징으로 하는 반도체 패키지용 리드프레임 또는 그의 제조방법.
KR10-2000-0074793A 2000-12-08 2000-12-08 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임 KR100371567B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0074793A KR100371567B1 (ko) 2000-12-08 2000-12-08 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
US09/878,341 US6518508B2 (en) 2000-12-08 2001-06-12 Ag-pre-plated lead frame for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0074793A KR100371567B1 (ko) 2000-12-08 2000-12-08 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임

Publications (2)

Publication Number Publication Date
KR20020045360A true KR20020045360A (ko) 2002-06-19
KR100371567B1 KR100371567B1 (ko) 2003-02-07

Family

ID=19702854

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0074793A KR100371567B1 (ko) 2000-12-08 2000-12-08 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임

Country Status (2)

Country Link
US (1) US6518508B2 (ko)
KR (1) KR100371567B1 (ko)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047250A (ko) * 2002-11-29 2004-06-05 성우전자 주식회사 리드프레임의 제조방법
KR100503038B1 (ko) * 2002-11-01 2005-07-22 삼성테크윈 주식회사 반도체 팩키지용 리드 프레임
KR100673951B1 (ko) * 2004-06-23 2007-01-24 삼성테크윈 주식회사 반도체 팩키지용 리드 프레임
KR100691338B1 (ko) * 2005-04-12 2007-03-12 주식회사 아큐텍반도체기술 반도체장치 제조용 리드프레임
US7511232B2 (en) 2005-04-25 2009-03-31 Hitachi Kyowa Engineering Co., Ltd. Substrate for mounting electronic part and electronic part
KR100958857B1 (ko) * 2007-03-02 2010-05-20 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR101021600B1 (ko) * 2001-07-09 2011-03-17 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
KR20130066502A (ko) * 2011-12-12 2013-06-20 삼성테크윈 주식회사 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
WO2013089376A1 (en) * 2011-12-12 2013-06-20 Samsung Techwin Co., Ltd Lead frame and semiconductor package manufactured by using the same
KR20150049644A (ko) * 2013-10-30 2015-05-08 해성디에스 주식회사 리드 프레임, 이를 포함하는 엘이디(ｌｅｄ) 패키지, 및 리드 프레임의 제조 방법
KR20150050089A (ko) * 2013-10-31 2015-05-08 해성디에스 주식회사 발광소자 패키지용 리드 프레임, 리드 프레임의 제조 방법 및 발광소자 패키지의 제조 방법
US9171789B2 (en) 2013-03-11 2015-10-27 Haesung Ds Co., Ltd Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6786391B2 (en) * 2002-10-16 2004-09-07 Kac Holdings, Inc. Method of controlling solder deposition utilizing two fluxes and preform
US6773828B1 (en) 2003-04-18 2004-08-10 Ase Electronics (M) Sdn. Bhd. Surface preparation to eliminate whisker growth caused by plating process interruptions
US7134197B2 (en) * 2003-12-18 2006-11-14 Honeywell International Inc. Plastic lead frames utilizing reel-to-reel processing
KR100998042B1 (ko) * 2004-02-23 2010-12-03 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
KR20060021744A (ko) * 2004-09-04 2006-03-08 삼성테크윈 주식회사 리드프레임 및 그 제조방법
WO2006040847A1 (ja) * 2004-10-14 2006-04-20 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
US7268415B2 (en) * 2004-11-09 2007-09-11 Texas Instruments Incorporated Semiconductor device having post-mold nickel/palladium/gold plated leads
US7507605B2 (en) * 2004-12-30 2009-03-24 Texas Instruments Incorporated Low cost lead-free preplated leadframe having improved adhesion and solderability
US20070051774A1 (en) * 2005-09-06 2007-03-08 Stipp John N Method of controlling solder deposition on heat spreader used for semiconductor package
JP4820616B2 (ja) * 2005-10-20 2011-11-24 パナソニック株式会社 リードフレーム
DE102006032074B3 (de) * 2006-07-11 2007-12-27 Infineon Technologies Ag Bauelement und zugehöriger Anschlussdraht
WO2008038997A1 (en) * 2006-09-27 2008-04-03 Seoul Semiconductor Co., Ltd. Light emitting diode package employing leadframe with plated layer of high brightness
US7989934B2 (en) * 2007-02-14 2011-08-02 Nxp B.V. Carrier for bonding a semiconductor chip onto and a method of contracting a semiconductor chip to a carrier
JP4834022B2 (ja) * 2007-03-27 2011-12-07 古河電気工業株式会社 可動接点部品用銀被覆材およびその製造方法
JP5286893B2 (ja) * 2007-04-27 2013-09-11 日立化成株式会社 接続端子、接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法
JP2009004454A (ja) * 2007-06-19 2009-01-08 Shinko Electric Ind Co Ltd 電極構造体及びその形成方法と電子部品及び実装基板
JP5116101B2 (ja) * 2007-06-28 2013-01-09 新日鉄住金マテリアルズ株式会社 半導体実装用ボンディングワイヤ及びその製造方法
US20110151276A1 (en) * 2008-07-07 2011-06-23 Sandvik Intellectual Property Ab Anti tarnish silver alloy
JP5217800B2 (ja) 2008-09-03 2013-06-19 日亜化学工業株式会社 発光装置、樹脂パッケージ、樹脂成形体並びにこれらの製造方法
JP2010098196A (ja) * 2008-10-17 2010-04-30 Hitachi Cable Ltd 配線構造及び配線構造の製造方法
KR20130077537A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 회로기판
KR102014088B1 (ko) * 2012-03-20 2019-08-26 엘지이노텍 주식회사 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
KR20140035701A (ko) * 2012-09-14 2014-03-24 삼성전기주식회사 금 박막 형성 방법 및 인쇄회로기판
US20150079421A1 (en) * 2013-09-19 2015-03-19 Tyco Electronics Amp Gmbh Electrical component and method for fabricating same
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
DE102015102759A1 (de) * 2015-02-26 2016-09-01 Heraeus Deutschland GmbH & Co. KG Leistungselektronik-Modul und Verfahren zur Herstellung eines Leistungselektronik-Moduls
WO2017003782A1 (en) 2015-06-30 2017-01-05 Hutchinson Technology Incorporated Disk drive head suspension structures having improved gold-dielectric joint reliability
US10796986B2 (en) 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384155A (en) * 1992-06-04 1995-01-24 Texas Instruments Incorporated Silver spot/palladium plate lead frame finish
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
US5728285A (en) * 1993-12-27 1998-03-17 National Semiconductor Corporation Protective coating combination for lead frames
JPH09275182A (ja) * 1996-04-02 1997-10-21 Seiichi Serizawa 半導体装置用リ−ドフレ−ム
US5929511A (en) * 1996-07-15 1999-07-27 Matsushita Electronics Corporation Lead frame for resin sealed semiconductor device
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
TW401634B (en) * 1997-04-09 2000-08-11 Sitron Prec Co Ltd Lead frame and its manufacture method

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101021600B1 (ko) * 2001-07-09 2011-03-17 스미토모 긴조쿠 고잔 가부시키가이샤 리드 프레임 및 그 제조방법
KR100503038B1 (ko) * 2002-11-01 2005-07-22 삼성테크윈 주식회사 반도체 팩키지용 리드 프레임
KR20040047250A (ko) * 2002-11-29 2004-06-05 성우전자 주식회사 리드프레임의 제조방법
KR100673951B1 (ko) * 2004-06-23 2007-01-24 삼성테크윈 주식회사 반도체 팩키지용 리드 프레임
KR100691338B1 (ko) * 2005-04-12 2007-03-12 주식회사 아큐텍반도체기술 반도체장치 제조용 리드프레임
US7842889B2 (en) 2005-04-25 2010-11-30 Hitachi Kyowa Engineering Co., Ltd. Substrate for mounting electronic part and electronic part
US7511232B2 (en) 2005-04-25 2009-03-31 Hitachi Kyowa Engineering Co., Ltd. Substrate for mounting electronic part and electronic part
KR100958857B1 (ko) * 2007-03-02 2010-05-20 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법
KR20130066502A (ko) * 2011-12-12 2013-06-20 삼성테크윈 주식회사 리드 프레임 및 이를 이용하여 제조된 반도체 패키지
WO2013089376A1 (en) * 2011-12-12 2013-06-20 Samsung Techwin Co., Ltd Lead frame and semiconductor package manufactured by using the same
US9142495B2 (en) 2011-12-12 2015-09-22 Haesung Ds Co., Ltd. Lead frame and semiconductor package manufactured by using the same
US9171789B2 (en) 2013-03-11 2015-10-27 Haesung Ds Co., Ltd Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame
KR20150049644A (ko) * 2013-10-30 2015-05-08 해성디에스 주식회사 리드 프레임, 이를 포함하는 엘이디(ｌｅｄ) 패키지, 및 리드 프레임의 제조 방법
KR20150050089A (ko) * 2013-10-31 2015-05-08 해성디에스 주식회사 발광소자 패키지용 리드 프레임, 리드 프레임의 제조 방법 및 발광소자 패키지의 제조 방법

Also Published As

Publication number Publication date
KR100371567B1 (ko) 2003-02-07
US20020104682A1 (en) 2002-08-08
US6518508B2 (en) 2003-02-11

Similar Documents

Publication Publication Date Title
KR100371567B1 (ko) Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US7245006B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
US7148085B2 (en) Gold spot plated leadframes for semiconductor devices and method of fabrication
JP2006303492A (ja) 半導体パッケージ用のリードフレーム
JP4698708B2 (ja) パッケージ部品及び半導体パッケージ
JP2002076229A (ja) 銀めっきを含む半導体のリードフレームおよびその製造方法
US6150713A (en) Lead frame for semiconductor package and lead frame plating method
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
JP2000269398A (ja) 半導体デバイスのアルミニウム製リードフレームおよび製造方法
KR20050002601A (ko) 반도체 패키지용 리드 프레임
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JP2001127229A (ja) リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR20050083325A (ko) 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
TW517315B (en) Ag-pre-plated lead frame for semiconductor package
KR100673951B1 (ko) 반도체 팩키지용 리드 프레임
JP3757539B2 (ja) 半導体装置用ステム
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
KR100450090B1 (ko) 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법
KR100691338B1 (ko) 반도체장치 제조용 리드프레임
JPS63304654A (ja) リ−ドフレ−ム
JPS60254761A (ja) 半導体装置用リ−ドフレ−ム

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 18