KR100958857B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100958857B1
KR100958857B1 KR1020080018757A KR20080018757A KR100958857B1 KR 100958857 B1 KR100958857 B1 KR 100958857B1 KR 1020080018757 A KR1020080018757 A KR 1020080018757A KR 20080018757 A KR20080018757 A KR 20080018757A KR 100958857 B1 KR100958857 B1 KR 100958857B1
Authority
KR
South Korea
Prior art keywords
conductive adhesive
wiring board
semiconductor element
external connection
semiconductor device
Prior art date
Application number
KR1020080018757A
Other languages
English (en)
Other versions
KR20080080932A (ko
Inventor
모토유키 니시자와
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080080932A publication Critical patent/KR20080080932A/ko
Application granted granted Critical
Publication of KR100958857B1 publication Critical patent/KR100958857B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 도전성이 우수한 은(Ag)을 함유하는 도전성 접착제를 이용하여 배선 기판의 전극과 반도체 소자의 외부 접속 단자를 접합하여 반도체 소자를 배선 기판에 플립칩 실장하는 동시에, 상기 은(Ag)의 이온 마이그레이션(migration)을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 그 과제로 한다.
반도체 소자(12)의 외부 접속 단자(13)와 배선 기판(11)의 전극(14)이 도전성 접착제(20)를 통해 접합된 반도체 장치는, 상기 도전성 접착제(20)는 제 1 도전성 접착제(20-1)와, 상기 제 1 도전성 접착제(20-1)를 피복하는 제 2 도전성 접착제(20-2)를 포함하고, 상기 제 1 도전성 접착제(20-1)는 은(Ag)을 포함하는 도전성 필러(filler)를 함유하고, 상기 제 2 도전성 접착제(20-2)는 주석(Sn), 아연(Zn), 코발트(Co), 철(Fe), 팔라듐(Pd) 및 백금(Pt)으로 구성되는 군으로부터 선택되는 금속을 포함하는 도전성 필러를 함유하는 것을 특징으로 한다.
도전성 접착제, 배선 기판, 반도체 소자, 반도체 장치

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 더 구체적으로는, 반도체 소자가 배선 기판에 플립칩 실장된 구조를 가지는 반도체 장치 및 그 제조 방법에 관한 것이다.
휴대전화나 디지털 카메라 등의 전자 기기의 고기능화 및 소형화에 따라, 이 전자 기기에 탑재되는 반도체 장치에 대하여 고기능화, 고집적화가 더욱 요구되고 있다. 그래서, 최근 집적 회로 칩 등의 반도체 소자를 배선 기판 위에 직접 실장함으로써, 실장 면적을 소형화하여 효율적 사용을 꾀하는 형태가 제안되어 있다.
구체적으로는, 유리 에폭시 수지 등의 절연성 수지를 기재(基材)로 하고, 한쪽의 주면(主面)에 동(Cu) 등으로 이루어지는 도전층이 선택적으로 배치된 배선 기판을 이용하고, 상기 도전층에서의 전극에, 반도체 집적 회로 소자(이하, 반도체 소자라고 칭한다)의 주면에 형성된 전극 패드 위에 열 형상(列狀)으로 배치된 범프라고 칭하는 볼록 형상(돌기 형상) 외부 접속 단자가 접속되고, 한편, 상기 배선 기판의 따른 쪽의 주면에는 선택적으로 형성된 전극의 표면에 구 형상(球狀) 전극 단자 등의 외부 접속 단자가 배치되어 이루어지는 반도체 장치가 제안되어 있다. 즉, 이러한 형태에서는, 반도체 소자는 소위 페이스다운(face-down) 상태로 배선 기판에 탑재되어 있다. 이러한 플립칩 실장 구조는 이하의 방법에 의해 형성된다.
제 1 방법은, 반도체 소자를 배선 기판에 탑재할 때에, 미리 배선 기판의 주면 위에 열경화(熱硬化)성 접착제 등의 언더필(underfill)재를 공급해 두고, 고하중을 인가하여 언더필재를 통하여 반도체 소자를 배선 기판에 탑재함으로써 언더필재를 펴 넓히는 동시에, 모세관 현상에 의해 반도체 소자의 전면(全面) 영역에 언더필재를 유동시켜서 충전하고, 동시에 반도체 소자를 배선 기판에 탑재할 때에 부여되는 열에 의해 언더필재를 경화시키는 방법이다.
제 1 방법에서는, 언더필재를 경화시킴과 동시에 반도체 소자에 고하중이 인가되기 때문에, 반도체 소자의 볼록 형상 외부 접속 단자 및 배선 기판의 전극은 서로 눌러 으깨져서 양자가 접합된다.
이 압접식(壓接式)의 제 1 방법에서는, 가열에 의해 언더필재가 경화할 때의 수축력과, 반도체 소자의 볼록 형상 외부 접속 단자를 눌러 으깰 때의 반발력을 이용하여, 양자의 접합을 유지함으로써, 양자의 전기적 접속이 도모되고 있다.
제 2 방법은, 볼록 형상 외부 접속 단자의 선단에 은(Ag) 페이스트 등의 도전성 접착제가 전사(轉寫)된 반도체 소자를 배선 기판에 탑재하여, 반도체 소자의 볼록 형상 외부 접속 단자와 배선 기판의 전극을 접합하여 양자를 접착시키고, 이어서, 배선 기판상에서의 반도체 소자의 외주부 근방부에 언더필재를 도포하고, 모세관 현상에 의해 반도체 소자의 전면 영역에 언더필재를 유동시켜서 충전하고, 가 열에 의해 해당 언더필재를 경화시키는 방법이다.
상술한 도전성 접착제에서는, 도전 입자(도전 필러)로서, 체적 저항률이 낮고, 또한 반도체 소자의 볼록 형상 외부 접속 단자를 구성하는 금(Au)과의 접촉 저항이 낮은 은(Ag) 또는 은(Ag)을 주성분으로 하는 혼합물 또는 합금이 일반적으로 이용된다.
예를 들면, 특허문헌 1에서는, 배선 기판의 전극과 반도체 소자의 전극과의 접속부에 2 종류의 도전성 접착제를 사용할 수 있는 형태가 제안되어 있다. 더 구체적으로는, 배선 기판에 페이스다운 상태로 실장되는 IC 칩의 돌기 전극으로서, 은 팔라듐(AgPd)의 도전성 필러로 이루어진 제 1 도전성 접착제가 해당 돌기 전극에는 전사되고, 또한 상기 제 1 도전성 접착제의 외측에 은(Ag)의 도전성 필러로 이루어진 제 2 도전성 접착제가 전사되어 이루어진 IC 칩의 돌기 전극의 구조가 제안되어 있다 (특허문헌 1 참조).
이러한 방법을 이용한 플립칩 실장에 의해, 박형(薄型)에서 전기 특성이 우수한 반도체 장치를 간단하게 형성할 수 있다.
[특허문헌 1] 일본국 특허공보 제 3409957호
그러나, 반도체 소자의 고성능화에 따라, 볼록 형상 외부 접속 단자의 피치가 협소화되어, 이에 따라 볼록 형상 외부 접속 단자의 사이즈도 작아지는 경향에 있다.
상술한 압접식의 제 1 방법에서는, 언더필재를 경화시킴과 동시에 반도체 소자에 고하중이 인가되기 때문에, 반도체 소자의 볼록 형상 외부 접속 단자는 눌러 으깨지지만, 반도체 소자는 배선 기판에 비해 단단하기 때문에, 반도체 소자가 플립칩 실장된 배선 기판에 그 대략 중앙이 정상부(頂部)가 되는 휨이 발생한다. 그 결과, 볼록 형상 외부 접속 단자와 전극에 의한 반도체 소자와 배선 기판의 전기적 접속이 형성되는 영역 이외의 영역에서 반도체 소자와 배선 기판의 연직(鉛直) 방향의 간격(극간)이 좁아진다.
그 때문에, 반도체 소자와 배선 기판의 연직 방향의 간격(극간)에 위치하는 언더필재 안에, 반도체 장치의 제조 과정에서 발생한 파티클(이물)이 침입하여 반도체 소자의 회로의 파손을 초래할 우려가 있다.
이것을 방지하기 위해서, 반도체 소자 및 배선 기판의 접합 시에 인가되는 하중을 낮추어 반도체 소자와 배선 기판의 연직 방향의 간격(극간)을 넓게 확보하려고 하면, 반도체 소자의 볼록 형상 외부 접속 단자와 배선 기판의 전극의 접합력의 저하를 초래하고, 반도체 소자 및 배선 기판 간의 단선(단락)을 초래할 우려가 있다. 즉, 좁은 피치로 볼록 형상 외부 접속 단자가 형성되어 있는 반도체 소자의 배선 기판에의 플립칩 실장에 압접식의 제 1 방법을 적용하면, 반도체 소자 및 배선 기판의 접합이 풀어져 버리는 접합 한계가 생길 수 있다.
또한, 리플로우(reflow) 시험이나 온도 사이클 시험 등의 열이력(熱履歷)이 가해지는 시험을 행할 경우에는, 반도체 소자, 배선 기판, 언더필재 및 도전성 접착제 등의 열팽창 계수의 상위(相違)에 기인하는 열팽창에 의한 응력에 따라, 반도체 소자 및 배선 기판의 접합을 풀어져, 반도체 소자 및 배선 기판 간의 단선(단락)을 초래할 우려가 있다.
상술한 제 2 방법에서는, 볼록 형상 외부 접속 단자의 선단에 은(Ag) 페이스트 등의 도전성 접착제가 전사된 반도체 소자를 배선 기판에 탑재하고, 반도체 소자의 볼록 형상 외부 접속 단자와 배선 기판의 전극을 접합하여 양자를 접착시키기 때문에, 반도체 소자의 볼록 형상 외부 접속 단자와 배선 기판의 전극과의 접합 개소는 저탄성체가 된다.
따라서, 리플로우 시험이나 온도 사이클 시험 등의 열이력이 가해지는 시험을 행할 경우라도 반도체 소자 및 배선 기판의 접합이 풀릴 일은 없지만, 도전성 접착제에 함유되는 은(Ag)이 전계 또는 분위기 등에 따라 이온화되어 주위에 용출하는 이온 마이그레이션(migration)이 발생하기 쉽다. 특히, 볼록 형상 외부 접속 단자의 피치가 협소하게 되고, 반도체 소자의 볼록 형상 외부 접속 단자와 배선 기판의 전극과의 접합 개소에 은(Ag)이 대량으로 존재하면, 상술한 이온 마이그레이션에 기인하는 반도체 소자 및 배선 기판 간의 단선(단락)이 보다 발생하기 쉬워진다.
또한, 특허문헌 1에서 제안된 구조에서도 은(Ag)의 도전성 필러로 이루어진 제 2 도전성 접착제가 돌기 전극의 최외주(最外周) 부분에 형성되어 있기 때문에, 상술한 은의 이온 마이그레이션의 발생을 피하는 것은 곤란하다.
여기서 본 발명은, 상기의 점(点)을 감안하여 이루어진 것으로서, 도전성이 뛰어난 은(Ag)을 함유하는 도전성 접착제를 이용하여 배선 기판의 전극과 반도체 소자의 외부 접속 단자를 접합하여 반도체 소자를 배선 기판에 플립칩 실장하는 동시에, 상기 은(Ag)의 이온 마이그레이션을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 한 관점에 의하면, 반도체 소자의 외부 접속 단자와 배선 기판의 전극이 도전성 접착제를 통해 접합된 반도체 장치로서, 상기 도전성 접착제는 제 1 도전성 접착제와 상기 제 1 도전성 접착제를 피복하는 제 2 도전성 접착제를 포함하고, 상기 제 1 도전성 접착제는 은(Ag)을 포함하는 도전성 필러를 함유하고, 상기 제 2 도전성 접착제는 주석(Sn), 아연(Zn), 코발트(Co), 철(Fe), 팔라듐(Pd) 및 백금(Pt)으로 구성되는 군으로부터 선택되는 금속을 포함하는 도전성 필러를 함유하는 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명의 다른 관점에 의하면, 반도체 소자의 외부 접속 단자와 배선 기판의 전극이 도전성 접착제를 통해 접합되는 반도체 장치의 제조 방법으로서, 상기 반도체 소자의 상기 외부 접속 단자에 은(Ag)을 포함하는 도전성 필러를 포함하는 제 1 도전성 접착제를 형성하는 공정과, 상기 제 1 도전성 접착제의 표면에 주 석(Sn), 아연(Zn), 코발트(Co), 철(Fe )、팔라듐(Pd) 및 백금(Pt)으로 구성되는 군으로부터 선택되는 금속을 포함하는 도전성 필러를 포함하는 제 2 도전성 접착제를 형성하는 공정과, 상기 반도체 소자의 상기 외부 접속 단자와, 상기 배선 기판에 형성된 상기 전극을 접합하는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명에 의하면, 도전성이 우수한 은(Ag)을 함유하는 도전성 접착제를 이용하여 배선 기판의 전극과 반도체 소자의 외부 접속 단자를 접합하여 반도체 소자를 배선 기판에 플립칩 실장하는 동시에 상기 은(Ag)의 이온 마이그레이션을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공할 수 있다.
이하, 본 발명의 실시예에 관하여 설명한다.
설명의 편의상, 우선, 본 발명의 실시예에 따른 반도체 장치의 구조에 관하여 설명하고, 이어서, 해당 반도체 장치의 제조 방법에 관하여 설명한다.
[반도체 장치]
도 1은, 본 발명의 실시예에 따른 반도체 장치의 단면도이다.
도 1을 참조하면, 반도체 장치(10)는, 배선 기판(11)의 한쪽의 주면(主面)(상면) 위에, 반도체 집적 회로 소자(이하, 반도체 소자라고 칭한다)(12)가 플립칩(페이스다운) 방식을 갖고 탑재·고정되어 있는 구조를 가진다.
배선 기판(11)은, 유리 에폭시 수지, 유리-BT(비스말레이미드 트리아 진(bismaleimide triazine)), 또는 폴리이미드(polyimide) 등의 유기재 절연성 수지 또는 세라믹, 유리 등의 무기 재료를 기재(基材)로 하고, 그 표면에 동(Cu) 등으로 이루어진 도시를 생략하는 배선 패턴이 선택적으로 배치된 기판이다. 해당 배선 기판(11)은 인터포저(interposer) 또는 지지 기판이라고 칭하는 경우도 있다.
배선 기판(11)의 주면 중, 반도체 소자(12)가 탑재되는 면 위에는 배선 기판(11)에 탑재되는 반도체 소자(12)의 볼록 형상(돌기 형상) 외부 접속 단자(13)가 접속되는 본딩(bonding) 전극(14)이 형성되어 있다. 본딩 전극(14)은, 예를 들면 동(Cu), 니켈(Ni) 또는 금(Au)으로 구성되어 있다.
또한, 배선 기판(11)의 주면 중, 반도체 소자(12)가 탑재되는 면과 반대측의 면에는 도시를 생략하는 도전층이 설치되고, 해당 도전층에는 땜납을 주체로 하는 구(球) 형상 전극 단자 등의 외부 접속 단자(15)가 그리드(grid) 형상으로 복수 배치되어 있다.
반도체 소자(12)는, 실리콘(Si) 반도체 기판을 이용하고, 주지(周知)의 반도체 제조 프로세스를 갖고 형성되어 있다. 물론, 반도체 기판으로서 갈륨 비소(GaAs) 등의 화합물 반도체를 적용한 반도체 소자를 구비하는 반도체 장치에 대해서도 본 발명을 적용할 수 있다.
반도체 기판(12)의 한쪽의 주면 위에는, 선택적으로(예를 들면, 해당 주면의 네 변 근방에서 해당 네 변을 따라, 또는 대향하는 두 변 근방에서 해당 두 변을 따라) 외부 접속 단자용 패드(16)가 열(列) 형상으로 배치해 있다. 각 외부 접속 단자용 패드(16) 위에는, 와이어 범프라고도 칭하는 볼록 형상(돌기 형상) 외부 접 속 단자(13)가 설치되어 있다.
외부 접속 단자용 패드(16)는, 알루미늄(Al), 동(Cu) 또는 이들의 합금 등을 갖고 형성되어 있다. 외부 접속 단자 패드(16)의 노출 표면(최상층)에는, 전해 도금법 또는 증착법 등에 의해 금(Au) 층을 형성해도 된다.
또한, 상기 외부 접속 단자용 패드(16) 위에 형성된 볼록 형상 외부 접속 단자(13)는, 예를 들면 와이어 본딩 기술을 이용한 소위 볼 본딩법에 의해 금(Au) 볼이 압접 고착·접속된 시트부(seating port)가 형성되고, 또한 해당 시트부 위에 돌출하는 부위로 이루어진 볼록 형상 외부 접속 단자(13)가 일체로 형성되어 있다.
또한, 볼록 형상 외부 접속 단자(13)는, 상술한 예에 한정되지 않고, 예를 들면 동(Cu), 동(Cu)과 금(Au)의 합금 또는 땜납 등으로 구성되어도 된다.
상술한 바와 같이, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)는, 배선 기판(11)의 본딩 전극(14)에 접속되어 있지만, 볼록 형상 외부 접속 단자(13)에는, 도전성 접착제(20)가 설치되어 있다. 도전성 접착제(20)에 의해, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)의 적어도 상기 돌출 부분과 이것에 대응하는 본딩 전극(14)은 공통으로 피복되고, 기계적·전기적으로 접속되어 있다.
여기서, 도 2을 참조하여, 이러한 도전성 접착제(20)의 배치 구조에 관하여 설명한다. 도 2는, 도 1에서 점선 A로 둘러싼 부분의 확대도이다.
도 2에 나타낸 바와 같이, 도전성 접착제(20)는, 제 1 도전성 접착제(20-1)와 제 2 도전성 접착제(20-2)로 구성되는 2층 구조를 가진다. 보다 구체적으로는, 볼록 형상 외부 접속 단자(13)의 시트부(13-a)위에 위치하는 돌출부(13-b)의 주위 에 제 1 도전성 접착제(20-1)로 이루어지는 층이 있고, 해당 제 1 도전성 접착제(20-1)의 외측에 제 1 도전성 접착제(20-1)의 외주면을 피복하도록 제 2 도전성 접착제(20-2)가 형성되어 있다.
제 1 도전성 접착제(20-1) 및 제 2 도전성 접착제(20-2)는 모두, 바인더 수지 중에 도전성 필러로서 금속 입자가 분산되고 유기 용매가 함유된 접착제이다. 바인더 수지로서, 예를 들면 에폭시 조성물, 아크릴 조성물, 비닐 조성물, 말단에 수산기(水酸基)를 가지는 조성물 등의 열경화성 조성물, 용제에 가용한 수지 조성물 또는 이들의 혼합물 등을 사용할 수 있다. 바인더 수지로서의 에폭시 조성물에서는, 에폭시 주제(主劑) 및 에폭시 경화제를 필수 성분으로 하고, 계면 활성제 또는 용제 등이 첨가되어도 된다.
제 1 도전성 접착제(20-1)로서, 체적 저항률이 낮고, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)의 구성 재료로서 사용할 수 있는 금(Au)과의 접촉 저항이 낮은 은(Ag) 단체(單體) 또는 은 팔라듐(AgPd) 등의 은(Ag)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로서 상술한 바인더 수지 중에 분산시킨 접착제를 이용한다. 예를 들면, 평균 입경 1㎛ 이하의 은(Ag) 입자를 바인더 수지 중에 중량비 30wt% 이상 분산시켜 이루어지는 접착제를 제 1 도전성 접착제(20-1)로서 사용해도 된다.
제 2 도전성 접착제(20-2)로서, 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로서 상술한 바인더 수지 중에 분산시킨 접착제를 이용한다. 예를 들면, 평균 입경 O.1㎛ 이하의 주석(Sn)입자를 바인더 수지 중에 중량비 30wt% 이상 분산시켜 이루어지는 접착제를 제 2 도전성 접착제(20-2)로서 사용해도 된다.
제 2 도전성 접착제(20-2)는, 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로서 상술한 바인더 수지 중에 분산시켜 이루어지기 때문에, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)를 배선 기판(11)의 본딩 전극(14)에 접합할 때에 인가되는 열에 따라, 해당 제 2 도전성 접착제(20-2)가 분위기 중의 산소(O2)를 도입하여, 그 외측 표면에 엷은 주석(Sn)의 산화막이 형성된다.
즉, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)와 배선 기판(11)의 본딩 전극(14)을 접속하는 도전성 접착제(20)는, 제 1 도전성 접착제(20-1)와 제 2 도전성 접착제(20-2)로 구성되는 2층 구조를 가진다. 따라서, 은(Ag) 단체 또는 은(Ag)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로 하는 제 1 도전성 접착제(20-1)에 함유되는 은(Ag)이 이온으로서 용출해도, 제 2 도전성 접착제(20-2)의 외측 표면에 형성되는 주석(Sn)의 산화막에 의해, 배선 기판(11)이나 아래에 설명하는 언더필재(17)로부터 공급되는 수산화물 이온(OH-)이 과잉하게 제 1 도전성 접착제(20-1)에 도입되는 것을 방지할 수 있다.
따라서, 본 예에서는, 특허문헌 1에 기재된 형태 등, 은(Ag)이 반도체 소자의 볼록 형상 외부 접속 단자의 최외주 부분에 형성되어 있는 경우에 비하여, 은 이온(Ag+)과 수산화물 이온(OH-)이 회합(會合)하는 확률을 감소할 수 있고, 이온 마이그레이션의 요인이 되는 덴드라이트(dendrite) 생성을 억제할 수 있다. 따라서, 은(Ag)의 이온 마이그레이션에 기인하는 반도체 소자(12) 및 배선 기판(11) 간의 단선(단락)을 방지할 수 있다.
또한, 상술한 예에서는, 제 2 도전성 접착제(20-2)는, 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로서 바인더 수지 중에 분산시켜 이루어지는 접착제가 이용되고 있지만, 본 발명은 이러한 예로 한정하지 않는다. 제 2 도전성 접착제(20-2)의 도전성 필러로서, 예를 들면, 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)의 대신에, 아연(Zn), 코발트(Co), 철(Fe), 팔라듐(Pd) 혹은 백금(Pt) 또는 이들을 포함하는 합금을 바인더 수지 중에 중량비 30wt% 이상 분산시켜 이루어지는 접착제를 제 2 도전성 접착제(20-2)로서 사용해도 되고, 이 경우에도 상술한 예와 동일한 효과를 나타낼 수 있다.
그러나, 제 1 도전성 접착제(20-1)와 제 2 도전성 접착제(20-2)로 구성되는 2층 구조를 가지는 본 예의 도전성 접착제(20)에서는, 제 1 도전성 접착제(20-1)의 외측에 제 1 도전성 접착제(20-1)의 외주면을 피복하도록 제 2 도전성 접착제(20-2)가 형성되어 있지만, 해당 도전성 접착제(20)가 배선 기판(11)의 본딩 전극(14)과 접합해 있는 면에서는 제 1 도전성 접착제(20-1)가 노출해 있다.
이 구조에 대해서 도 3을 참조하여 설명한다. 여기서, 도 3은, 도 2에 나타낸 도전성 접착제(20)를 본딩 전극(14)의 상면(즉, 본딩 전극(14)이 도전성 접착제(20)와 접합해 있는 면) 측에서 보았을 때의 도면이다.
도 3에 나타낸 바와 같이, 도전성 접착제(20)가 배선 기판(11)의 본딩 전극(14)과 접합해 있는 면의 대략 중앙에서 제 1 도전성 접착제(20-1)가 제 2 도전성 접착제(20-2)에 구속된 상태로 노출해 있다.
이러한 구조 하에, 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로서 상술한 바인더 수지 중에 분산시켜 이루어지는 제 2 도전성 접착제(20-2)의 체적 저항률이 높아도, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)의 구성 재료로서 사용할 수 있는 금(Au)과의 접촉 저항이 낮은 은(Ag) 단체 또는 은(Ag)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로서 상술한 바인더 수지 중에 분산시킨 접착제인 제 1 도전성 접착제(20-1)가, 배선 기판(11)의 본딩 전극(14)과 접합해 있는 면의 대략 중앙에서 노출해 있기 때문에, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)와 배선 기판(11)의 본딩 전극(14)과의 도통(道通)을 확실하게 꾀할 수 있다.
도 1을 다시 참조하면, 반도체 소자(12)와 배선 기판(11)의 한쪽 주면(윗면)과의 사이에는, 예를 들면, 에폭시 수지, 폴리이미드 수지, 아크릴 수지, 실리콘 수지 또는 다른 열경화성 절연성 수지 등의 접착제인 언더필재(17)가 디스펜스법, 인쇄법, 또는 전사(轉寫)법 등에 의해 충전되어 있다. 또한, 언더필재(17)에는 은(Ag), 땜납, 니켈(Ni) 등의 도전성 미립자가 첨가되어도 된다.
이상에서 설명한 바와 같이, 본 실시예에 따른 반도체 장치(10)에서는, 도 2 및 도 3을 참조하여 설명한 도전성 접착제(20)의 배치 구조를 가지며, 반도체 소자(12)가 배선 기판(11)의 한쪽 주면 위에 플립칩(페이스다운) 방식을 가지고 탑재 ·고착되어 있다.
제 1 도전성 접착제(20-1)와 제 2 도전성 접착제(20-2)로 구성되는 2층 구조를 가지며, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)와 배선 기판(11)의 본딩 전극(14)을 접속하는 본 예의 도전성 접착제(20)에서, 제 1 도전성 접착제(20-1)의 외측에 제 1 도전성 접착제(20-1)의 외주면을 피복하도록 제 2 도전성 접착제(20-2)가 형성되고, 해당 도전성 접착제(20)가 배선 기판(11)의 본딩 전극(14)과 접합해 있는 면에서는 제 1 도전성 접착제(20-1)가 노출해 있다.
따라서, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)의 구성 재료로서 사용할 수 있는 금(Au)과의 접촉 저항이 낮은 은(Ag) 단체 또는 은(Ag)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로서 상술한 바인더 수지 중에 분산시킨 접착제인 제 1 도전성 접착제(20-1)가, 배선 기판(11)의 본딩 전극(14)과 접합해 있는 면의 대략 중앙에서 노출해 있기 때문에, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)와 배선 기판(11)의 본딩 전극(14)과의 도통을 확실하게 꾀할 수 있다.
또한, 제 2 도전성 접착제(20-2)의 외측 표면에 형성되는 주석(Sn)의 산화막에 의해, 배선 기판(11)이나 언더필재(17)로부터 공급되는 수산화물 이온(OH-)이 과잉하게 제 1 도전성 접착제(20-1)에 도입되는 것을 방지함으로써, 은(Ag)의 이온 마이그레이션을 억제할 수 있다.
따라서, 반도체 소자의 볼록 형상 외부 접속 단자의 좁은 피치 접속이 불가피한 반도체 장치라도 높은 신뢰성을 확보할 수 있고, 해당 반도체 장치가 탑재되 는 전자 기기의 고기능화에 기여할 수 있다.
[반도체 장치의 제조 방법]
다음으로, 상술한 구조를 가지는 본 발명의 실시예에 따른 반도체 장치의 제조 방법에 관하여 설명한다. 여기에서는 2종류의 제조 방법에 관하여 설명한다.
1. 반도체 장치의 제 1 제조 방법
도 4 내지 도 7은, 본 발명의 실시예에 따른 반도체 장치의 제 1 제조 방법을 설명하기 위한 도면(그 1 내지 그 4)이다.
본 발명의 실시예에 따른 반도체 장치의 제 1 제조 방법에서는, 도 4의 (a)에 나타낸 플립칩 본더(30)가 이용된다. 플립칩 본더(30)는, 배선 기판(11)이 탑재되는 본딩 스테이지(31), 반도체 소자(12)를 흡착 유지하여 화살표로 나타내는 방향으로 반송할 수 있는 흡착 툴(32), 아래에 설명하는 공정에서 이용할 수 있는 전사 스테이지(33; 33-1, 33-2), 예를 들면 불소수지 코팅 등이 시행된 유리로 만든 레벨링 스테이지(34) 등을 가진다.
또한, 본 발명의 발명자는, 플립칩 본더(30)로서 파나소닉 팩토리 엔지니어링사 제조의 FCB2M을 이용하여 본 제조 방법을 검증하였다.
도 4의 (b)에는, 흡착 툴(32)에 흡착 유지되는 반도체 소자(12)를 확대하여 나타내었다. 반도체 소자(12)는, 실리콘(Si) 반도체 기판을 이용하고, 주지의 반도체 제조 프로세스를 가지고 형성되어 있다. 반도체 소자(12)의 외부 접속 단자용 패드(16) 위에는 볼록 형상 외부 접속 단자(13)가 형성되어 있다.
볼록 형상 외부 접속 단자(13)는, 예를 들면 와이어 본딩 기술을 이용한 소 위 볼 본딩법에 의해 금(Au) 볼이 압접 고착·접속되어 시트부가 형성되고, 또한 해당 시트부 위에 돌출하는 부위로 이루어지는 볼록 형상 외부 접속 단자(13)가 일체로 형성된다. 볼록 형상 외부 접속 단자(13)의 돌출 부분의 정상부는 필요에 따라 평탄화 처리가 된다.
또한, 본 발명의 발명자는, 반도체 소자(12)로서 1 변이 6.5mm인 직사각형 형상의 평면 형상을 가지고, 높이가 30㎛인 금(Au)으로 이루어지는 볼록 형상 외부 접속 단자(13)가 50㎛ 간격으로 360개 형성된 반도체 소자를 이용하여 본 제조 방법을 검증했다.
이러한 구조를 가지는 반도체 소자(12)를 볼록 형상 외부 접속 단자(13)가 형성된 면을 아래로 하고, 흡착 툴(32)에 의해 흡착 유지하여 제 1 전사 스테이지(33-1) 상방으로 이동한다. 이 상태를 도 4의 (c)에 나타낸다.
제 1 전사 스테이지(33-1)에는, 제 1 도전성 접착제(20-1)가 제 1 전사 스테이지(33-1)에 코팅되어 있어 화살표로 나타내는 방향으로 이동 가능한 스퀴지(Squeegee)(블레이드)(35-1)에 의해 제 1 도전성 접착제(20-1)의 두께가 소정의 두께, 예를 들면 약 10㎛의 두께가 되도록 두께 갭이 조정된다.
제 1 도전성 접착제(20-1)로서, 체적 저항률이 낮고, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)의 구성 재료로서 사용할 수 있는 금(Au)과의 접촉 저항이 낮은 은(Ag) 단체 또는 은 팔라듐(AgPd) 등의 은(Ag)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필로로서 에폭시 조성물, 아크릴 조성물, 비닐 조성물, 말단에 수산기를 가지는 조성물 등의 열경화성 조성물, 용제에 가용한 수지 조성물 또는 이들의 혼합물 등의 바인더 수지 중에 분산시킨 접착제를 사용할 수 있다. 바인더 수지로서의 에폭시 조성물에서는 에폭시 주제 및 에폭시 경화제를 필수 성분으로 하고, 계면 활성제 또는 용제 등이 첨가되어도 된다.
또한, 본 발명의 발명자는, 평균 입경 100nm인 은(Ag)입자를 에폭시 수지 (예를 들면, ADEKA제의 아데카 하드너(Adeka Hardner)-EH시리즈)에 분산시켜 이루어지는 접착제를 제 1 도전성 접착제(20-1)로서 제 1 전사 스테이지(33-1)로 코팅하고, 스퀴지(블레이드)(35-1)에 의해 제 1 도전성 접착제(20-1)의 두께가 약 10㎛의 두께가 되도록 두께 갭을 조정하여 본 제조 방법을 검증했다.
이러한 상태에서, 반도체 소자(12)를 흡착 유지하는 흡착 툴(32)을 하강시켜, 반도체 소자(12)를 약 4.9N의 하중으로 제 1 전사 스테이지(33-1) 위에 가압하고, 반도체 소자(12)를 제 1 도전성 접착제(20-1) 내에 침지한다. 그 결과, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)에 제 1 도전성 접착제(20-1)가 전사된다.
반도체 소자(12)의 볼록 형상 외부 접속 단자(13)에 제 1 도전성 접착제(20-1)를 전사한 후, 해당 제 1 도전성 접착제(20-1)를 반도체 소자(12)를 흡착 유지하는 흡착 툴(32)에 의해 소정의 온도, 예를 들면 70℃ 내지 240℃로 가열하고, 제 1 도전성 접착제(20-1)를 가경화시킨다.
또한, 본 발명의 발명자는, 본 제조 방법의 검증에 따라 이 공정에서는 흡착 툴(32)에 의해 제 1 도전성 접착제(20-1)를 180℃로 90초간 가열했다.
이렇게 하여, 단시간에 제 1 도전성 접착제(20-1)를 가경화시킨 후, 생산성 을 향상시키고, 도 5의 (d)에 나타낸 바와 같이 가경화 상태의 제 1 도전성 접착제(20-1)가 설치된 볼록 형상 외부 접속 단자(13)를 구비한 반도체 소자(32)를 회수하고, 질소(N2) 분위기의 노(36) 내에 수용하고, 소정의 온도, 예를 들면 200℃로 60분 가열하여, 제 1 도전성 접착제(20-1)를 경화시킨다.
또한, 본 발명의 발명자는, 질소(N2) 분위기의 노(36)로서, 야마토 과학 제조의 이너트 오븐(inert oven)을 이용하여 200℃로 60분 가열하여 본 제조 방법을 검증했다. 예를 들어, 제 1 도전성 접착제(20-1)로서, ABLEBOND사의 도전성 접착제(84-1LMISR4)를 사용한 경우, 해당 경화 후의 저장 탄성률은 약 4 Gpa가 된다.
또한, 도 5의 (d)에서는, 설명의 편의를 위해, 상기의 반도체 소자(12)를 확대하여 나타내고 있다.
다음으로, 경화 상태의 제 1 도전성 접착제(20-1)가 설치된 볼록 형상 외부 접속 단자(13)를 구비한 반도체 소자(12)를, 볼록 형상 외부 접속 단자(13)가 형성된 면을 아래로 하고, 흡착 툴(32)에 의해 흡착 유지하여, 제 2 전사 스테이지(33-2) 상방으로 이동한다. 이 상태를 도 5의 (e)에 나타낸다. 또한, 도 5의 (e)에서는, 도면을 보기 쉽게 하기 위해서 볼록 형상 외부 접속 단자(13)에 형성된 제 1 도전성 접착제(20-1)의 도시를 생략하고 있다.
제 2 전사 스테이지(33-2)에는, 제 2 도전성 접착제(20-2)가 코팅되어 있어,화살표로 나타내는 방향으로 이동 가능한 스퀴지(블레이드)(35-2)에 의해 제 2 도전성 접착제(20-2)의 두께가 소정의 두께, 예를 들어 약 15㎛의 두께가 되도록 두 께 갭이 조정된다.
제 2 도전성 접착제(20-2)로서, 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로서, 에폭시 조성물, 아크릴 조성물, 비닐 조성물, 말단에 수산기를 가지는 조성물 등의 열경화성 조성물, 용제에 가용한 수지 조성물 또는 이들의 혼합물 등의 바인더 수지 중에 분산시킨 접착제를 이용할 수 있다. 바인더 수지로서의 에폭시 조성물에서는, 에폭시 주제 및 에폭시 경화제를 필수 성분으로 하고, 계면 활성제 또는 용제 등이 첨가되어도 된다.
또한, 제 2 도전성 접착제(20-2)의 도전성 필러로서, 예를 들면 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)의 대신에, 아연(Zn), 코발트(Co), 철(Fe), 팔라듐(Pd) 혹은 백금(Pt) 또는 이들을 포함하는 합금을 바인더 수지 중에 중량비 30wt% 이상 분산시켜 이루어지는 접착제를, 제 2 도전성 접착제(20-2)로서 사용해도 된다.
또한, 본 발명의 발명자는, 제 2 도전성 접착제(20-2)로서, 평균 입경 0.1㎛ 이하의 주석(Sn) 입자를 상기 바인더 수지 중에 중량비 30wt% 이상 분산시켜 이루어지는 접착제를 이용하여 본 제조 방법을 검증했다.
이러한 상태에서, 반도체 소자(12)를 흡착 유지하는 흡착 툴(32)을 하강시키고, 반도체 소자(12)를 약 4.9N의 하중으로 전사 스테이지(33-2) 위에 가압하고, 반도체 소자(12)를 제 2 도전성 접착제(20-2) 내에 침지한다. 그 결과, 제 1 도전성 접착제(20-1)로 피복된 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)에 제 2 도전성 접착제(20-2)가 전사된다.
이 때의 상태를 도 5의 (f)에 나타낸다. 이 시점에서는, 도 5의 (d)에 나타난 공정을 거쳐 제 1 도전성 접착제(20-1)는 경화하고 있지만, 제 2 도전성 접착제(20-2)에 대해서는 경화하고 있지 않고, 페이스트 상으로 있다.
또한, 도 5의 (f)에서는, 설명의 편의를 위해 상기의 반도체 소자(12)를 확대하여 나타내고 있다.
다음으로, 제 1 도전성 접착제(20-1)가 피복된 볼록 형상 외부 접속 단자(13)에 제 2 도전성 접착제(20-2)가 전사된 반도체 소자를 볼록 형상 외부 접속 단자(13)가 형성된 면을 아래로 하여, 흡착 툴(32)에 의해 흡착 유지하고, 레벨링 스테이지(34) 상방으로 이동하고, 흡착 툴(32)을 하강시켜, 반도체 소자(12)를 약 4.9N의 하중으로 또는 단위 볼록 형상 외부 접속 단자(13) 당 약 0.01gf 내지 10gf의 하중으로 가압하고, 레벨링 스테이지(34) 위에 반도체 소자(12)를 가압한다.
이 상태를 도 6의 (g)에 나타낸다. 또한, 도 6의 (g)에서는, 도면을 보기 쉽게 하기 위해서 볼록 형상 외부 접속 단자(13)에 형성된 제 1 도전성 접착제(20-1) 및 제 2 도전성 접착제(20-2)의 도시를 생략하고 있다.
반도체 소자(12)를 흡착 유지하는 흡착 툴(32)에 의해 소정의 온도, 예를 들면 50℃ 내지 180℃로 가열하고, 제 1 도전성 접착제(20-1)가 피복된 볼록 형상 외부 접속 단자(13)에 전사된 제 2 도전성 접착제(20-2)의 레벨링 처리를 행하고, 해당 제 2 도전성 접착제(20-2)에 함유되는 유기 용매를 증발시켜 제 2 도전성 접착제(20-2)의 유동성을 저하시킨다. 이 상태를 도 6의 (h)에 나타낸다. 도 6의 (h) 에서는, 설명의 편의를 위해 상기의 반도체 소자(12)를 확대해서 나타내고 있다.
또한, 본 발명의 발명자는 본 제조 방법의 검증에 따라, 이 레벨링 처리에 따라 흡착 툴(32)에 의해 120℃로 30초간 가열했다.
도 6의 (h)에 나타낸 바와 같이, 본 공정에 의해 도전성 접착제(20)는, 제 1 도전성 접착제(20-1)와 제 2 도전성 접착제(20-2)로 구성되는 2층 구조를 가진다. 더 구체적으로는, 볼록 형상 외부 접속 단자(13)의 시트부(13-a) 위에 위치하는 돌출부(13-b)의 주위에 제 1 도전성 접착제(20-1)로 이루어지는 층이 있고, 해당 제 1 도전성 접착제(20-1)의 외측에 제 1 도전성 접착제(20-1)의 외주면을 피복하도록 제 2 도전성 접착제(20-2)가 형성되어 있다.
또한, 제 2 도전성 접착제(20-2)는 경화하지 않기 때문에 , 레벨링 처리에서 레벨링 하중을 인가함에 따라서, 제 2 도전성 접착제(20-2)의 하측(볼록 형상 외부 접속 단자(13)의 선단측)의 개소는 외측에 배제되고, 인가되는 하중이 소정의 하중 이상이 되면, 도 6의 (i)에 나타낸 바와 같이 제 2 접착제에 구속된 상태로 제 1 도전성 접착제(20-1)의 하면, 즉 아래에 설명하는 공정에서 배선 기판(11)의 본딩 전극(14)과 접합되는 면이 노출된다. 여기에서, 도 6의 (i)는 레벨링 처리된 도전성 접착제(20)를 화살표 A로 가리키는 방향으로부터 보았을 때의 도면이다.
이렇게, 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로서 상술한 바인더 수지 중에 분산시켜 이루어지는 제 2 도전성 접착제(20-2)의 체적 저항률이 높아도, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)의 구성 재료로서 사용할 수 있는 금(Au)과의 접촉 저항이 낮은 은(Ag) 단체 또는 은(Ag)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로서 상술한 바인더 수지 중에 분산시킨 접착제인 제 1 도전성 접착제(20-1)가, 배선 기판(11)의 본딩 전극(14)과 접합해 있는 면의 대략 중앙에서 노출하고 있기 때문에, 아래에 설명하는 반도체 소자(12)와 배선 기판(11)을 접합하는 공정에서 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)와 배선 기판(11)의 본딩 전극(14)과의 도통을 확실하게 꾀할 수 있다.
다음으로, 제 1 도전성 접착제(20-1)와 제 2 도전성 접착제(20-2)로 구성되는 2층 구조가 형성된 반도체 소자(12)의 볼록 형상 외부 접속 단자(16)와 배선 기판(11)의 본딩 전극(14)을 접합하고, 반도체 소자(12)와 배선 기판(11)을 접속한다.
도 7의 (j)에 나타낸 바와 같이, 본딩 스테이지(31) 위에 탑재·고정된 배선 기판(11) 위에는, 페이스트 상의 언더필재(17)가 도포 배치되어 있다. 언더필재로서, 예를 들면 에폭시 수지, 폴리이미드 수지, 아크릴 수지, 실리콘 수지 또는 다른 열경화성의 절연성 수지 등의 접착제를 사용할 수 있고, 그 도포 배치에는 디스펜스법, 인쇄법 또는 전사법 등을 이용하여도 된다. 또한, 언더필재(17)에는 은(Ag), 땜납, 니켈(Ni) 등의 도전성 미립자가 첨가되어도 된다.
이 때, 상술한 본딩 스테이지를 가열함으로써, 배선 기판(11)을 소정의 온도로 가열해 두어도 되고, 이에 따라 배선 기판(11) 위에 도포한 언더필재(17)의 점도가 저하되고, 해당 언더필재(17)의 유동성을 높일 수 있다.
또한, 본 발명의 발명자는 본 제조 방법의 검증에 따라 언더필재(17)로서, 에머슨 & 커밍(Emerson & cumming)사 제조의 E-1206을 사용했다.
언더필재(17)가 도포된 배선 기판(11)의 주면과 반도체 소자(12)의 주면이 평행해지도록 반도체 소자(12)를 흡착 유지하는 흡착 툴(32)(도 7의 (j)에서는 도시 생략)을 강하시켜 해당 흡착 툴(32)의 가열을 유지한 채 하중을 부여하고, 반도체 소자(12)를 언더필재(17)를 통해 배선 기판(11)에 고착한다. 이 상태를 도 7의 (k)에 나타낸다. 도 7의 (k)에서는, 설명의 편의를 위해 상기의 반도체 소자(12)를 확대하여 나타내고 있다.
또한, 본 발명의 발명자는 본 제조 방법의 검증에 따라 언더필재(17)가 도포되어 있는 배선 기판(11)의 본딩 전극(14)에 24.5N의 하중을 부여하고, 220℃로 60초간 상기 가열을 실시했다.
상술한 바와 같이, 제 2 도전성 접착제(20-2)는, 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로서 상술한 바인더 수지 중에 분산시켜 이루기 때문에, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)를 배선 기판(11)의 본딩 전극(14)에 접합할 때에 인가되는 상기 가열에 따라 해당 제 2 도전성 접착제(20-2)가 분위기 중의 산소(O2)를 받아들여 그 외측 표면에 엷은 주석(Sn)의 산화막이 형성된다.
따라서, 은(Ag) 단체 또는 은(Ag)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로 하는 제 1 도전성 접착제(20-1)에 함유되는 은(Ag)이 이온으로서 용출해도, 제 2 도전성 접착제(20-2)의 외측 표면에 형성되는 주석(Sn) 의 산화막에 의해 배선 기판(11)이나 언더필재(17)로부터 공급되는 수산화물 이온(OH-)이 과잉하게 제 1 도전성 접착제(20-1)에 도입되는 것을 방지할 수 있다.
따라서, 본 예에서는 특허문헌 1에 기재되어 있는 형태 등, 은(Ag)이 반도체 소자의 볼록 형상 외부 접속 단자의 최외주 부분에 형성되어 있는 경우에 비해, 은 이온(Ag+)과 수산화물 이온(OH-)이 회합하는 확률이 감소하고, 이온 마이그레이션의 요인이 되는 덴드라이트 생성을 억제할 수 있다.
이렇게 하여, 배선 기판(11)의 한쪽 주면 위에, 반도체 소자(12)가 플립칩(페이스다운) 방식을 가지고 언더필재(17)를 통해 탑재·고착되고, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)의 적어도 돌출 부분과, 이것에 대응하는 배선 기판(11)상의 본딩 전극(14)이 상술한 2층 구조를 가지는 도전성 접착제(20)에 의해 공통으로 피복되어 기계적·전기적으로 접속된 구조가 형성되면, 흡착 툴(32)에 의한 반도체 소자(12)의 흡착을 해제하고, 흡착 툴(32)을 상승시킨다.
이러한 후에, 복수 개의 반도체 소자(12)가 탑재·고착된 배선 기판(11)의 따른 쪽의 주면(이면)에 대하여, 주석(Sn)-은(Ag) 땜납, 또는 주석(Sn)-은(Ag)-동(Cu) 땜납 등으로 이루어진 땜납 볼 전극 등의 외부 접속 전극(15)(도 1 참조)을 복수 그리드 형상으로 배치한다. 그 후에, 다이싱 블레이드 등을 이용하여, 배선 기판(11)을 반도체 소자(12)의 탑재 개소를 단위로 하여 절단하고 개편화(個片化)한다. 이에 따라 도 1에 나타낸 배선 기판(11) 위에 반도체 소자(12)가 플립칩 방식을 가지고 탑재된 반도체 장치(10)가 형성된다.
한편, 상기 반도체 소자(12)에 대하여 기밀 밀봉 처리가 필요한 경우에는 예 를 들면, 상기 개편화 처리 전에 배선 기판(11)의 반도체 소자(12) 탑재면에 대하여 수지 밀봉 처리를 행한다. 이러한 수지 밀봉 처리의 후에 반도체 소자(12)의 탑재 개소를 단위로 하여, 배선 기판(11) 및 밀봉용 수지부를 그 두께 방향으로 절단 분리해서, 수지 밀봉되는 한편 개편화된 반도체 장치가 형성된다.
이렇게, 본 제조 방법에 의해 형성된 반도체 장치(10)에는, 제 1 도전성 접착제(20-1)의 외측에 제 1 도전성 접착제(20-1)의 외주면을 피복하도록 제 2 도전성 접착제(20-2)가 형성된 2층 구조를 가지는 접착제(20)가 배치되고, 해당 도전성 접착제(20)가 배선 기판(11)의 본딩 전극(14)과 접합해 있는 면에 있어서는, 제 1 도전성 접착제(20-1)가 노출하고 있다. 따라서, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)와 배선 기판(11)의 본딩 전극(14)과의 도통을 확실하게 꾀할 수 있다.
또한, 제 2 도전성 접착제(20-2)의 외측 표면에 형성되는 주석(Sn)의 산화막에 의해, 배선 기판(11)이나 언더필재(17)로부터 공급되는 수산화물 이온(OH-)이 과잉하게 제 1 도전성 접착제(20-1)에 도입되는 것을 방지함으로써, 은(Ag)의 이온 마이그레이션을 억제할 수 있다.
따라서, 반도체 소자의 볼록 형상 외부 접속 단자의 좁은 피치 접속이 불가피한 반도체 장치라도 높은 신뢰성을 확보할 수 있고, 해당 반도체 장치가 탑재되는 전자 기기의 고기능화에 기여할 수 있다.
본 발명의 발명자에 의한 검증에 의하면, 본 제조 방법을 이용하여 제조된 반도체 장치에서, 1000시간 경과 후의 절연 저항은 1×1010Ω 이상이고, 은(Ag)의 이온 마이그레이션이 억제되어, 반도체 장치의 높은 신뢰성이 확보되어 있는 것을 확인할 수 있었다.
또한, 상기의 설명에 있어서, 가열 온도 등의 가열 조건은 제 1 도전성 접착제(20-1) 및 제 2 도전성 접착제(20-2)를 구성하는 재료에 의해 적당하게 정해지고, 상기의 가열 조건에 구속되는 것은 아니다.
2. 반도체 장치의 제 2 제조 방법
도 8 내지 도 10은, 본 발명의 실시예에 따른 반도체 장치의 제 2 제조 방법을 설명하기 위한 도면(그 1 내지 그 3)이다.
본 발명의 실시예에 따른 반도체 장치의 제 2 제조 방법에서도, 상술한 본 발명의 실시예에 따른 반도체 장치의 제 1 제조 방법에서 이용할 수 있는 플립칩 본더(30)(도 4의 (a) 참조)가 이용된다. 다만, 본 제조 방법에서는, 상술한 본 발명의 실시예에 따른 반도체 장치의 제 1 제조 방법에서 이용할 수 있는 레벨링 스테이지(34)는 사용할 수 없다.
또한, 본 제조 방법에서도, 본 발명의 실시예에 따른 반도체 장치의 제 1 제조 방법과 같이 본 발명의 발명자는 플립칩 본더(30)로서, 파나소닉 팩토리 엔지니어링사 제조의 FCB2M을 이용하여 본 제조 방법을 검증했다.
도 8의 (a)에는, 흡착 툴(32)에 흡착 유지되는 반도체 소자(12)를 확대하여 나타내었다. 반도체 소자(12)는, 실리콘(Si) 반도체 기판을 이용하고 주지의 반도 체 제조 프로세스를 갖고 형성되어 있다. 반도체 소자(12)의 외부 접속 단자용 패드(16) 위에는 볼록 형상 외부 접속 단자(13)가 형성되어 있다.
볼록 형상 외부 접속 단자(13)는, 예를 들면 와이어 본딩 기술을 이용한 소위 볼 본딩법에 의해 금(Au) 볼이 압접 고착·접속되어 시트부가 형성되고, 또한 해당 시트부 위에 돌출하는 부위로 이루어지는 볼록 형상 외부 접속 단자(13)가 일체로 형성된다. 볼록 형상 외부 접속 단자(13)의 돌출 부분의 정상부는 필요에 따라서 평탄화 처리된다.
또한, 본 발명의 발명자는 반도체 소자(12)로서, 1 변이 6.5mm인 직사각형 형상의 평면 형상을 가지고, 높이가 30㎛인 금(Au)으로 이루어지는 볼록 형상 외부 접속 단자(13)가 50㎛ 간격으로 360개 형성된 반도체 소자를 이용하여 본 제조 방법을 검증했다.
이러한 구조를 가지는 반도체 소자(12)를 볼록 형상 외부 접속 단자(13)가 형성된 면을 아래로 하고, 흡착 툴(32)에 의해 흡착 유지하여 제 1 전사 스테이지(33-1) 상방으로 이동한다. 이 상태를 도 8의 (b)에 나타낸다.
제 1 전사 스테이지(33-1)에는, 제 1 도전성 접착제(20-1)가 제 1 전사 스테이지(33-1)에 코팅되어 있고, 화살표로 나타내는 방향으로 이동 가능한 스퀴지(블레이드)(35-1)에 의해 제 1 도전성 접착제(20-1)의 두께가 소정의 두께, 예를 들면 약 10㎛의 두께가 되도록, 두께 갭이 조정된다.
제 1 도전성 접착제(20-1)로서, 체적 저항률이 낮고 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)의 구성 재료로서 사용할 수 있는 금(Au)과의 접촉 저항이 낮은 은(Ag) 단체 또는 은 팔라듐(AgPd) 등의 은(Ag)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로 하여, 에폭시 조성물, 아크릴 조성물, 비닐 조성물, 말단에 수산기를 가지는 조성물 등의 열경화성 조성물, 용제에 가용한 수지 조성물 혹은 이들의 혼합물 등의 바인더 수지 중에 분산시킨 접착제를 사용할 수 있다. 바인더 수지로서의 에폭시 조성물에서는, 에폭시 주제 및 에폭시 경화제를 필수 성분으로 하여 계면 활성제 또는 용제 등이 첨가되어도 된다.
또한, 본 발명의 발명자는 평균 입경 100nm의 은(Ag) 입자를 에폭시 수지(예를 들면 ADEKA 제의 아데카 하드너-EH 시리즈)에 분산시켜 이루어지는 접착제를 제 1 도전성 접착제(20-1)로서 제 1 전사 스테이지(33-1)에 코팅하고, 스퀴지(블레이드)(35-1)에 의해 제 1 도전성 접착제(20-1)의 두께가 약 10㎛의 두께가 되도록 두께 갭을 조정하여 본 제조 방법을 검증했다.
이러한 상태에서, 반도체 소자(12)를 흡착 유지하는 흡착 툴(32)을 하강시켜, 반도체 소자(12)를 약 4.9N의 하중으로 제 1 전사 스테이지(33-1) 위에 가압하고, 반도체 소자(12)를 제 1 도전성 접착제(20-1) 내에 침지한다. 그 결과, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)에 제 1 도전성 접착제(20-1)가 전사된다.
반도체 소자(12)의 볼록 형상 외부 접속 단자(13)에 제 1 도전성 접착제(20-1)를 전사한 후, 해당 제 1 도전성 접착제(20-1)를, 반도체 소자(12)를 흡착 유지하는 흡착 툴(32)에 의해 소정의 온도, 예를 들면 70℃ 내지 240℃로 가열하고 제 1 도전성 접착제(20-1)를 가경화시킨다.
또한, 본 발명의 발명자는 본 제조 방법의 검증에 따라, 이 공정에서는 흡착 툴(32)에 의해 제 1 도전성 접착제(20-1)를 180℃로 90초간 가열했다.
이렇게 하여, 단시간에 제 1 도전성 접착제(20-1)를 가경화시킨 후, 생산성을 향상시키고, 도 8의 (c)에 나타낸 바와 같이, 가경화 상태의 제 1 도전성 접착제(20-1)가 설치된 볼록 형상 외부 접속 단자(13)를 구비한 반도체 소자(12)를 회수하고, 질소(N2) 분위기의 노(36) 내에 수용하고, 소정의 온도, 예를 들면 200℃로 60분 가열하여 제 1 도전성 접착제(20-1)를 경화시킨다.
또한, 본 발명의 발명자는 질소(N2) 분위기의 노(36)로서, 야마토 과학 제조의 이너트 오븐(inert oven)을 이용하여 200℃로 60분 가열하여 본 제조 방법을 검증했다. 예를 들면, 제 1 도전성 접착제(20-1)로서, ABLEBOND사의 도전성 접착제(84-1LMISR4)를 사용한 경우, 해당 경화 후의 저장 탄성률은 약 4Gpa가 된다.
또한, 도 8 에서는, 설명의 편의를 위해 상기의 반도체 소자(12)를 확대해서 나타내고 있다.
다음으로, 경화 상태의 제 1 도전성 접착제(20-1)가 설치된 볼록 형상 외부 접속 단자(13)를 구비한 반도체 소자(12)를, 볼록 형상 외부 접속 단자(13)가 형성된 면을 아래로 하고, 흡착 툴(32)에 의해 흡착 유지하여, 제 2 전사 스테이지(33-2) 상방으로 이동한다. 이 상태를 도 9의 (d)에 나타낸다. 또한, 도 9의 (d)에서는, 도면을 보기 쉽게 하기 위해서, 볼록 형상 외부 접속 단자(13)에 형성된 제 1 도전성 접착제(20-1)의 도시를 생략하고 있다.
제 2 전사 스테이지(33-2)에는, 제 2 도전성 접착제(20-2)가 코팅되어 있고, 화살표로 나타내는 방향으로 이동 가능한 스퀴지(블레이드)(35-2)에 의해 제 2 도전성 접착제(20-2)의 두께가 소정의 두께, 예를 들면, 약 15㎛의 두께가 되도록 두께 갭이 조정된다.
제 2 도전성 접착제(20-2)로서, 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로 하여 에폭시 조성물, 아크릴 조성물, 비닐 조성물, 말단에 수산기를 가지는 조성물 등의 열경화성 조성물, 용제에 가용한 수지 조성물 또는 이들의 혼합물 등의 바인더 수지 중에 분산시킨 접착제를 사용할 수 있다. 바인더 수지로서의 에폭시 조성물에서는, 에폭시 주제 및 에폭시 경화제를 필수 성분으로 하고, 계면 활성제 또는 용제 등이 첨가되어도 된다.
또한, 제 2 도전성 접착제(20-2)의 도전성 필러로서, 예를 들면 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)의 대신에, 아연(Zn), 코발트(Co), 철(Fe), 팔라듐(Pd) 혹은 백금(Pt) 또는 이들을 포함하는 합금을 바인더 수지 중에 중량비 30wt% 이상 분산시켜 이루어지는 접착제를 제 2 도전성 접착제(20-2)로서 사용해도 된다.
또한, 본 발명의 발명자는 제 2 도전성 접착제(20-2)로서, 평균 입경 0.1㎛ 이하의 주석(Sn) 입자를 상술한 바인더 수지 중에 중량비 30wt% 이상 분산시켜 이루어지는 접착제를 이용하여 본 제조 방법을 검증했다.
이러한 상태에서, 반도체 소자(12)를 흡착 유지하는 흡착 툴(32)을 하강시켜, 반도체 소자(12)를 약 4.9N의 하중으로 전사 스테이지(33-2) 위에 가압하고, 반도체 소자(12)를 제 2 도전성 접착제(20-2) 내에 침지한다. 그 결과, 제 1 도전성 접착제(20-1)로 피복된 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)에 제 2 도전성 접착제(20-2)가 전사된다.
이 때의 상태를 도 9의 (e)에 나타낸다. 이 시점에서는, 도 8의 (c)에 나타낸 공정을 거쳐 제 1 도전성 접착제(20-1)는 경화하고 있지만, 제 2 도전성 접착제(20-2)에 대해서는 경화하고 있지 않고, 페이스트 상으로 있다. 또한, 도 9의 (e)에서는 설명의 편의를 위해 상술한 반도체 소자(12)를 확대하여 나타내고 있다.
다음으로, 제 1 도전성 접착제(20-1)로 피복된 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)에 제 2 도전성 접착제(20-2)가 전사된 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)와 배선 기판(11)의 본딩 전극(14)을 접합하고, 반도체 소자(12)와 배선 기판(11)을 접속한다.
구체적으로는, 본딩 스테이지(31) 위에 탑재된 배선 기판(11)의 주면과 반도체 소자(12)의 주면이 평행해지도록 반도체 소자(12)를 흡착 유지하는 흡착 툴(32)을 강하시킨다. 해당 흡착 툴(32)의 가열을 유지한 채 하중을 부여하여 가압하고, 반도체 소자(12)를 배선 기판(11)에 탑재한다. 이 상태를 도 9의 (f)에 나타낸다.
또한, 도 9의 (f)에서는 설명의 편의를 위해 상기의 반도체 소자(12)를 확대하여 나타내고 있다.
이 때, 본딩 스테이지(31)를 소정의 온도로 가열함으로써 배선 기판(11)을 가열해 두어도 된다. 이에 따라, 후의 공정에서 배선 기판(11)에 도포하는 언더필 재(17)의 점도를 저하시켜 그 유동성을 향상시킬 수 있다.
또한, 본 발명의 발명자는 본 제조 방법의 검증에 따라, 반도체 소자(12)를 배선 기판(11)의 본딩 전극(14)위에 흡착 툴(32)의 가열 온도를 40℃로 하고, 4.9N의 하중을 건 상태에서 10초간 유지하고, 이어서, 24.5N의 하중을 가해 220℃로 60초 가열했다.
상술한 바와 같이, 제 2 도전성 접착제(20-2)는, 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로 하여 상술한 바인더 수지 중에 분산시켜 이루기 때문에, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)를 배선 기판(11)의 본딩 전극(14)에 접합할 때에 인가되는 상기 가열에 따라, 해당 제 2 도전성 접착제(20-2)가 분위기 중의 산소(O2)를 도입하여 그 외측 표면에 엷은 주석(Sn)의 산화막이 형성된다.
따라서, 은(Ag) 단체 또는 은(Ag)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로 하는 제 1 도전성 접착제(20-1)에 함유되는 은(Ag)이 이온으로서 용출해도, 제 2 도전성 접착제(20-2)의 외측 표면에 형성되는 주석(Sn)의 산화막에 의해 배선 기판(11)이나 후의 공정에서 배치되는 언더필재(17)로부터 공급되는 수산화물 이온(OH-)이 과잉하게 제 1 도전성 접착제(20-1)에 도입되는 것을 방지할 수 있다.
따라서, 본 예에서는 특허문헌 1에 기재된 형태 등, 은(Ag)이 반도체 소자의 볼록 형상 외부 접속 단자의 최외주 부분에 형성되어 있는 경우에 비해, 은 이 온(Ag+)과 수산화물 이온(OH-)이 회합하는 확률이 감소하고, 이온 마이그레이션의 요인이 되는 덴드라이트 생성을 억제할 수 있다.
또한, 제 1 도전성 접착제(20-1)로 피복된 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)에 제 2 도전성 접착제(20-2)가 전사된 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)와 배선 기판(11)의 본딩 전극(14)을 접합할 때는, 제 2 도전성 접착제(20-2)는 경화하지 않기 때문에, 해당 접합 시에 흡착 툴(32)로부터 하중이 인가됨에 따라 제 2 도전성 접착제(20-2)의 하측(볼록 형상 외부 접속 단자(13)의 선단측)의 개소는 외측에 배제되고, 인가되는 하중이 소정의 하중 이상이 되면, 도 10의 (g)에 나타낸 바와 같이, 제 2 접착제에 구속된 상태에서 제 1 도전성 접착제(20-1)의 하면, 즉 아래에 설명하는 공정에서 배선 기판(11)의 본딩 전극(14)과 접합되는 면이 노출한다. 여기에서, 도 10의 (g)는, 도 9의 (f)에 나타낸 도전성 접착제(20)를 본딩 전극(14)의 상면(즉 본딩 전극(14)이 도전성 접착제(20)와 접합해 있는 면) 측에서 보았을 때의 도면이다.
이와 같이, 주석(Sn) 단체 또는 주석(Sn)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로 하여 상술한 바인더 수지 중에 분산시켜 이루어지는 제 2 도전성 접착제(20-2)의 체적 저항률이 높아도, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)의 구성 재료로서 사용할 수 있는 금(Au)과의 접촉 저항이 낮은 은(Ag) 단체 또는 은(Ag)을 주성분으로 하는 혼합물(금속간 화합물)이나 합금을 도전성 필러로 하여 상술한 바인더 수지 중에 분산시킨 접착제인 제 1 도전성 접착제(20-1)가 배선 기판(11)의 본딩 전극(14)과 접합해 있는 면의 대략 중앙에서 노출하고 있기 때문에, 반도체 소자(12)와 배선 기판(11)을 접합하면, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)와 배선 기판(11)의 본딩 전극(14)과의 도통 접속을 확보할 수 있다.
그런 후에, 도 10의 (h)에 나타낸 바와 같이, 본딩 스테이지(31) 위에 탑재·고정된 배선 기판(11) 위에, 디스펜서(37)를 사용하여, 페이스트 상의 언더필재(17)를 배선 기판(11)과 반도체 소자(12)의 사이에 충전·도포하고 가열해서 경화시킨다. 언더필재(17)로서, 예를 들어 에폭시 수지, 폴리이미드 수지, 아크릴 수지, 실리콘 수지 또는 다른 열경화성의 절연성 수지 등의 접착제를 사용할 수 있고, 은(Ag), 땜납, 니켈(Ni) 등의 도전성 미립자가 첨가되어도 된다.
또한, 본 발명의 발명자는 본 제조 방법의 검증에 따라, 언더필재(17)로서 에머슨 & 커밍(Emerson & cumming)사 제조의 E-1216을 사용하여 배선 기판(11)과 반도체 소자(12)의 사이를 충전하고, 질소(N2) 분위기의 노 내에서 150℃로 1시간 가열하여, 해당 언더필재(17)을 경화시켰다.
이렇게 하여, 배선 기판(11)의 한쪽의 주면 위에 반도체 소자(12)가 플립칩(페이스다운) 방식을 가지고 언더필재(17)을 통해 탑재·고착되고, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)의 적어도 돌출 부분과 이것에 대응하는 배선 기판(11) 상의 본딩 전극(14)이 상술한 2층 구조를 가지는 도전성 접착제(20)에 의해 공통으로 피복되어 기계적·전기적으로 접속된 구조가 형성되면 흡착 툴(32)에 의한 반도체 소자(12)의 흡착을 해제하고 흡착 툴(32)을 상승시킨다.
그 후, 제 1 제조 방법과 마찬가지로, 복수 개의 반도체 소자(12)가 탑재·고착된 배선 기판(11)의 다른 쪽의 주면(이면)에 대하여, 땜납 볼 전극 등의 외부 접속 전극(15)(도 1 참조)을 복수 그리드 형상으로 배치하고, 다이싱 블레이드 등을 이용하여 배선 기판(11)을, 반도체 소자(12)의 탑재 개소를 단위로 하여 절단하고 개편화함으로써, 도 1에 나타내는, 배선 기판(11) 위에 반도체 소자(12)가 플립칩 방식을 가지고 탑재된 반도체 장치(10)가 형성된다. 한편, 상기 반도체 소자(12)에 대하여 기밀 밀봉 처리가 필요할 경우에는 예를 들면, 상기 개편화 처리 전에 배선 기판(11)의 반도체 소자(12) 탑재면에 대하여 수지 밀봉 처리를 행한다.
이렇게, 본 제조 방법에 의해 형성된 반도체 장치(10)에는, 제 1 도전성 접착제(20-1)의 외측에 제 1 도전성 접착제(20-1)의 외주면을 피복하도록 제 2 도전성 접착제(20-2)가 형성된 2층 구조를 가지는 접착제(20)가 배치되고, 해당 도전성 접착제(20)가 배선 기판(11)의 본딩 전극(14)과 접합해 있는 면에서는, 제 1 도전성 접착제(20-1)가 노출하고 있다. 따라서, 반도체 소자(12)의 볼록 형상 외부 접속 단자(13)와 배선 기판(11)의 본딩 전극(14)과의 도통을 확실하게 꾀할 수 있다.
또한, 제 2 도전성 접착제(20-2)의 외측 표면에 형성되는 주석(Sn)의 산화막에 의해, 배선 기판(11)이나 언더필재(17)로부터 공급되는 수산화물 이온(OH-)이 과잉하게 제 1 도전성 접착제(20-1)에 도입되는 것을 방지함으로써, 은(Ag)의 이온 마이그레이션을 억제할 수 있다.
따라서, 반도체 소자의 볼록 형상 외부 접속 단자의 좁은 피치 접속이 불가피한 반도체 장치라도 높은 신뢰성을 확보할 수 있고, 해당 반도체 장치가 탑재되 는 전자 기기의 고기능화에 기여할 수 있다.
본 발명의 발명자에 의한 검증에 의하면, 본 제조 방법을 이용하여 제조된 반도체 장치에서, 1000시간 경과 후의 절연 저항은 1×1010Ω 이상이고, 은(Ag)의 이온 마이그레이션이 억제되어, 반도체 장치의 높은 신뢰성이 확보되어 있는 것을 확인할 수 있었다.
또한, 상술한 설명에서, 가열 온도 등의 가열 조건은 제 1 도전성 접착제(20-1) 및 제 2 도전성 접착제(20-2)를 구성하는 재료에 의해 적당하게 정해지고, 상기의 가열 조건에 구속되는 것이 아니다.
이상, 본 발명의 실시예에 대해서 상술했지만, 본 발명은 특정한 실시예에 한정되는 것이 아니라 특허 청구 범위에 기재된 본 발명의 요지 범위 내에서, 여러가지 변형 및 변경이 가능하다.
이상의 설명에 관해 다시 이하의 항을 개시한다.
(부기1)
반도체 소자의 외부 접속 단자와 배선 기판의 전극이 도전성 접착제를 통해 접합된 반도체 장치로서,
상기 도전성 접착제는 제 1 도전성 접착제와 상기 제 1 도전성 접착제를 피복하는 제 2 도전성 접착제를 포함하고,
상기 제 1 도전성 접착제는 은(Ag)을 포함하는 도전성 필러를 함유하고,
상기 제 2 도전성 접착제는 주석(Sn), 아연(Zn), 코발트(Co), 철(Fe), 팔라 듐(Pd) 및 백금(Pt)으로 구성되는 군으로부터 선택되는 금속을 포함하는 도전성 필러를 함유하는 것을 특징으로 하는 반도체 장치.
(부기2)
부기 1 기재의 반도체 장치로서,
상기 제 2 도전성 접착제는 수지를 더 함유하는 것을 특징으로 하는 반도체 장치.
(부기3),
부기 1 또는 부기 2 기재의 반도체 장치로서,
상기 도전성 접착제가 상기 배선 기판의 상기 전극과 접합해 있는 면에 상기 제 1 도전성 접착제가 노출해 있는 개소가 형성되어 있는 것을 특징으로 하는 반도체 장치.
(부기4)
부기 1 내지 부기 3 중 어느 한 항 기재의 반도체 장치로서,
상기 제 1 도전성 접착제의 상기 도전성 필러는 상기 은(Ag) 단체 또는 상기 은(Ag)을 함유하는 혼합물 혹은 합금인 것을 특징으로 하는 반도체 장치.
(부기5),
부기 1 내지 부기 4 중 어느 한 항 기재의 반도체 장치로서,
상기 제 2 도전성 접착제의 상기 도전성 필러는 상기 주석(Sn) 단체 또는 상기 주석(Sn)을 함유하는 혼합물 혹은 합금인 것을 특징으로 하는 반도체 장치.
(부기6)
반도체 소자의 외부 접속 단자와 배선 기판의 전극이 도전성 접착제를 통해 접합되는 반도체 장치의 제조 방법으로서,
상기 반도체 소자의 상기 외부 접속 단자에 은(Ag)을 포함하는 도전성 필러를 포함하는 제 1 도전성 접착제를 형성하는 공정과,
상기 제 1 도전성 접착제의 표면에 주석(Sn), 아연(Zn), 코발트(Co), 철( Fe), 팔라듐(Pd) 및 백금(Pt)으로 구성되는 군으로부터 선택되는 금속을 포함하는 도전성 필러을 포함하는 제 2 도전성 접착제를 형성하는 공정과,
상기 반도체 소자의 상기 외부 접속 단자와 상기 배선 기판에 형성된 상기 전극을 접합하는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기7)
부기 6 기재의 반도체 장치의 제조 방법으로서,
상기 제 1 도전성 접착제를 형성하는 공정 후에, 상기 제 1 도전성 접착제를 경화시키는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기8)
부기 6 또는 부기 7 기재의 반도체 장치의 제조 방법으로서,
상기 제 2 도전성 접착제를 형성하는 공정 후에, 상기 제 2 도전성 접착제를 경화시키는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기9)
부기 8 기재의 반도체 장치의 제조 방법으로서,
상기 제 2 도전성 접착제를 경화시키는 공정은, 레벨링 처리에 의해 가압하 면서 가열을 행하고, 상기 가압에 의해 상기 도전성 접착제가 상기 배선 기판의 상기 전극과 접합하는 면에 상기 제 1 도전성 접착제가 노출해 있는 개소를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기10)
부기 6 내지 부기 9 중 어느 한 항 기재의 반도체 장치의 제조 방법으로서,
상기 접합하는 공정 전에, 상기 배선 기판 위에 언더필재를 형성하는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기11)
부기 6 내지 부기 9 중 어느 한 항 기재의 반도체 장치의 제조 방법으로서,
상기 접합하는 공정 후에, 상기 반도체 소자와 상기 배선 기판의 간극에 언더필재를 충전하는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기12)
부기 6 내지 부기 10 중 어느 한 항 기재의 반도체 장치의 제조 방법으로서,
상기 접합하는 공정은 가열 공정을 포함하고, 상기 가열 공정에 의해 상기 제 2 도전성 접착제의 외측 표면에 상기 제 2 도전성 접착제에 함유되는 금속의 산화막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기13)
부기 6 내지 부기 12 중 어느 한 항 기재의 반도체 장치의 제조 방법으로서,
상기 제 1 도전성 접착제의 상기 도전성 필러는 상기 은(Ag) 단체 또는 상기 은(Ag)을 함유하는 혼합물 혹은 합금인 것을 특징으로 하는 반도체 장치의 제조 방 법.
(부기14)
부기 6 내지 부기 13 중 어느 한 항 기재의 반도체 장치의 제조 방법으로서,
상기 제 2 도전성 접착제의 상기 도전성 필러는 상기 주석(Sn) 단체 또는 상기 주석(Sn)을 함유하는 혼합물 혹은 합금인 것을 특징으로 하는 반도체 장치의 제조 방법.
도 1은 본 발명의 실시예에 따른 반도체 장치의 단면도.
도 2는 도 1에서 점선 A로 둘러싼 부분의 확대도.
도 3은 도 2에 나타낸 도전성 접착제를 본딩 전극의 상면측에서 보았을 때의 도면.
도 4는 본 발명의 실시예에 따른 반도체 장치의 제 1 제조 방법을 설명하기 위한 도면 (그 1).
도 5는 본 발명의 실시예에 따른 반도체 장치의 제 1 제조 방법을 설명하기 위한 도면 (그 2).
도 6은 본 발명의 실시예에 따른 반도체 장치의 제 1 제조 방법을 설명하기 위한 도면 (그 3).
도 7은 본 발명의 실시예에 따른 반도체 장치의 제 1 제조 방법을 설명하기 위한 도면 (그 4).
도 8은 본 발명의 실시예에 따른 반도체 장치의 제 2 제조 방법을 설명하기 위한 도면 (그 1).
도 9는 본 발명의 실시예에 따른 반도체 장치의 제 2 제조 방법을 설명하기 위한 도면 (그 2).
도 10은 본 발명의 실시예에 따른 반도체 장치의 제 2 제조 방법을 설명하기 위한 도면 (그 3).
도면의 주요 부분에 대한 부호의 설명
10 반도체 장치 11 배선 기판
12 반도체 소자 13 볼록 형상 외부 접속 단자
14 본딩 전극 17 언더필재
20-1 제 1 도전성 접착제 20-2 제 2 도전성 접착제
30 플립칩 본더 31 본딩 스테이지
32 흡착 툴 33-1, 33-2 전사 스테이지
34 레벨링 스테이지

Claims (10)

  1. 반도체 소자의 외부 접속 단자와 배선 기판의 전극이 도전성 접착제를 통해 접합된 반도체 장치로서,
    상기 도전성 접착제는 제 1 도전성 접착제와 상기 제 1 도전성 접착제를 피복하는 제 2 도전성 접착제를 포함하고,
    상기 제 1 도전성 접착제는 은(Ag)을 포함하는 도전성 필러를 함유하고,
    상기 제 2 도전성 접착제는 주석(Sn), 아연(Zn), 코발트(Co), 철(Fe), 팔라듐(Pd) 및 백금(Pt)으로 구성되는 군으로부터 선택되는 금속을 포함하는 도전성 필러를 함유하고,
    상기 제 1 및 제 2 도전성 접착제는 바인더 수지 중에 상기 도전성 필러가 분산되고 유기 용매가 함유된 접착제이고,
    상기 제 2 도전성 접착제는 은(Ag)을 함유하지 않는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 도전성 접착제가 상기 배선 기판의 상기 전극과 접합해 있는 면에 상기 제 1 도전성 접착제가 노출해 있는 개소가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 도전성 접착제의 상기 도전성 필러는 상기 주석(Sn) 단체(單體) 또는 상기 주석(Sn)을 함유하는 혼합물 혹은 합금인 것을 특징으로 하는 반도체 장치.
  4. 반도체 소자의 외부 접속 단자와 배선 기판의 전극이 도전성 접착제를 통해 접합되는 반도체 장치의 제조 방법으로서,
    상기 반도체 소자의 상기 외부 접속 단자에 은(Ag)을 포함하는 도전성 필러를 포함하는 제 1 도전성 접착제를 형성하는 공정과,
    상기 제 1 도전성 접착제의 표면에 주석(Sn), 아연(Zn), 코발트(Co), 철( Fe), 팔라듐(Pd) 및 백금(Pt)으로 구성되는 군으로부터 선택되는 금속을 포함하는 도전성 필러를 포함하는 제 2 도전성 접착제를 형성하는 공정과,
    상기 반도체 소자의 상기 외부 접속 단자와 상기 배선 기판에 형성된 상기 전극을 접합하는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 도전성 접착제를 형성하는 공정 후에 상기 제 1 도전성 접착제를 경화시키는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 제 2 도전성 접착제를 형성하는 공정 후에 상기 제 2 도전성 접착제를 경화시키는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 2 도전성 접착제를 경화시키는 공정은 레벨링 처리에 의해 가압하면서 가열을 행하고, 상기 가압에 의해 상기 도전성 접착제가 상기 배선 기판의 상기 전극과 접합하는 면에 상기 제 1 도전성 접착제가 노출해 있는 개소를 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 4 항 또는 제 5 항에 있어서,
    상기 접합하는 공정 전에 상기 배선 기판 위에 언더필(underfill)재를 형성하는 공정을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 4 항 또는 제 5 항에 있어서,
    상기 접합하는 공정은 가열 공정을 포함하고, 상기 가열 공정에 의해 상기 제 2 도전성 접착제의 외측 표면에 상기 제 2 도전성 접착제에 함유되는 금속의 산화막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 4 항 또는 제 5 항에 있어서,
    상기 제 2 도전성 접착제의 상기 도전성 필러는 상기 주석(Sn) 단체 또는 상기 주석(Sn)을 함유하는 혼합물 혹은 합금인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020080018757A 2007-03-02 2008-02-29 반도체 장치 및 그 제조 방법 KR100958857B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007052788A JP2008218643A (ja) 2007-03-02 2007-03-02 半導体装置及びその製造方法
JPJP-P-2007-00052788 2007-03-02

Publications (2)

Publication Number Publication Date
KR20080080932A KR20080080932A (ko) 2008-09-05
KR100958857B1 true KR100958857B1 (ko) 2010-05-20

Family

ID=39732493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080018757A KR100958857B1 (ko) 2007-03-02 2008-02-29 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7709293B2 (ko)
JP (1) JP2008218643A (ko)
KR (1) KR100958857B1 (ko)
CN (1) CN101256996B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
JP5154516B2 (ja) * 2009-05-22 2013-02-27 シャープ株式会社 太陽電池モジュール及び太陽電池モジュールの製造方法
US8222739B2 (en) * 2009-12-19 2012-07-17 International Business Machines Corporation System to improve coreless package connections
JP2011187681A (ja) * 2010-03-09 2011-09-22 Toshiba Corp 半導体装置の製造方法および半導体装置
JP5827461B2 (ja) * 2010-09-21 2015-12-02 株式会社東芝 導電性接合材とそれを用いた接合体、及びその接合体の製造方法
JP2012256679A (ja) * 2011-06-08 2012-12-27 Elpida Memory Inc 半導体装置及びその製造方法
US9269681B2 (en) * 2012-11-16 2016-02-23 Qualcomm Incorporated Surface finish on trace for a thermal compression flip chip (TCFC)
DE102012222416A1 (de) 2012-12-06 2014-06-12 Robert Bosch Gmbh Verfahren zum Verbinden von wenigstens zwei Komponenten unter Verwendung eines Sinterprozesses
US20140159758A1 (en) * 2012-12-12 2014-06-12 Qualcomm Incorporated Assembly for optical backside failure analysis of package-on-package (pop) during electrical testing
EP2884242B1 (en) * 2013-12-12 2021-12-08 ams International AG Sensor Package And Manufacturing Method
DE102014113697A1 (de) * 2014-09-23 2016-04-07 Infineon Technologies Austria Ag Verfahren mit Inkjet-Prozessen und deren Anwendung
US20160190045A1 (en) * 2014-12-24 2016-06-30 Rohm Co., Ltd. Semiconductor device and method of making the same
US10703939B2 (en) * 2016-08-10 2020-07-07 Panasonic Intellectual Property Management Co., Ltd. Acrylic composition for sealing, sheet material, multilayer sheet, cured product, semiconductor device and method for manufacturing semiconductor device
EP4099807A1 (en) * 2021-06-01 2022-12-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier interconnection and manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020045360A (ko) * 2000-12-08 2002-06-19 이중구 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
JP2002203868A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 電極の形成方法
JP2002231860A (ja) 2001-01-31 2002-08-16 Kyocera Corp 電子部品装置
JP2002353265A (ja) * 2001-05-29 2002-12-06 Matsushita Electric Ind Co Ltd 実装構造体及びその実装方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918121A (ja) * 1995-06-27 1997-01-17 S I I R D Center:Kk 電子部品実装体及びその製造方法
JP2951882B2 (ja) * 1996-03-06 1999-09-20 松下電器産業株式会社 半導体装置の製造方法及びこれを用いて製造した半導体装置
JP3409957B2 (ja) * 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
WO1999018766A1 (en) * 1997-10-02 1999-04-15 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor element to circuit board, and semiconductor device
US6251211B1 (en) * 1998-07-22 2001-06-26 Micron Technology, Inc. Circuitry interconnection method
JP2001189337A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 電極バンプおよびそれを用いた半導体素子並びに半導体装置
JP3625268B2 (ja) * 2000-02-23 2005-03-02 富士通株式会社 半導体装置の実装方法
GB2365816B (en) * 2000-08-09 2002-11-13 Murata Manufacturing Co Method of bonding conductive adhesive and electrode,and bonded structure
JP4342176B2 (ja) * 2000-10-02 2009-10-14 旭化成イーマテリアルズ株式会社 機能性合金粒子
US6808958B2 (en) * 2001-03-07 2004-10-26 Tessera, Inc. Methods of bonding microelectronic elements
JP2003031916A (ja) * 2001-07-19 2003-01-31 Alps Electric Co Ltd 印刷配線基板
JP3787295B2 (ja) * 2001-10-23 2006-06-21 ローム株式会社 半導体装置
US6791839B2 (en) * 2002-06-25 2004-09-14 Dow Corning Corporation Thermal interface materials and methods for their preparation and use
JP2004087975A (ja) * 2002-08-28 2004-03-18 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
AU2002330479A1 (en) * 2002-09-04 2004-03-29 Namics Corporation Conductive adhesive and circuit comprising it
JP2004103716A (ja) * 2002-09-06 2004-04-02 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3970283B2 (ja) * 2003-05-20 2007-09-05 富士通株式会社 Ｌｓｉパッケージ及びｌｓｉ素子の試験方法及び半導体装置の製造方法
JP5157038B2 (ja) * 2004-11-01 2013-03-06 株式会社デンソー 導電性接着剤およびそれを用いた電子装置
KR100995779B1 (ko) * 2005-04-01 2010-11-22 아사히 가세이 일렉트로닉스 가부시끼가이샤 도전성 필러 및 땜납 재료
US8033016B2 (en) * 2005-04-15 2011-10-11 Panasonic Corporation Method for manufacturing an electrode and electrode component mounted body
JP2006324543A (ja) * 2005-05-20 2006-11-30 Nec Electronics Corp 固体撮像装置
JP5034206B2 (ja) * 2005-10-03 2012-09-26 株式会社デンソー 導電性接着剤
WO2007052661A1 (ja) * 2005-11-02 2007-05-10 Matsushita Electric Industrial Co., Ltd. 導電性接着剤
US8120188B2 (en) * 2006-11-28 2012-02-21 Panasonic Corporation Electronic component mounting structure and method for manufacturing the same
JP2008218463A (ja) 2007-02-28 2008-09-18 Toray Eng Co Ltd 実装方法及び実装装置
JP2008218643A (ja) * 2007-03-02 2008-09-18 Fujitsu Ltd 半導体装置及びその製造方法
WO2008117513A1 (ja) * 2007-03-23 2008-10-02 Panasonic Corporation 導電性バンプとその製造方法および電子部品実装構造体
JP5373464B2 (ja) * 2008-04-23 2013-12-18 パナソニック株式会社 導電性ペーストおよびこれを用いた実装構造体
US20090301771A1 (en) * 2008-06-04 2009-12-10 Shozo Ochi Conductive bump, method for forming the same, and electronic component mounting structure using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020045360A (ko) * 2000-12-08 2002-06-19 이중구 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
JP2002203868A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 電極の形成方法
JP2002231860A (ja) 2001-01-31 2002-08-16 Kyocera Corp 電子部品装置
JP2002353265A (ja) * 2001-05-29 2002-12-06 Matsushita Electric Ind Co Ltd 実装構造体及びその実装方法

Also Published As

Publication number Publication date
US20080211095A1 (en) 2008-09-04
KR20080080932A (ko) 2008-09-05
US7956468B2 (en) 2011-06-07
US20100148368A1 (en) 2010-06-17
US7709293B2 (en) 2010-05-04
CN101256996A (zh) 2008-09-03
CN101256996B (zh) 2010-09-15
JP2008218643A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
KR100958857B1 (ko) 반도체 장치 및 그 제조 방법
US8952271B2 (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
JP4605155B2 (ja) 半導体装置及びその製造方法
US8581403B2 (en) Electronic component mounting structure, electronic component mounting method, and electronic component mounting board
JP4135565B2 (ja) 電子回路装置およびその製造方法
US6844052B2 (en) Method for underfilling semiconductor components
US7026188B2 (en) Electronic device and method for manufacturing the same
US8039307B2 (en) Mounted body and method for manufacturing the same
JPWO2007122925A1 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
JP2006261641A (ja) 半導体パッケージ・アセンブリ
JP2008218926A (ja) 半導体装置及びその製造方法
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
US6605491B1 (en) Method for bonding IC chips to substrates with non-conductive adhesive
KR20140115111A (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
JP5560713B2 (ja) 電子部品の実装方法等
JP5151584B2 (ja) 半導体装置及び半導体装置の製造方法
JP6154110B2 (ja) 実装基板
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
EP4090141A1 (en) Composite wiring substrate, semiconductor device, and method of manufacturing composite wiring substrate
JP4863861B2 (ja) 半導体装置
JP5083000B2 (ja) 電子部品装置及び電子部品装置の製造方法
TWI498982B (zh) 在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法
Lu et al. Electrically conductive adhesives–a lead-free alternative
KR20030082063A (ko) 비전도성 접착제를 이용한 플립칩 본딩 방법
KR20120059796A (ko) 스프링을 이용한 적층 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee