JP2002203868A - 電極の形成方法 - Google Patents
電極の形成方法Info
- Publication number
- JP2002203868A JP2002203868A JP2000399292A JP2000399292A JP2002203868A JP 2002203868 A JP2002203868 A JP 2002203868A JP 2000399292 A JP2000399292 A JP 2000399292A JP 2000399292 A JP2000399292 A JP 2000399292A JP 2002203868 A JP2002203868 A JP 2002203868A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- plating
- electrode layer
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/11502—Pre-existing or pre-deposited material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 Ｓｎ−Ａｇ三元系ハンダからなる電極を容易
に形成する。 【解決手段】 レジスト膜１０７の開口１０８の底部に
露出するＮｉ／Ｐｄ積層膜１０６上に選択的に、それぞ
れ電解めっき法を用いて形成されたＡｇめっき膜１０９
及びＳｎめっき膜１１１からなる積層膜を形成する工程
と、レジスト膜１０７及びＮｉ／Ｐｄ積層膜１０６を除
去し、露出するＮｉ／Ｐｄ積層膜１０６の表面に選択的
に自然酸化膜２０１を形成する工程と、自然酸化膜２０
１が形成された状態で、電解めっき法を用いて、前記積
層膜１０９，１１１の表面にＣｕめっき膜１１０を形成
する工程と、前記積層膜１０９，１１１とＣｕめっき膜
１１０とを合金化させハンダバンプ１１２を形成する工
程と、ハンダバンプ１１２をマスクにして、Ｔｉ膜１０
５を除去する工程とを含む。
に形成する。 【解決手段】 レジスト膜１０７の開口１０８の底部に
露出するＮｉ／Ｐｄ積層膜１０６上に選択的に、それぞ
れ電解めっき法を用いて形成されたＡｇめっき膜１０９
及びＳｎめっき膜１１１からなる積層膜を形成する工程
と、レジスト膜１０７及びＮｉ／Ｐｄ積層膜１０６を除
去し、露出するＮｉ／Ｐｄ積層膜１０６の表面に選択的
に自然酸化膜２０１を形成する工程と、自然酸化膜２０
１が形成された状態で、電解めっき法を用いて、前記積
層膜１０９，１１１の表面にＣｕめっき膜１１０を形成
する工程と、前記積層膜１０９，１１１とＣｕめっき膜
１１０とを合金化させハンダバンプ１１２を形成する工
程と、ハンダバンプ１１２をマスクにして、Ｔｉ膜１０
５を除去する工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、めっき法を用いて
Ｓｎ−Ａｇ三元系ハンダからなる電極の形成方法に関す
る。
Ｓｎ−Ａｇ三元系ハンダからなる電極の形成方法に関す
る。
【０００２】
【従来の技術】現行のＰｂを含むハンダが用いられたプ
リント配線基板有する電子機器が廃棄時に戸外に放置さ
れて雨が当たると、ハンダからＰｂが次第に溶け出す。
Ｐｂは、環境や人体に悪影響を及ぼす恐れがある。その
ため、Ｐｂを含まないハンダ、いわゆるＰｂフリーハン
ダへの置き換えが図られている。
リント配線基板有する電子機器が廃棄時に戸外に放置さ
れて雨が当たると、ハンダからＰｂが次第に溶け出す。
Ｐｂは、環境や人体に悪影響を及ぼす恐れがある。その
ため、Ｐｂを含まないハンダ、いわゆるＰｂフリーハン
ダへの置き換えが図られている。
【０００３】現在、Ｐｂフリーハンダとしては、Ｓｎ−
Ａｇ三元系のハンダがある。Ｓｎ−Ａｇ三元系ハンダ
は、Ｓｎ，Ａｇに微量のＣｕ又はＢｉを添加（０．５〜
４重量％）した合金である。
Ａｇ三元系のハンダがある。Ｓｎ−Ａｇ三元系ハンダ
は、Ｓｎ，Ａｇに微量のＣｕ又はＢｉを添加（０．５〜
４重量％）した合金である。
【０００４】ＩＣ又は実装基板に形成されるハンダバン
プにも同様に鉛を用いないハンダを用いることが提唱さ
れている。ハンダバンプの形成には、めっき法、蒸着法
等が用いられる。
プにも同様に鉛を用いないハンダを用いることが提唱さ
れている。ハンダバンプの形成には、めっき法、蒸着法
等が用いられる。
【０００５】蒸着法では、全面に電極材を堆積した後、
必要な部分以外の電極材を除去する。バンプに必要な部
分は微小であるので、蒸着法では電極材の無駄が多くな
る。Ｓｎ−Ａｇ−Ｃｕ三元系ハンダ用のバンプは高価な
Ａｇを含んでおり、材料の無駄が多い蒸着法は向かな
い。
必要な部分以外の電極材を除去する。バンプに必要な部
分は微小であるので、蒸着法では電極材の無駄が多くな
る。Ｓｎ−Ａｇ−Ｃｕ三元系ハンダ用のバンプは高価な
Ａｇを含んでおり、材料の無駄が多い蒸着法は向かな
い。
【０００６】そこで、Ｓｎ−Ａｇ三元系のハンダバンプ
は、めっき法を用いて形成されることが考えられてい
る。ところが、めっき法を用いて面内の組成が均一な三
元系のめっき膜を形成するの技術は無いという問題があ
った。その結果、面内のハンダの組成のばらつきによ
り、ハンダバンプの融点が面内で異なり、実装時の歩留
まり低下が懸念されるという問題があった。
は、めっき法を用いて形成されることが考えられてい
る。ところが、めっき法を用いて面内の組成が均一な三
元系のめっき膜を形成するの技術は無いという問題があ
った。その結果、面内のハンダの組成のばらつきによ
り、ハンダバンプの融点が面内で異なり、実装時の歩留
まり低下が懸念されるという問題があった。
【０００７】
【発明が解決しようとする課題】上述したように、めっ
き法を用いて面内の組成が均一な三元系のめっき膜を形
成するの技術が無い。よって、面内のハンダの組成のバ
ラツキにより、実装時の歩留まり低下が懸念されるとい
う問題があった。
き法を用いて面内の組成が均一な三元系のめっき膜を形
成するの技術が無い。よって、面内のハンダの組成のバ
ラツキにより、実装時の歩留まり低下が懸念されるとい
う問題があった。
【０００８】本発明の目的は、めっき法を用いたＳｎ−
Ａｇ三元系ハンダからなる電極の形成方法において、面
内のハンダの組成を均一にし、歩留まりの向上が図り得
る電極形成方法を提供することにある。
Ａｇ三元系ハンダからなる電極の形成方法において、面
内のハンダの組成を均一にし、歩留まりの向上が図り得
る電極形成方法を提供することにある。
【０００９】
【課題を解決するための手段】［構成］本発明は、上記
目的を達成するために以下のように構成されている。
目的を達成するために以下のように構成されている。
【００１０】（１）本発明（請求項１）に係わる電極の
形成方法は、被処理基板上に第１の電極層を形成する工
程と、第１の電極層上に、貴金属を含む第２の電極層を
形成する工程と、前記第２の電極層上に開口を有するマ
スク層を形成する工程と、前記マスク層の開口の底部に
露出する第２の電極層上に選択的に、それぞれ電解めっ
き法を用いてＡｇ膜及びＳｎ膜からなる積層膜を形成す
る工程と、前記マスク層及び第２の電極層を除去し、露
出する第１の電極層の表面を酸化して絶縁膜を形成する
工程と、前記絶縁膜が形成された状態で、電解めっき法
を用いて、前記積層膜の表面に選択的にめっき膜を形成
する工程と、前記積層膜とめっき膜との合金を形成する
工程と、前記合金をマスクにして、第１の電極層を除去
する工程とを含むことを特徴とする。第２の電極層は、
Ｎｉ膜と貴金属膜とが順次積層された積層膜であること
が好ましい。
形成方法は、被処理基板上に第１の電極層を形成する工
程と、第１の電極層上に、貴金属を含む第２の電極層を
形成する工程と、前記第２の電極層上に開口を有するマ
スク層を形成する工程と、前記マスク層の開口の底部に
露出する第２の電極層上に選択的に、それぞれ電解めっ
き法を用いてＡｇ膜及びＳｎ膜からなる積層膜を形成す
る工程と、前記マスク層及び第２の電極層を除去し、露
出する第１の電極層の表面を酸化して絶縁膜を形成する
工程と、前記絶縁膜が形成された状態で、電解めっき法
を用いて、前記積層膜の表面に選択的にめっき膜を形成
する工程と、前記積層膜とめっき膜との合金を形成する
工程と、前記合金をマスクにして、第１の電極層を除去
する工程とを含むことを特徴とする。第２の電極層は、
Ｎｉ膜と貴金属膜とが順次積層された積層膜であること
が好ましい。
【００１１】第１の電極層は、Ｔｉ又はＴａを主成分と
することが好ましい。 （２）本発明（請求項４）に係わる電極形成方法は、被
処理基板上に貴金属を含む電極層を形成する工程と、前
記電極層上に開口を有するマスク層を形成する工程と、
前記マスク層の開口の底部に露出する前記電極層上に選
択的に、それぞれ電解めっき法を用いてＡｇ膜及びＳｎ
膜からなる積層膜を形成する工程と、前記マスク層を除
去した後に、前記積層膜をマスクにして前記電極層を除
去する工程と、前記電極層が除去された後に、無電解め
っき法を用いて前記積層膜の表面にめっき膜を形成する
工程と、前記積層膜とめっき膜との合金を形成する工程
とを含むことを特徴とする。前記バリアメタル層は、Ｔ
ｉ膜又はＴａ膜と、Ｎｉ膜と、Ｐｄ膜とが順次積層され
た積層膜であることが好ましい。上記二つの発明におい
ては、前記めっき膜がＣｕ膜或いはＢｉ膜であることが
好ましい。
することが好ましい。 （２）本発明（請求項４）に係わる電極形成方法は、被
処理基板上に貴金属を含む電極層を形成する工程と、前
記電極層上に開口を有するマスク層を形成する工程と、
前記マスク層の開口の底部に露出する前記電極層上に選
択的に、それぞれ電解めっき法を用いてＡｇ膜及びＳｎ
膜からなる積層膜を形成する工程と、前記マスク層を除
去した後に、前記積層膜をマスクにして前記電極層を除
去する工程と、前記電極層が除去された後に、無電解め
っき法を用いて前記積層膜の表面にめっき膜を形成する
工程と、前記積層膜とめっき膜との合金を形成する工程
とを含むことを特徴とする。前記バリアメタル層は、Ｔ
ｉ膜又はＴａ膜と、Ｎｉ膜と、Ｐｄ膜とが順次積層され
た積層膜であることが好ましい。上記二つの発明におい
ては、前記めっき膜がＣｕ膜或いはＢｉ膜であることが
好ましい。
【００１２】［作用］本発明は、上記構成によって以下
の作用・効果を有する。
の作用・効果を有する。
【００１３】以上説明したように本発明によれば、電極
を構成する元素の組成比に応じて、各めっき膜を順次形
成することによって、組成制御が容易になる。さらに、
貴金属が含まれる層を除去した後に、Ｃｕ又はＢｉを含
むめっき膜を形成することによって、精密な組成制御を
行うことができる。
を構成する元素の組成比に応じて、各めっき膜を順次形
成することによって、組成制御が容易になる。さらに、
貴金属が含まれる層を除去した後に、Ｃｕ又はＢｉを含
むめっき膜を形成することによって、精密な組成制御を
行うことができる。
【００１４】Ｔｉ膜或いはＴａ膜を第１の電極層として
用いることによって、第２の電極層を除去した後に、第
１の電極層を大気にさらすことによって、第１の電極層
の表面に自然酸化膜が形成されるので、特別な処理を用
いずに、露出する第１の電極層の表面に選択的に絶縁膜
を形成することができる。
用いることによって、第２の電極層を除去した後に、第
１の電極層を大気にさらすことによって、第１の電極層
の表面に自然酸化膜が形成されるので、特別な処理を用
いずに、露出する第１の電極層の表面に選択的に絶縁膜
を形成することができる。
【００１５】
【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。なお、本発明は、ＩＣのダイ、又
は実装基板に形成されるハンダバンプに適用することが
できる。
を参照して説明する。なお、本発明は、ＩＣのダイ、又
は実装基板に形成されるハンダバンプに適用することが
できる。
【００１６】［第１実施形態］図１は、本発明の第１の
実施形態に係わるハンダバンプの製造工程を示す工程断
面図である。先ず、図１（ａ）に示すように、絶縁層１
０１のコンタクトホール内に形成されたプラグ１０２に
接続するパッド電極１０３を絶縁層１０１上に形成す
る。次に全面にポリイミド等のパッシベーション層１０
４を形成した後、パッシベーション層１０４に底部にパ
ッド電極１０３が露出する開口を形成する。次に、電解
めっき時の通電層及びバリアメタルとして、スパッタ法
を用いてＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を
同一チャンバ内で連続して蒸着する。
実施形態に係わるハンダバンプの製造工程を示す工程断
面図である。先ず、図１（ａ）に示すように、絶縁層１
０１のコンタクトホール内に形成されたプラグ１０２に
接続するパッド電極１０３を絶縁層１０１上に形成す
る。次に全面にポリイミド等のパッシベーション層１０
４を形成した後、パッシベーション層１０４に底部にパ
ッド電極１０３が露出する開口を形成する。次に、電解
めっき時の通電層及びバリアメタルとして、スパッタ法
を用いてＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を
同一チャンバ内で連続して蒸着する。
【００１７】次いで、図１（ｂ）に示すように、全面に
５０μｍ以上のレジスト膜１０７を塗布した後、リソグ
ラフィ手法により、バンプを形成する箇所のみレジスト
膜１０７に開口１０８を形成する。通常、レジスト膜１
０７に形成される開口の位置は、パッド電極上である。
５０μｍ以上のレジスト膜１０７を塗布した後、リソグ
ラフィ手法により、バンプを形成する箇所のみレジスト
膜１０７に開口１０８を形成する。通常、レジスト膜１
０７に形成される開口の位置は、パッド電極上である。
【００１８】次いで、図１（ｃ）に示すように、Ｔｉ膜
１０５及びＮｉ／Ｐｄ積層膜１０６に通電して、電解め
っき法を用いて、Ａｇめっき膜１０９，Ｃｕめっき膜１
１０，Ｓｎめっき膜１１１の順で、２μｍ，０．５μ
ｍ，５０μｍの膜厚比で積層する。電解めっき法を用い
ているので、Ａｇめっき膜１０９，Ｃｕめっき膜１１０
及びＳｎめっき膜１１１の積層膜は、開口の底部に露出
するＮｉ／Ｐｄ積層膜１０６上に選択的に形成される。
１０５及びＮｉ／Ｐｄ積層膜１０６に通電して、電解め
っき法を用いて、Ａｇめっき膜１０９，Ｃｕめっき膜１
１０，Ｓｎめっき膜１１１の順で、２μｍ，０．５μ
ｍ，５０μｍの膜厚比で積層する。電解めっき法を用い
ているので、Ａｇめっき膜１０９，Ｃｕめっき膜１１０
及びＳｎめっき膜１１１の積層膜は、開口の底部に露出
するＮｉ／Ｐｄ積層膜１０６上に選択的に形成される。
【００１９】なお、卑金属上に貴金属を堆積することは
難しいので上述した順番で順次めっき膜を形成すること
が好ましい。
難しいので上述した順番で順次めっき膜を形成すること
が好ましい。
【００２０】次いで、レジスト膜１０７を剥離する。次
いで、Ａｇ／Ｃｕ／Ｓｎめっき積層膜１０９，１１０，
１１１をマスクとして、不要となったＴｉ膜１０５及び
Ｎｉ／Ｐｄ積層膜１０６をエッチングする。
いで、Ａｇ／Ｃｕ／Ｓｎめっき積層膜１０９，１１０，
１１１をマスクとして、不要となったＴｉ膜１０５及び
Ｎｉ／Ｐｄ積層膜１０６をエッチングする。
【００２１】最後に、通常のハンダリフロー処理によ
り、Ａｇめっき膜１０９，Ｃｕめっき膜１１０，及びＳ
ｎめっき膜１１１を共晶化により合金化し、ハンダバン
プ１１２を形成する。
り、Ａｇめっき膜１０９，Ｃｕめっき膜１１０，及びＳ
ｎめっき膜１１１を共晶化により合金化し、ハンダバン
プ１１２を形成する。
【００２２】本実施形態に説明したように、最終的にハ
ンダバンプを構成する元素の成分比に応じて、めっき膜
を順次形成することによって、面内のハンダバンプの組
成を均一にすることができる。
ンダバンプを構成する元素の成分比に応じて、めっき膜
を順次形成することによって、面内のハンダバンプの組
成を均一にすることができる。
【００２３】（第１の実施形態における問題点）上述し
た方法によれば、元素の成分比に応じた膜厚比のめっき
膜を順次形成することによって、ハンダに応じたバンプ
を形成することができる。ところが、以下に示すような
問題点があった。
た方法によれば、元素の成分比に応じた膜厚比のめっき
膜を順次形成することによって、ハンダに応じたバンプ
を形成することができる。ところが、以下に示すような
問題点があった。
【００２４】バリアメタル層内のＰｄを除去するために
は、強い酸を用いたエッチング溶液を用いる必要があ
る。Ｐｄのウエットエッチング時にＣｕめっき膜も優先
的にエッチングされてしまい、ウェハ面内でのハンダバ
ンプ組成にバラツキが生じ、実装時の歩留まり低下が懸
念されるという問題があった。
は、強い酸を用いたエッチング溶液を用いる必要があ
る。Ｐｄのウエットエッチング時にＣｕめっき膜も優先
的にエッチングされてしまい、ウェハ面内でのハンダバ
ンプ組成にバラツキが生じ、実装時の歩留まり低下が懸
念されるという問題があった。
【００２５】この問題を回避するために、Ｃｕのエッチ
ング量を考慮してＣｕめっき膜を形成して、組成比を合
わせるという方法が考えられる。元々のハンダバンプ中
のＣｕの量は微量（重量比で０．５〜４％以下程度）で
あり、Ｃｕのエッチング量を見積もることは非常に難し
いので、精密な組成制御が困難であるという問題があっ
た。次の第２，３の実施形態では、より精密に組成制御
を行うことが出来る電極形成方法について説明する。
ング量を考慮してＣｕめっき膜を形成して、組成比を合
わせるという方法が考えられる。元々のハンダバンプ中
のＣｕの量は微量（重量比で０．５〜４％以下程度）で
あり、Ｃｕのエッチング量を見積もることは非常に難し
いので、精密な組成制御が困難であるという問題があっ
た。次の第２，３の実施形態では、より精密に組成制御
を行うことが出来る電極形成方法について説明する。
【００２６】（第２の実施形態）図２は、本発明の第２
の実施形態に係わるハンダ電極の形成方法を示す工程断
面図である。先ず、図２（ａ）に示すように、絶縁層１
０１のコンタクトホール内に形成されたプラグ１０２に
接続するパッド電極１０３を絶縁層１０１上に形成す
る。次に全面にポリイミド等のパッシベーション層１０
４を形成した後、パッシベーション層１０４にパッド電
極１０３が露出する開口を形成する。次に、電解めっき
時の通電層及びバリアメタルとして、スパッタ法を用い
てＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を連続し
て蒸着し、バリアメタル層を形成する。
の実施形態に係わるハンダ電極の形成方法を示す工程断
面図である。先ず、図２（ａ）に示すように、絶縁層１
０１のコンタクトホール内に形成されたプラグ１０２に
接続するパッド電極１０３を絶縁層１０１上に形成す
る。次に全面にポリイミド等のパッシベーション層１０
４を形成した後、パッシベーション層１０４にパッド電
極１０３が露出する開口を形成する。次に、電解めっき
時の通電層及びバリアメタルとして、スパッタ法を用い
てＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を連続し
て蒸着し、バリアメタル層を形成する。
【００２７】次いで、図２（ｂ）に示すように、全面に
５０μｍ以上のレジスト膜１０７を塗布した後、リソグ
ラフィ手法により、バンプを形成する箇所のみレジスト
膜１０７に開口１０８を形成する。
５０μｍ以上のレジスト膜１０７を塗布した後、リソグ
ラフィ手法により、バンプを形成する箇所のみレジスト
膜１０７に開口１０８を形成する。
【００２８】次いで、図２（ｃ）に示すように、電解め
っき法を用いて、開口に底部に露出するＮｉ／Ｐｄ積層
膜１０６上に、Ａｇめっき膜１０９及びＳｎめっき膜１
１１を順次積層する。Ａｇめっき膜１０９の膜厚は２μ
ｍ、Ｓｎめっき膜１１１の膜厚は５０μｍである。な
お、Ｓｎ膜上にＡｇ膜を堆積することは難しいので上述
した順番で順次めっき膜を形成することが好ましい。
っき法を用いて、開口に底部に露出するＮｉ／Ｐｄ積層
膜１０６上に、Ａｇめっき膜１０９及びＳｎめっき膜１
１１を順次積層する。Ａｇめっき膜１０９の膜厚は２μ
ｍ、Ｓｎめっき膜１１１の膜厚は５０μｍである。な
お、Ｓｎ膜上にＡｇ膜を堆積することは難しいので上述
した順番で順次めっき膜を形成することが好ましい。
【００２９】次いで、図２（ｄ）に示すように、レジス
ト膜１０７の剥離を行う。次いで、図２（ｅ）に示すよ
うに、Ａｇめっき膜１０９及びＳｎめっき膜１１１をマ
スクにして、Ｎｉ／Ｐｄ積層膜１０６をウエットエッチ
ングにより除去する。この際、用いられるエッチング溶
液としては、逆王水系のエッチング液が挙げられる。積
層膜のエッチング後、大気にさらされることによって、
Ｔｉ膜１０５上には、自然酸化膜２０１が形成される。
ト膜１０７の剥離を行う。次いで、図２（ｅ）に示すよ
うに、Ａｇめっき膜１０９及びＳｎめっき膜１１１をマ
スクにして、Ｎｉ／Ｐｄ積層膜１０６をウエットエッチ
ングにより除去する。この際、用いられるエッチング溶
液としては、逆王水系のエッチング液が挙げられる。積
層膜のエッチング後、大気にさらされることによって、
Ｔｉ膜１０５上には、自然酸化膜２０１が形成される。
【００３０】次いで、図２（ｆ）に示すように、自然酸
化膜２０１を貫通し、Ｔｉ膜１０５に接続する導電ピン
に通電しつつ、電解めっき法を用いてＡｇめっき膜１０
９及びＳｎめっき膜１１１の表面にＣｕめっき膜１１０
を選択的に堆積させる。Ｔｉ膜１０５の表面には自然酸
化膜２０１が形成されているので、Ｃｕめっき膜１１０
は電解めっき法によりＡｇめっき膜１０９及びＳｎめっ
き膜１１１の表面に選択的に形成される。
化膜２０１を貫通し、Ｔｉ膜１０５に接続する導電ピン
に通電しつつ、電解めっき法を用いてＡｇめっき膜１０
９及びＳｎめっき膜１１１の表面にＣｕめっき膜１１０
を選択的に堆積させる。Ｔｉ膜１０５の表面には自然酸
化膜２０１が形成されているので、Ｃｕめっき膜１１０
は電解めっき法によりＡｇめっき膜１０９及びＳｎめっ
き膜１１１の表面に選択的に形成される。
【００３１】次いで、図２（ｇ）に示すように、通常の
ハンダリフロー処理により、Ａｇめっき膜１０９，Ｓｎ
めっき膜１１１，及びＣｕめっき膜１１０を共晶化させ
て合金化し、Ｓｎ−Ａｇ−Ｃｕ系のハンダバンプ１１２
を形成する。次に、ハンダバンプ１１２をマスクに残存
するＴｉ膜１０５をウエットエッチングにより除去する
この際用いられるエッチング駅としては過酸化水素水を
含有するエッチング液が挙げられる。なお、リフロー処
理とＴｉ膜のエッチング工程との順番を逆にしても良
い。リフロー処理の前にＴｉ膜のエッチングを行う場合
には、Ａｇめっき膜１０９，Ｓｎめっき膜１１１，及び
Ｃｕめっき膜１１０がマスクとして用いられる。
ハンダリフロー処理により、Ａｇめっき膜１０９，Ｓｎ
めっき膜１１１，及びＣｕめっき膜１１０を共晶化させ
て合金化し、Ｓｎ−Ａｇ−Ｃｕ系のハンダバンプ１１２
を形成する。次に、ハンダバンプ１１２をマスクに残存
するＴｉ膜１０５をウエットエッチングにより除去する
この際用いられるエッチング駅としては過酸化水素水を
含有するエッチング液が挙げられる。なお、リフロー処
理とＴｉ膜のエッチング工程との順番を逆にしても良
い。リフロー処理の前にＴｉ膜のエッチングを行う場合
には、Ａｇめっき膜１０９，Ｓｎめっき膜１１１，及び
Ｃｕめっき膜１１０がマスクとして用いられる。
【００３２】ハンダバンプを構成する元素の成分比に応
じて、めっき膜を順次形成することによって、ハンダバ
ンプを容易に形成することができるとういう効果に加え
て以下の効果がある。貴金属を含む金属層をウエットエ
ッチングした後に、Ｃｕめっき膜を形成することによっ
て、Ｃｕめっき膜の堆積量の制御が容易となり、ハンダ
バンプの組成制御が容易になる。
じて、めっき膜を順次形成することによって、ハンダバ
ンプを容易に形成することができるとういう効果に加え
て以下の効果がある。貴金属を含む金属層をウエットエ
ッチングした後に、Ｃｕめっき膜を形成することによっ
て、Ｃｕめっき膜の堆積量の制御が容易となり、ハンダ
バンプの組成制御が容易になる。
【００３３】Ｔｉ膜の代わりにＴａ膜を用いても上層の
積層膜をエッチングした後大気にさらすことによって、
同様に自然酸化膜が形成される。よって、電解めっき法
を用いてＳｎとＡｇとの積層膜の表面に選択的にめっき
膜を形成することができる。
積層膜をエッチングした後大気にさらすことによって、
同様に自然酸化膜が形成される。よって、電解めっき法
を用いてＳｎとＡｇとの積層膜の表面に選択的にめっき
膜を形成することができる。
【００３４】（第３の実施形態）図３は、本発明の第３
の実施形態に係わるハンダバンプの製造工程を示す工程
断面図である。先ず、図３（ａ）に示すように、絶縁層
１０１のコンタクトホール内に形成されたプラグ１０２
に接続するパッド電極１０３を絶縁層１０１上に形成す
る。次に全面にポリイミド等のパッシベーション層１０
４を形成した後、パッシベーション層１０４にパッド電
極１０３が露出する開口を形成する。次に、電解めっき
時の通電層及びバリアメタルとして、スパッタ法を用い
てＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を連続し
て蒸着する。
の実施形態に係わるハンダバンプの製造工程を示す工程
断面図である。先ず、図３（ａ）に示すように、絶縁層
１０１のコンタクトホール内に形成されたプラグ１０２
に接続するパッド電極１０３を絶縁層１０１上に形成す
る。次に全面にポリイミド等のパッシベーション層１０
４を形成した後、パッシベーション層１０４にパッド電
極１０３が露出する開口を形成する。次に、電解めっき
時の通電層及びバリアメタルとして、スパッタ法を用い
てＴｉ膜１０５、及びＮｉ／Ｐｄ積層膜１０６を連続し
て蒸着する。
【００３５】次いで、図３（ｂ）に示すように、全面に
５０μｍ以上のレジスト膜１０７を塗布した後、リソグ
ラフィ手法により、バンプを形成する箇所のみレジスト
膜１０７に開口１０８を形成する。
５０μｍ以上のレジスト膜１０７を塗布した後、リソグ
ラフィ手法により、バンプを形成する箇所のみレジスト
膜１０７に開口１０８を形成する。
【００３６】次いで、図３（ｃ）に示すように、電解め
っき法を用いて、開口１０８の底部に露出するＮｉ／Ｐ
ｄ積層膜１０６上に、Ａｇめっき膜１０９及びＳｎめっ
き膜１１１を順次堆積する。Ａｇめっき膜１０９の膜厚
は２μｍ、Ｓｎめっき膜１１１の膜厚は５０μｍであ
る。
っき法を用いて、開口１０８の底部に露出するＮｉ／Ｐ
ｄ積層膜１０６上に、Ａｇめっき膜１０９及びＳｎめっ
き膜１１１を順次堆積する。Ａｇめっき膜１０９の膜厚
は２μｍ、Ｓｎめっき膜１１１の膜厚は５０μｍであ
る。
【００３７】次いで、図３（ｄ）に示すように、レジス
ト膜を除去する。次いで、図３（ｅ）に示すように、Ａ
ｇめっき膜１０９及びＳｎめっき膜１１１の積層膜をマ
スクにして、Ｎｉ／Ｐｄ積層膜１０６をウエットエッチ
ングにより除去する。その後、Ｔｉ膜１０５をウエット
エッチングにより除去する。
ト膜を除去する。次いで、図３（ｅ）に示すように、Ａ
ｇめっき膜１０９及びＳｎめっき膜１１１の積層膜をマ
スクにして、Ｎｉ／Ｐｄ積層膜１０６をウエットエッチ
ングにより除去する。その後、Ｔｉ膜１０５をウエット
エッチングにより除去する。
【００３８】次いで、図３（ｆ）に示すように、無電解
めっき法によりＡｇめっき膜及びＳｎめっき膜の表面に
選択的に、Ｃｕめっき膜１１０を形成する。Ｃｕめっき
膜１１０の膜厚は０．５μｍである。
めっき法によりＡｇめっき膜及びＳｎめっき膜の表面に
選択的に、Ｃｕめっき膜１１０を形成する。Ｃｕめっき
膜１１０の膜厚は０．５μｍである。
【００３９】次いで、図３（ｇ）に示すように、通常の
ハンダリフロー処理により、Ａｇめっき膜１０９，Ｓｎ
めっき膜１１１，及びＣｕめっき膜１１０を共晶化させ
て合金化し、Ｓｎ−Ａｇ−Ｃｕ系のハンダバンプ１１２
を形成する。
ハンダリフロー処理により、Ａｇめっき膜１０９，Ｓｎ
めっき膜１１１，及びＣｕめっき膜１１０を共晶化させ
て合金化し、Ｓｎ−Ａｇ−Ｃｕ系のハンダバンプ１１２
を形成する。
【００４０】本実施形態においても、貴金属を含む層を
除去した後に、Ｃｕ膜を形成しているので、第２の実施
形態と同様の効果がある。なお、本実施形態では、バリ
アメタル層として、３層構造の電極材を用いたが、貴金
属を含めば２層であっても良い。
除去した後に、Ｃｕ膜を形成しているので、第２の実施
形態と同様の効果がある。なお、本実施形態では、バリ
アメタル層として、３層構造の電極材を用いたが、貴金
属を含めば２層であっても良い。
【００４１】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、Ｃｕを添
加したＳｎ−Ａｇ三元系ハンダバンプについて説明した
が、Ｂｉを添加したＳｎ−Ａｇ三元系ハンダバンプにつ
いても本発明を適用することができる。
るものではない。例えば、上記実施形態では、Ｃｕを添
加したＳｎ−Ａｇ三元系ハンダバンプについて説明した
が、Ｂｉを添加したＳｎ−Ａｇ三元系ハンダバンプにつ
いても本発明を適用することができる。
【００４２】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。
範囲で、種々変形して実施することが可能である。
【００４３】
【発明の効果】以上説明したように本発明によれば、電
極を構成する元素の組成比に応じて、各めっき膜を順次
形成することによって、組成制御が容易になる。さら
に、貴金属が含まれる層を除去した後に、Ｃｕ又はＢｉ
を含むめっき膜を形成することによって、更に精密な組
成制御を行うことができる。
極を構成する元素の組成比に応じて、各めっき膜を順次
形成することによって、組成制御が容易になる。さら
に、貴金属が含まれる層を除去した後に、Ｃｕ又はＢｉ
を含むめっき膜を形成することによって、更に精密な組
成制御を行うことができる。
【図１】第１の実施形態に係わるハンダバンプの形成方
法を示す図。
法を示す図。
【図２】第２の実施形態に係わるハンダバンプの形成方
法を示す図。
法を示す図。
【図３】第３の実施形態に係わるハンダバンプの形成方
法を示す図。
法を示す図。
１０１…絶縁層 １０２…プラグ １０３…パッド電極 １０４…パッシベーション層 １０５…Ｔｉ膜 １０６…Ｎｉ／Ｐｄ積層膜 １０７…レジスト膜 １０８…開口 １０９…Ａｇめっき膜 １１０…Ｃｕめっき膜 １１１…Ｓｎめっき膜 １１２…ハンダバンプ ２０１…自然酸化膜
Claims (6)
- 【請求項１】被処理基板上に第１の電極層を形成する工
程と、 第１の電極層上に、貴金属を含む第２の電極層を形成す
る工程と、 前記第２の電極層上に開口を有するマスク層を形成する
工程と、 前記マスク層の開口の底部に露出する第２の電極層上に
選択的に、それぞれ電解めっき法を用いてＡｇ膜及びＳ
ｎ膜からなる積層膜を形成する工程と、 前記マスク層及び第２の電極層を除去し、露出する第１
の電極層の表面を酸化し絶縁膜を形成する工程と、 前記絶縁膜が形成された状態で、電解めっき法を用い
て、前記積層膜の表面に選択的にめっき膜を形成する工
程と、 前記積層膜とめっき膜との合金を形成する工程と、 前記合金をマスクにして、第１の電極層を除去する工程
とを含むことを特徴とする電極の形成方法。 - 【請求項２】第２の電極層は、Ｎｉ膜と貴金属膜とが順
次積層された積層膜であることを特徴とする請求項１に
記載の電極の形成方法。 - 【請求項３】第１の電極層は、Ｔｉ又はＴａを主成分と
することを特徴とする請求項１に記載の電極の形成方
法。 - 【請求項４】被処理基板上に貴金属を含む電極層を形成
する工程と、 前記電極層上に開口を有するマスク層を形成する工程
と、 前記マスク層の開口の底部に露出する前記電極層上に選
択的に、それぞれ電解めっき法を用いてＡｇ膜及びＳｎ
膜からなる積層膜を形成する工程と、 前記マスク層ｗｙ除去した後に、前記積層膜をマスクに
して前記電極層を除去する工程と、 前記電極層を除去した後に、無電解めっき法を用いて前
記積層膜の表面にめっき膜を形成する工程と、 前記積層膜とめっき膜との合金を形成する工程とを含む
ことを特徴とする電極の形成方法。 - 【請求項５】前記電極層は、Ｔｉ膜又はＴａ膜と、Ｎｉ
膜と、Ｐｄ膜とが順次積層された積層膜であることを特
徴とする請求項４に記載の電極の形成方法。 - 【請求項６】前記めっき膜が、Ｃｕ膜或いはＢｉ膜であ
ることを特徴とする請求項１又は４に記載の電極の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399292A JP3682227B2 (ja) | 2000-12-27 | 2000-12-27 | 電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399292A JP3682227B2 (ja) | 2000-12-27 | 2000-12-27 | 電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002203868A true JP2002203868A (ja) | 2002-07-19 |
| JP3682227B2 JP3682227B2 (ja) | 2005-08-10 |
Family
ID=18864089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000399292A Expired - Fee Related JP3682227B2 (ja) | 2000-12-27 | 2000-12-27 | 電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3682227B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006004809A1 (en) * | 2004-06-30 | 2006-01-12 | Unitive International Limited | Methods of forming lead free solder bumps and related structures |
| KR100850212B1 (ko) | 2007-04-20 | 2008-08-04 | 삼성전자주식회사 | 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법 |
| JP2010003914A (ja) * | 2008-06-20 | 2010-01-07 | Toshiba Corp | 半田バンプの製造方法 |
| US7709293B2 (en) | 2007-03-02 | 2010-05-04 | Fujitsu Limited | Semiconductor device and manufacturing method of the semiconductor device |
| US7839000B2 (en) | 2002-06-25 | 2010-11-23 | Unitive International Limited | Solder structures including barrier layers with nickel and/or copper |
| US7879715B2 (en) | 2002-06-25 | 2011-02-01 | Unitive International Limited | Methods of forming electronic structures including conductive shunt layers and related structures |
| WO2012101975A1 (ja) * | 2011-01-26 | 2012-08-02 | 三菱マテリアル株式会社 | Ｓｎ合金バンプの製造方法 |
| DE102013108986A1 (de) | 2012-08-24 | 2014-02-27 | Tdk Corporation | Anschlussstruktur sowie Halbleiterelement und Modelsubstrat mit einer solchen Anschlussstruktur |
| DE102013108979A1 (de) | 2012-08-24 | 2014-02-27 | Tdk Corporation | Anschlussstruktur und Halbleiterbauelement |
| US8970037B2 (en) | 2012-08-24 | 2015-03-03 | Tdk Corporation | Terminal structure, and semiconductor element and module substrate comprising the same |
| US9070606B2 (en) | 2012-08-24 | 2015-06-30 | Tdk Corporation | Terminal structure and semiconductor device |
| WO2016056656A1 (ja) * | 2014-10-10 | 2016-04-14 | 石原ケミカル株式会社 | 合金バンプの製造方法 |
-
2000
- 2000-12-27 JP JP2000399292A patent/JP3682227B2/ja not_active Expired - Fee Related
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7839000B2 (en) | 2002-06-25 | 2010-11-23 | Unitive International Limited | Solder structures including barrier layers with nickel and/or copper |
| US8294269B2 (en) | 2002-06-25 | 2012-10-23 | Unitive International | Electronic structures including conductive layers comprising copper and having a thickness of at least 0.5 micrometers |
| US7879715B2 (en) | 2002-06-25 | 2011-02-01 | Unitive International Limited | Methods of forming electronic structures including conductive shunt layers and related structures |
| WO2006004809A1 (en) * | 2004-06-30 | 2006-01-12 | Unitive International Limited | Methods of forming lead free solder bumps and related structures |
| US7709293B2 (en) | 2007-03-02 | 2010-05-04 | Fujitsu Limited | Semiconductor device and manufacturing method of the semiconductor device |
| KR100958857B1 (ko) * | 2007-03-02 | 2010-05-20 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| US7956468B2 (en) | 2007-03-02 | 2011-06-07 | Fujitsu Limited | Semiconductor device |
| KR100850212B1 (ko) | 2007-04-20 | 2008-08-04 | 삼성전자주식회사 | 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법 |
| JP2010003914A (ja) * | 2008-06-20 | 2010-01-07 | Toshiba Corp | 半田バンプの製造方法 |
| US8822326B2 (en) | 2011-01-26 | 2014-09-02 | Mitsubishi Materials Corporation | Method for manufacturing Sn alloy bump |
| WO2012101975A1 (ja) * | 2011-01-26 | 2012-08-02 | 三菱マテリアル株式会社 | Ｓｎ合金バンプの製造方法 |
| JP2012153939A (ja) * | 2011-01-26 | 2012-08-16 | Mitsubishi Materials Corp | Ｓｎ合金バンプの製造方法 |
| EP2669937A4 (en) * | 2011-01-26 | 2016-07-27 | Mitsubishi Materials Corp | METHOD FOR PRODUCING AN SN ALLOYING BUFFER |
| DE102013108979A1 (de) | 2012-08-24 | 2014-02-27 | Tdk Corporation | Anschlussstruktur und Halbleiterbauelement |
| US9640500B2 (en) | 2012-08-24 | 2017-05-02 | Tdk Corporation | Terminal structure and semiconductor device |
| US9070606B2 (en) | 2012-08-24 | 2015-06-30 | Tdk Corporation | Terminal structure and semiconductor device |
| US9257402B2 (en) | 2012-08-24 | 2016-02-09 | Tdk Corporation | Terminal structure, and semiconductor element and module substrate comprising the same |
| DE102013108979A9 (de) | 2012-08-24 | 2016-04-07 | Tdk Corporation | Anschlussstruktur und Halbleiterbauelement |
| DE102013108979B4 (de) | 2012-08-24 | 2020-01-23 | Tdk Corporation | Anschlussstruktur und Halbleiterbauelement |
| DE102013108986A1 (de) | 2012-08-24 | 2014-02-27 | Tdk Corporation | Anschlussstruktur sowie Halbleiterelement und Modelsubstrat mit einer solchen Anschlussstruktur |
| US8970037B2 (en) | 2012-08-24 | 2015-03-03 | Tdk Corporation | Terminal structure, and semiconductor element and module substrate comprising the same |
| DE102013108986B4 (de) | 2012-08-24 | 2019-07-25 | Tdk Corporation | Anschlussstruktur sowie Halbleiterelement und Modulsubstrat mit einer solchen Anschlussstruktur |
| JPWO2016056656A1 (ja) * | 2014-10-10 | 2017-09-14 | 石原ケミカル株式会社 | 合金バンプの製造方法 |
| EP3206225A4 (en) * | 2014-10-10 | 2018-07-04 | Ishihara Chemical Co., Ltd. | Method for manufacturing alloy bump |
| US10062657B2 (en) | 2014-10-10 | 2018-08-28 | Ishihara Chemical Co., Ltd. | Method for manufacturing alloy bump |
| KR101778498B1 (ko) | 2014-10-10 | 2017-09-13 | 이시하라 케미칼 가부시키가이샤 | 합금 범프의 제조방법 |
| WO2016056656A1 (ja) * | 2014-10-10 | 2016-04-14 | 石原ケミカル株式会社 | 合金バンプの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3682227B2 (ja) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| USRE46147E1 (en) | Semiconductor device and method of fabricating the same | |
| JP3748785B2 (ja) | 鉛フリーバンプの形成方法 | |
| JP3210547B2 (ja) | 電気めっきはんだ端子およびその製造方法 | |
| US9177827B2 (en) | Etchant and method for manufacturing semiconductor device using same | |
| JP2001351940A (ja) | Ｉｃチップにおいて銅相互接続配線 | |
| JP3682227B2 (ja) | 電極の形成方法 | |
| US8900478B2 (en) | Etchant and method for manufacturing semiconductor device using same | |
| JPH1032208A (ja) | 半導体装置の製造方法 | |
| JP2008028112A (ja) | 半導体装置の製造方法 | |
| JP2005057264A (ja) | パッケージ化された電気構造およびその製造方法 | |
| JP2001118872A (ja) | バンプの形成方法 | |
| JP2000349111A (ja) | はんだ接合用電極 | |
| JP2005244157A (ja) | プリント配線基板、その製造方法および半導体装置 | |
| JP2000012605A (ja) | 半導体チップの電極部の形成方法 | |
| JP3916850B2 (ja) | 半導体装置 | |
| JPH0137876B2 (ja) | ||
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI287285B (en) | Fabricating method of solder bump and structure thereof | |
| JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
| JP3980473B2 (ja) | 電子部品の製造方法 | |
| JPH04217323A (ja) | 半導体装置用バンプ電極の製造方法 | |
| TWI244187B (en) | Method of forming conductive connection structure on multilayer board and structure thereof | |
| JP4157693B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |