JP2001118872A - バンプの形成方法 - Google Patents

バンプの形成方法

Info

Publication number
JP2001118872A
JP2001118872A JP29521799A JP29521799A JP2001118872A JP 2001118872 A JP2001118872 A JP 2001118872A JP 29521799 A JP29521799 A JP 29521799A JP 29521799 A JP29521799 A JP 29521799A JP 2001118872 A JP2001118872 A JP 2001118872A
Authority
JP
Japan
Prior art keywords
bump
layer
forming
plating
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29521799A
Other languages
English (en)
Inventor
Eiji Yoshimura
栄二 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daiwa Kogyo Co Ltd
Original Assignee
Daiwa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiwa Kogyo Co Ltd filed Critical Daiwa Kogyo Co Ltd
Priority to JP29521799A priority Critical patent/JP2001118872A/ja
Publication of JP2001118872A publication Critical patent/JP2001118872A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 形成されるバンプの高さにバラツキが生じに
くく、短時間でメッキが行え、ウエハサイズ等に依存し
にくいバンプの形成方法を提供する。 【解決手段】 チップ部品21の複数の電極部22に、
直接又は導電層を介して金属製のバンプ24aを形成す
るバンプの形成方法において、前記電極部22を有する
部分の略全面に、前記バンプ24aを構成する金属のメ
ッキ層24を形成した後、そのメッキ層24の前記バン
プ24aを形成する表面部分にマスク層25を形成し、
次いで、そのメッキ層24のエッチングを行ってから前
記マスク層25を除去する工程を有することを特徴とす
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、各種金属よりなる
突起電極(バンプ)をフリップチップやベアチップ等の
チップ部品の電極上に形成するためのバンプの形成方法
に関する
【従来の技術】近年、電子機器の小形化及び多機能化に
伴い、実装基板の高密度化とLSI等の多ピン化等の高
密度実装のための技術が急速に進歩している。このた
め、従来のリード端子による接続方式の代わりに、チッ
プ部品の電極に突起電極(バンプ)を形成して、このバ
ンプを介して直接プリント配線板に実装することができ
るバンプ付チップ部品が考案されている。このバンプ付
チップ部品は、チップ本体の裏面に露出した電極に球状
のはんだバンプを形成した構成となっており、実装の際
には、はんだバンプをプリント配線板のランドに載置
し、リフロー処理することでプリント配線板に電気的に
接続して、チップ部品の実装面積を小さくしていた。
【0002】このようなバンプの形成方法としては、メ
ッキ法、印刷法、バルク(ボール)移載法、ワイヤボン
ディング法などが存在するが、量産性、コスト等の点か
らメッキ法が主流となりつつある。以下、特にパンプ形
成材料の制限を受けにくい電解メッキ方式によるバンプ
の形成方法について説明する。
【0003】まず、チップ本体の裏面に対し、バンプ形
成するアルミニウムの電極を除いてパッシベーション膜
で保護した後、スパッタ等でCr,Ti,Ni,Cu等
のバリアメタル膜を全面に形成して、電極とバンプ材料
であるはんだとの密着性を高めるようにする。そして、
バンプ位置で開口したフォトレジストを形成した後、電
解メッキ法によってバンプ位置にはんだを析出する。そ
して、フォトレジストをエッチング除去して、バンプ位
置にはんだを露出させた後、はんだをマスク代わりにし
てバリアメタル膜をエッチングする。これにより、はん
だがバリアメタル膜を介して電極に電気的に接続した状
態でチップ本体の裏面に突出した状態となる。そして、
最後にはんだをその溶融温度迄加熱(ウェットバック)
することにより、球状のはんだバンプを形成する。
【0004】一方、上記のようにチップ部品(フリップ
チップ等)を直接配線基板に実装する方法以外に、最
近、ベアチップを予めインターポーザ基板に接続してパ
ッケージしたCSPを実装する技術が注目されている。
その際、インターポーザ基板にベアチップを接続する方
法としても、上記と同様に電解メッキ方式等によりバン
プを形成する方法が採用されることがある。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
ようにフォトレジスト等の開口部に電解メッキする方法
では、開口部の形状に起因してメッキ速度が不均一にな
り易く、形成されるバンプの高さにバラツキが生じ易
く、特に、面積の異なるバンプを同じ高さで形成するこ
とができなかった。また、開口部で電解メッキを行うた
め、気泡の発生が問題となり電流密度が高められず、バ
ンプ形成に時間がかかるという問題が有った。更に、開
口部の数や面積に応じてメッキ速度を調節する必要があ
るため、ウエハサイズ等に依存して設備、条件等を変更
する必要があるなどの問題があった。特に、バンプの高
さのバラツキについては、チップ部品の実装等の工程に
おいて歩留りの低下や接合の信頼性の低下を引き起し易
いため、改善が必要とされていた。
【0006】そして、電解メッキによりチップ部品にバ
ンプを形成する技術としては、特開平9−252003
号公報、特開平8−274102号公報、特開平10−
275811号公報、特開平7−321114号公報等
が存在するが、いずれもレジスト材の開口部に対して電
解メッキする方法であり、それ以外の電解メッキによる
バンプ形成技術は、これまで存在しなかった。
【0007】そこで、本発明の目的は、形成されるバン
プの高さにバラツキが生じにくく、短時間でメッキが行
え、ウエハサイズ等に依存しにくいバンプの形成方法を
提供することにある。
【0008】
【課題を解決するための手段】上記目的は、下記の如き
本発明により達成できる。即ち、本発明は、チップ部品
の複数の電極部に、直接又は導電層を介して金属製のバ
ンプを形成するバンプの形成方法において、前記電極部
を有する部分の略全面に、前記バンプを構成する金属の
メッキ層を形成した後、そのメッキ層の前記バンプを形
成する表面部分にマスク層を形成し、次いで、そのメッ
キ層のエッチングを行ってから前記マスク層を除去する
工程を有することを特徴とする。
【0009】本発明の好ましい形態は、チップ部品の複
数の電極部に、導電層を介して金属製のバンプを形成す
るバンプの形成方法において、前記電極部を有する部分
の略全面にバリアメタル層を形成し、更にその略全面に
前記バンプを構成する金属を電解メッキしてメッキ層を
形成した後、そのメッキ層の前記バンプを形成する表面
部分にマスク層を形成し、次いで、そのメッキ層のエッ
チングを行ってから、前記バリアメタル層の露出部分と
前記マスク層とを除去する工程を有することを特徴とす
る。
【0010】本発明の別の好ましい形態は、チップ部品
の複数の電極部に、導電層を介して金属製のバンプを形
成するバンプの形成方法において、前記電極部の各々を
被覆するバリアメタル層を形成し、更にそのバリアメタ
ル層を含む略全面に前記バンプを構成する金属のメッキ
層を形成した後、そのメッキ層の前記バンプを形成する
表面部分にマスク層を形成し、次いで、そのメッキ層の
エッチングを行ってから前記マスク層を除去する工程を
有することを特徴とする。
【0011】[作用効果]本発明によると、メッキ層を
形成する際、バンプを形成する部分の高さが略等しくな
るため、略均一な高さのバンプを形成することができ、
面積の異なるバンプも略均一な高さで形成することがで
きる。また、開口内でなく、略全面(全面を含む)にメ
ッキ層を形成するため、電流密度を高めて短時間に所望
厚さを有するメッキ層を形成することができ、全体の工
程時間を短縮することができる。更に、開口部の数や面
積に応じてメッキ速度を調節する必要がないため、ウエ
ハサイズ等に応じて、設備や製造条件を変更する必要な
もない。その結果、形成されるバンプの高さにバラツキ
が生じにくく、短時間でメッキが行え、ウエハサイズ等
に依存しにくいバンプの形成方法を提供することができ
た。
【0012】本発明の好ましい形態によると、バリアメ
タル層を形成してあるため、電極部の金属とバンプを構
成する金属との接合力を高めることができ、更にエッチ
ング時に電極部を保護することができる。また、バリア
メタル層に通電して電解メッキを行うことが可能になる
ため、メッキ速度を高めつつ、信頼性の高いバンプを形
成することができる。
【0013】また、本発明の別の好ましい形態による
と、バリアメタル層を形成してあるため、上記と同様に
電極部の金属とバンプを構成する金属との接合力を高め
ることができる。また、バリアメタル層が各々の電極部
を被覆するため、バリアメタル層を後に除去する必要が
なく、しかもエッチング時に電極部を保護することがで
きる。
【0014】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら第1実施形態、第2実施形態の
順で説明する。なお、第1実施形態は本発明の好ましい
形態に、第2実施形態は本発明の別の好ましい形態に各
々対応している。
【0015】〔第1実施形態〕本発明のバンプの形成方
法は、図1(1)に示すようなチップ部品21の複数の
電極部22に、直接又は導電層を介して金属製のバンプ
を形成するものである。チップ部品21としては、バン
プを介して実装又は接続されるチップ部品であれば、何
れのものでもよい。例えば配線基板に実装されるフリッ
プチップや各種のCSP、また、CSP作製時にインタ
ーポーザ基板等に接続されるベアチップ等が挙げられ
る。なお、電極部22を構成する金属としては、アルミ
等が好適に使用されている。
【0016】第1実施形態では、まず、電極部22を有
する部分の略全面にバリアメタル層11を形成するに先
立って、図1(2)に示すように、略全面に無電解メッ
キを行って下地導電層10を形成する。無電解メッキに
は、通常、銅、ニッケル、錫等のメッキ液が使用される
が、これらの金属は、電極部22を構成する金属と同一
でも異なっていてもよい。無電解メッキのメッキ液は、
各種金属に対応して周知であり、各種のものが市販され
ている。一般的には、液組成として、金属イオン源、ア
ルカリ源、還元剤、キレート剤、安定剤などを含有す
る。なお、無電解メッキに先立って、パラジウム等のメ
ッキ触媒を沈着させてもよい。なお、無電解メッキのみ
でバリアメタル層11を形成することも可能であり、ま
た、下地導電層10をスパッタリングで形成することも
可能である。
【0017】次に、図1(3)に示すように、バリアメ
タル層11を略全面に形成すべく、下地導電層10の略
全面に電解メッキを行ってバリアメタル層11を形成す
る。その際、バリアメタル層11を構成する金属として
は、バンプを構成する金属のエッチング時に耐性を示す
別の金属を使用するのが好ましく、例えば、金、銀、亜
鉛、パラジウム、ルテニウム、ニッケル、ロジウム、鉛
−錫系はんだ合金、又はニッケル−金合金等が使用でき
る。
【0018】上記の電解メッキは、周知の方法で行うこ
とができるが、一般的には、図1(2)の基板をメッキ
浴内に浸漬しながら、下地導電層10を陰極とし、メッ
キする金属の金属イオン補給源を陽極として、電気分解
反応により陰極側に金属を析出させることにより行うこ
とができる。
【0019】第1実施形態では、バリアメタル層11
を、スパッタ装置やEB装置により形成することも可能
であり、その場合、図1(2)に示す下地導電層10の
形成は不要になる。なお、バリアメタル層11として
は、電極部22の金属とバンプを構成する金属との接合
力を高めるべく、金属多層膜として形成してもよい。そ
の場合、アルミ電極−金バンプ系では、下層としてチタ
ン又はクロムが、上層としてタングステン、白金、銀、
銅、ニッケルが好ましく、アルミ電極−銅バンプ系で
は、下層としてクロムが、上層としてニッケルが好まし
く、アルミ電極−はんだ(鉛/錫)バンプ系では、下層
としてクロムが、上層として銅が好ましい。
【0020】本発明では、図2(4)に示すように、更
にそのバリアメタル層11の略全面にバンプ24aを構
成する金属を電解メッキしてメッキ層24を形成する。
当該金属としては、通常、金、銅、はんだ合金等が使用
される。電解メッキは、上記と同様の方法により行われ
るが、バリアメタル層11が陰極として利用される。具
体的なメッキ層24の厚みとしては、バンプ24aの高
さに応じて、例えば5〜200μmが例示される。この
ように電解メッキにより全面にメッキ層24を形成する
ため、メッキ層24の高さがバンプ形成部分で略等しく
なり、略均一な高さのバンプ24aを迅速に形成するこ
とができる。
【0021】本発明では、図2(5)に示すように、上
記のメッキ層24のバンプ24aを形成する表面部分
に、マスク層25を形成する。本実施形態では、スクリ
ーン印刷により、散点状にマスク層25を印刷する例を
示す。マスク層25の個々の大きさ(面積又は外径等)
は、バンプ24aの大きさに対応して決定され、例えば
10〜200μmの外径を有するものが例示される。こ
のようにマスク層24が散点状に形成されるため、印刷
等の簡易かつ安価な方法で、マスク層25を形成するこ
とができる。
【0022】本発明では、図2(6)に示すように、メ
ッキ層24のエッチングを行う。その際、エッチングに
よる浸食量が多過ぎると、形成されるバンプ24aが小
径化(アンダーカットの増大)して、後の工程に支障を
きたす場合が生じ、逆に、浸食量が少な過ぎると、非パ
ターン部にメッキ層24が残存して、短絡の原因となる
場合が生じる。従って、上記のエッチングによる浸食の
程度は、図2(6)に示す程度か、或いはこれより多少
増減する範囲内が好ましい。
【0023】エッチングの方法としては、メッキ層24
及びバリアメタル層11を構成する各金属の種類に応じ
た、各種エッチング液を用いたエッチング方法が挙げら
れる。例えば、メッキ層24(即ちバンプ24a)が銅
であり、バリアメタル層11が前述の金属(金属系レジ
ストを含む)の場合、市販のアルカリエッチング液、過
硫酸アンモニウム、過酸化水素/硫酸等が使用される。
また、メッキ層24が金の場合、シアン系エッチング液
や王水等が使用され、メッキ層24がはんだ合金の場
合、硝酸ベースの薬品等が使用される。上記のエッチン
グによると、図2(6)に示すように、バリアメタル層
11で被覆された電極部22、バンプ24a及びマスク
層25がエッチングされずに残ることになる。
【0024】次に、図3(7)に示すように、マスク層
25の除去を行うが、これは化学的又は物理的な薬剤除
去、剥離除去など、マスク層25の種類に応じて適宜選
択すればよい。例えば、スクリーン印刷により形成され
た感光性のインクである場合、アルカリ等の薬品にて除
去される。
【0025】次に、図3(8)に示すように、バリアメ
タル層11の浸食が可能なエッチングを行う。エッチン
グの方法としては、前記のエッチング工程とは異なるエ
ッチング液を用いたエッチング方法が挙げられ、例え
ば、塩化第二銅、塩化第二鉄等の塩化物エッチング液
や、アルカリエッチング等が用いられる。これらのう
ち、塩化物エッチング液を用いると金属系レジスト及び
銅の両者が浸食されるため、バンプ24aを浸食せず
に、バリアメタル層11の浸食だけを行うべく、アルカ
リエッチング等を用いるのが好ましい。これにより、図
3(8)に示すように、バンプ24aと電極部22とに
介在するバリアメタル層11のみを残存させることがで
きる。また、電極部22のない部分には、下地導電層1
0のみが残存する。
【0026】次に、図3(9)に示すように、非パター
ン部に残存する下地導電層10をソフトエッチングで除
去するが、ソフトエッチングを行うのは、バンプ24a
や、露出する電極部22を過度に浸食するのを防止する
ためである。ソフトエッチングの方法としては、下地導
電層10を構成する金属に対するエッチング液を、低濃
度で使用したり、また緩やかなエッチングの処理条件で
使用したりする方法等が挙げられる。なお、ソフトエッ
チングの代わりに逆スパッタリング等で下地導電層10
を除去することも可能である。
【0027】即ち、第1実施形態では、少なくともバリ
アメタル層11の浸食が可能なエッチングを行って、露
出するバリアメタル層11を除去するものであるが、上
述のように下地導電層10を有する場合には、バリアメ
タル層11と下地導電層10を順次エッチングして、露
出するバリアメタル層11と下地導電層10とを除去す
る。これにより、電極部22間の短絡を確実に防止する
ことができる。
【0028】最後に、バンプ付チップ部品の実装方法の
一例について説明する。クリームはんだがスクリーン印
刷されたランドを上に向けて配置されたプリント配線板
上にバンプ付チップ部品を載置する。その際、はんだバ
ンプの頭部をクリームはんだに当接させた状態にバンプ
付チップ部品を位置決めし、その後、リフロー処理を行
う。
【0029】〔第1実施形態の別実施形態〕以下、第1
実施形態の別実施形態について説明する。
【0030】(1)前記の実施形態では、バリアメタル
層を形成した上でメッキ層を形成する例を示したが、無
電解メッキ、又は無電解メッキと電解メッキとにより、
メッキ層を直接、チップ部品の電極部が形成された面の
ほぼ全面に形成してもよい。
【0031】その場合、エッチング時に電極部を保護す
る層が存在しないため、エッチング条件やマスク層の形
状を適宜調整するのが好ましい。特に、電極材と接合性
の良好なメッキ層を形成すると共に、メッキ層のエッチ
ング時に電極材を浸食しにくいエッチング液を使用する
のが好ましい。
【0032】(2)前記の実施形態では、バリアメタル
層を直接、電気極部を有する部分に形成する例を示した
が、バリアメタル層の下層に、バンプの形成部分が開口
したパッシベーション層を形成してもよい。
【0033】また、バンプの形成部分が開口した絶縁保
護層を形成すると共に、その開口内にバリアメタル層を
形成した後、それらの略全面にバンプを構成する金属の
メッキ層を形成してもよい。
【0034】(3)前記の実施形態では、マスク層を印
刷により形成する例を示したが、ドライフィルムレジス
ト等を用いてマスク層を形成してもよい。その場合、ド
ライフィルムレジストの熱圧着、露光、現像が行われ
る。また、マスク層の除去(剥離)には、メチレンクロ
ライドや水酸化ナトリウム等が用いられる。
【0035】(4)前記の実施形態では、バンプの形成
までを行う工程の例を示したが、バンプの形成後にその
表面に金属層を形成する工程、複数のバンプの間隙部分
に絶縁層を形成する工程、はんだで形成されたバンプの
形状を球状化する工程等を適宜追加してもよい。
【0036】(5)前記の実施形態では、マスク層の除
去をメッキ層のエッチングの直後に行う例を示したが、
マスク層の除去工程の順序はこれに限定されず、例え
ば、バリアメタル層のエッチング工程の直後、下地導電
層のソフトエッチング工程の直後、あるいは、その他の
層の積層後に行ってもよい。
【0037】〔第2実施形態〕第2実施形態について
は、前記の第1実施形態と異なる点についてのみ説明す
る。
【0038】第2実施形態では、図4(1)〜(2)に
示すように、まず、電極部22の各々を被覆するバリア
メタル層23を形成する。本実施形態では、第1実施形
態と同様の金属を、電極部22を構成する金属を触媒と
する無電解メッキにより、電極部22に析出させてバリ
アメタル層23を形成する例を示す。
【0039】無電解メッキを行う際には、予めアルミ製
の電極部22の表面処理、ジンケート処理を行うのが好
ましい。表面処理は表面の有機物やアルミ酸化物等をプ
ラズマ処理やリン酸系溶液で処理し、表面の汚染物質等
を除去するものである。ジンケート処理は、アルミと亜
鉛の置換処理であり、電極表面に無電解メッキを促進さ
せる亜鉛結晶層を形成させるものである。
【0040】無電解メッキの方法としては、金属等が溶
解したメッキ液に、メッキする基板を浸漬し、所定温度
で所定時間処理する方法等が挙げられる。その際、メッ
キ液組成としては、金属イオン源、アルカリ源、還元
剤、及びキレート剤等を含むものが挙げられるが、これ
らは市販のものを使用することができる。
【0041】なお、バリアメタル層23は、エッチング
時に電極部22を保護しつつ、電極部22を短絡させな
いものであればよいため、電極部22全体を完全に被覆
する必要はなく、逆に電極部22の形成されていないチ
ップ部品21の表面を部分的に被覆したものであっても
よい。
【0042】図4(3)〜図5(6)に示す工程は第1
実施形態と同様であるが、第2実施形態ではバリアメタ
ル層22の露出部分を除去する工程が不要である。
【0043】〔第2実施形態の別実施形態〕前記の実施
形態では、バリアメタル層をメッキにより形成する例を
示したが、導電性ペーストを電極部に塗布した後、硬化
させることにより形成することも可能である。その場
合、スクリーン印刷等を用いることができる。
【0044】また、はんだを利用したソルダーコーティ
ング等も可能である。例えば、錫−鉛系のはんだ合金を
用いる場合、メッキ層(銅)のエッチング液としてアル
カリエッチング液を用いれば、はんだが耐性を示すこと
ができる。
【0045】更に、スパッタリングによりクロム又はロ
ジウムでバリアメタル層を形成することも可能である。
その場合、電極部以外の部分をマスク材で覆うことによ
り、電極部のみをバリアメタル層で被覆するようにすれ
ばよい。
【図面の簡単な説明】
【図1】第1実施形態のバンプの形成方法の一例を示す
工程図(1)〜(3)
【図2】第1実施形態のバンプの形成方法の一例を示す
工程図(4)〜(6)
【図3】第1実施形態のバンプの形成方法の一例を示す
工程図(7)〜(9)
【図4】第2実施形態のバンプの形成方法の一例を示す
工程図(1)〜(3)
【図5】第2実施形態のバンプの形成方法の一例を示す
工程図(4)〜(6)
【符号の説明】
11 バリアメタル層(全面被覆) 21 チップ部品 22 電極部 23 バリアメタル層(部分被覆) 24 メッキ層 24a バンプ 25 マスク層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 チップ部品の複数の電極部に、直接又は
    導電層を介して金属製のバンプを形成するバンプの形成
    方法において、 前記電極部を有する部分の略全面に、前記バンプを構成
    する金属のメッキ層を形成した後、そのメッキ層の前記
    バンプを形成する表面部分にマスク層を形成し、次い
    で、そのメッキ層のエッチングを行ってから前記マスク
    層を除去する工程を有することを特徴とするバンプの形
    成方法。
  2. 【請求項2】 チップ部品の複数の電極部に、導電層を
    介して金属製のバンプを形成するバンプの形成方法にお
    いて、 前記電極部を有する部分の略全面にバリアメタル層を形
    成し、更にその略全面に前記バンプを構成する金属を電
    解メッキしてメッキ層を形成した後、そのメッキ層の前
    記バンプを形成する表面部分にマスク層を形成し、次い
    で、そのメッキ層のエッチングを行ってから、前記バリ
    アメタル層の露出部分と前記マスク層とを除去する工程
    を有することを特徴とするバンプの形成方法。
  3. 【請求項3】 チップ部品の複数の電極部に、導電層を
    介して金属製のバンプを形成するバンプの形成方法にお
    いて、 前記電極部の各々を被覆するバリアメタル層を形成し、
    更にそのバリアメタル層を含む略全面に前記バンプを構
    成する金属のメッキ層を形成した後、そのメッキ層の前
    記バンプを形成する表面部分にマスク層を形成し、次い
    で、そのメッキ層のエッチングを行ってから前記マスク
    層を除去する工程を有することを特徴とするバンプの形
    成方法。
JP29521799A 1999-10-18 1999-10-18 バンプの形成方法 Pending JP2001118872A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29521799A JP2001118872A (ja) 1999-10-18 1999-10-18 バンプの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29521799A JP2001118872A (ja) 1999-10-18 1999-10-18 バンプの形成方法

Publications (1)

Publication Number Publication Date
JP2001118872A true JP2001118872A (ja) 2001-04-27

Family

ID=17817729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29521799A Pending JP2001118872A (ja) 1999-10-18 1999-10-18 バンプの形成方法

Country Status (1)

Country Link
JP (1) JP2001118872A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
EP2206145A2 (en) * 2007-09-28 2010-07-14 Tessera, Inc. Flip chip interconnection with double post
WO2012006403A1 (en) * 2010-07-08 2012-01-12 Tessera, Inc. Microelectronic package with dual or multiple - etched flip -chip connectors and corresponding manufacturing method
JP2013141042A (ja) * 2013-04-23 2013-07-18 Invensys Corp バンプ構造およびその製造方法
US8604348B2 (en) 2003-10-06 2013-12-10 Tessera, Inc. Method of making a connection component with posts and pads
US9030001B2 (en) 2010-07-27 2015-05-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9496236B2 (en) 2010-12-10 2016-11-15 Tessera, Inc. Interconnect structure
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604348B2 (en) 2003-10-06 2013-12-10 Tessera, Inc. Method of making a connection component with posts and pads
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
EP2206145A4 (en) * 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
EP2206145A2 (en) * 2007-09-28 2010-07-14 Tessera, Inc. Flip chip interconnection with double post
EP2637202A3 (en) * 2007-09-28 2014-03-12 Tessera, Inc. Flip chip interconnection with etched posts on a microelectronic element joined to etched posts on a substrate by a fusible metal and corresponding manufacturing method
US8884448B2 (en) 2007-09-28 2014-11-11 Tessera, Inc. Flip chip interconnection with double post
JP2009158593A (ja) * 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
WO2012006403A1 (en) * 2010-07-08 2012-01-12 Tessera, Inc. Microelectronic package with dual or multiple - etched flip -chip connectors and corresponding manufacturing method
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8723318B2 (en) 2010-07-08 2014-05-13 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9030001B2 (en) 2010-07-27 2015-05-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9397063B2 (en) 2010-07-27 2016-07-19 Tessera, Inc. Microelectronic packages with nanoparticle joining
US9496236B2 (en) 2010-12-10 2016-11-15 Tessera, Inc. Interconnect structure
JP2013141042A (ja) * 2013-04-23 2013-07-18 Invensys Corp バンプ構造およびその製造方法
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9818713B2 (en) 2015-07-10 2017-11-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10892246B2 (en) 2015-07-10 2021-01-12 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US11710718B2 (en) 2015-07-10 2023-07-25 Adeia Semiconductor Technologies Llc Structures and methods for low temperature bonding using nanoparticles
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles
US12027487B2 (en) 2016-10-27 2024-07-02 Adeia Semiconductor Technologies Llc Structures for low temperature bonding using nanoparticles

Similar Documents

Publication Publication Date Title
JP5808402B2 (ja) はんだ合金堆積物を基板上に形成する方法
US7213329B2 (en) Method of forming a solder ball on a board and the board
JP5808403B2 (ja) はんだ堆積物を基板上に形成する方法
US6931722B2 (en) Method of fabricating printed circuit board with mixed metallurgy pads
JP2003218152A (ja) 半導体装置の製造方法
WO2005067354A1 (ja) プリント配線基板、その製造方法および回路装置
JP4689657B2 (ja) プリント配線基板および半導体装置
JP2001118872A (ja) バンプの形成方法
EP2180770A1 (en) Method to form solder deposits on substrates
EP0748151A1 (en) Method of metal-plating electrode portions of printed-wiring board
JP2005057264A (ja) パッケージ化された電気構造およびその製造方法
JP2005285986A (ja) 柱状金属体の形成方法及び柱状金属体
EP2244285A1 (en) Method to form solder deposits on substrates
JP3589794B2 (ja) 外部接続用電極の製造方法及び外部接続用電極及び 半導体装置
JP2006054467A (ja) 基板のソルダーボールの形成方法及び基板
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JP5169894B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JP2001352005A (ja) 配線基板および半導体装置
KR100726059B1 (ko) 플립칩 조인트 및 보드대면형 솔더 조인트를 위한유기회로보드 상의 전기도금 솔더 형성
JP4157693B2 (ja) 半導体装置及びその製造方法
EP2416634A1 (en) Method to form solder deposits on substrates
JP2003338582A (ja) バンプ形成方法、半導体装置及びその製造方法、回路基板並びに電子機器
JPH0851270A (ja) プリント配線板の製造方法
JP2002043346A (ja) 半導体装置の製造方法