WO2005067354A1 - プリント配線基板、その製造方法および回路装置 - Google Patents

プリント配線基板、その製造方法および回路装置 Download PDF

Info

Publication number
WO2005067354A1
WO2005067354A1 PCT/JP2004/018500 JP2004018500W WO2005067354A1 WO 2005067354 A1 WO2005067354 A1 WO 2005067354A1 JP 2004018500 W JP2004018500 W JP 2004018500W WO 2005067354 A1 WO2005067354 A1 WO 2005067354A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
layer
base metal
wiring board
printed wiring
Prior art date
Application number
PCT/JP2004/018500
Other languages
English (en)
French (fr)
Inventor
Tatsuo Kataoka
Yoshikazu Akashi
Yutaka Iguchi
Original Assignee
Mitsui Mining & Smelting Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining & Smelting Co., Ltd. filed Critical Mitsui Mining & Smelting Co., Ltd.
Priority to US10/583,846 priority Critical patent/US20070145584A1/en
Publication of WO2005067354A1 publication Critical patent/WO2005067354A1/ja

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00Treatment of water, waste water, or sewage
    • C02F1/02Treatment of water, waste water, or sewage by heating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0346Deburring, rounding, bevelling or smoothing conductor edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Definitions

  • the present invention relates to a printed wiring board in which a wiring pattern is formed directly on the surface of an insulating film without using an adhesive, a method for manufacturing the printed wiring board, and a circuit device on which electronic components are mounted. More specifically, the present invention relates to a printed wiring board formed from a two-layer board composed of an insulating film and a metal layer formed on the surface of the insulating film, a method for manufacturing the printed wiring board, and an electronic printed circuit board. It relates to a circuit device on which components are mounted.
  • a wiring board has been manufactured using a copper-clad laminate obtained by laminating a copper foil on the surface of an insulating film such as a polyimide film using an adhesive.
  • the copper-clad laminate as described above is manufactured by heat-pressing a copper foil on an insulating film having an adhesive layer formed on the surface. Therefore, when manufacturing such a copper-clad laminate, the copper foil must be handled alone. However, the lower the copper foil becomes, the thinner the copper foil becomes.The lower limit of the copper foil that can be handled alone is about 91, and when using a thinner copper foil, for example, copper foil with a support The handling becomes very complicated, such as the necessity of using foil. In addition, if a wiring pattern is formed using a copper-clad laminate on which a thin copper foil as described above is attached using an adhesive on the surface of the insulating film, the adhesive used to attach the copper foil is used.
  • the printed wiring board is warped by the heat shrinkage of the printed wiring board.
  • printed wiring boards are becoming thinner and lighter.
  • Such printed wiring boards have a three-layer copper-clad structure consisting of an insulating film, an adhesive, and copper foil. It is becoming impossible to cope with laminates.
  • a laminate having a two-layer structure in which a metal layer is directly laminated on the surface of an insulating film without using an adhesive is used.
  • Such a laminate having a two-layer structure is manufactured by depositing a seed layer metal on the surface of an insulating film such as a polyimide film by a vapor deposition method, a sputtering method or the like. And as above After depositing a copper plating on the surface of the deposited metal, a desired wiring pattern can be formed by applying a photoresist, exposing and developing, and then etching.
  • a two-layer laminate is suitable for manufacturing very fine wiring patterns with a wiring pattern pitch width of less than 30 m formed due to the thin metal copper layer.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-188495 discloses a first metal layer formed on a polyimide resin film by a dry film forming method, and a first metal layer formed on the first metal layer by a plating method.
  • a method of manufacturing a printed wiring board wherein a pattern is formed by etching on a metal-coated polyimide film having a conductive second metal layer, the etching surface is cleaned with an oxidizing agent after the etching.
  • An invention of a method for manufacturing a wiring substrate such as a pudding, which is characterized by the above, is disclosed.
  • Example 5 of Patent Document 1 shows an example in which a nickel-chromium alloy is plasma-deposited to a thickness of lOnm, and then copper is deposited to a thickness of 8 m by a plating method.
  • the metal-coated polyimide film having a two-layer structure formed in this manner By using the metal-coated polyimide film having a two-layer structure formed in this manner, a force capable of forming a fine wiring pattern is obtained. Migration occurs from the metal layer, and short-circuiting between adjacent wiring patterns easily occurs due to migration. In particular, when metals such as nickel and chromium are sputtered onto a polyimide film, some of these metals combine with the components that form the polyimide film, and the metals combined with such polyimide components come into contact with the etchant. Some of them are easily removed and remain on the surface of the polyimide film.
  • a comb-shaped electrode is formed, and a force applied to a wiring pattern formed between the comb-shaped electrodes is applied.
  • a solder resist ink is applied so that a line pattern is formed and the terminal parts (inner leads and outer leads) are exposed, and then cured to form a solder resist layer.
  • the terminal portion is subjected to a plating process, and the terminal portion formed through the process described in the above-mentioned publication is subject to occurrence of migration from the first metal layer formed on the polyimide film. It is difficult to prevent it effectively.
  • Patent Document 2 Japanese Unexamined Patent Application Publication No. 2003-282651 discloses the bonding of the flexible insulating film and the wiring pattern to the surface of the flexible insulating film 2.
  • a metal layer 1 made of an alloy of copper and a metal other than copper is provided, and a composite power flexible circuit board having a copper foil disposed on the surface of the metal layer 1 is described. I have. Further, as shown in FIG. 5, the lead portion of the wiring pattern formed using such a composite is described as remaining in the lower part of the periphery as a non-removed portion, as shown in FIG.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-188495
  • Patent Document 2 JP 2003-282651 A
  • an object of the present invention is to eliminate the problems inherent in a printed wiring board using a two-layer metal-coated polyimide film. [0010] That is, an object of the present invention is to provide a method for manufacturing a printed wiring board whose insulation resistance value is less likely to fluctuate using a two-layer metal-coated polyimide film. Another object of the present invention is to provide a printed wiring board formed as described above, in which the insulation resistance value is less likely to fluctuate.
  • a further object of the present invention is to provide a circuit device in which an electronic component is mounted on a printed wiring board as described above.
  • the printed wiring board of the present invention has a printed wiring board having a wiring pattern comprising a base metal layer and a conductive metal layer formed on the base metal layer on at least one surface of the insulating film.
  • the width of the lower end of the conductive metal layer in the cross section of the wiring pattern is smaller than the width of the upper end of the base metal layer in the cross section.
  • the printed wiring board of the present invention is a printed wiring board in which a wiring pattern comprising a base metal layer and a conductive metal layer formed on the base metal layer is formed on the surface of the insulating film.
  • the substrate also includes a mode in which at least the base metal layer exposed on the side wall of the wiring pattern is concealed by the concealment layer.
  • a conductive metal is deposited on the surface of the base metal layer, and the conductive metal is deposited.
  • Forming a wiring pattern by forming a conductive metal layer and then selectively etching the base metal layer and the conductive metal layer to form a wiring pattern.
  • the conductive metal layer is brought into contact with an etching solution that dissolves the conductive metal to form a wiring pattern, and then is brought into contact with a first treatment solution that dissolves the metal that forms the base metal layer, and then the conductive pattern is formed.
  • the method comprises depositing a base metal layer containing Ni and Cr on at least one surface of the insulating film, and then depositing a conductive metal on the surface of the base metal layer. Forming a conductive metal layer, and then selectively etching the base metal layer and the conductive metal layer to form a wiring pattern.
  • the method comprises contacting the base metal layer and the conductive metal layer with an etching solution that dissolves the conductive metal to form a wiring pattern, and then forming Ni from the metal forming the base metal layer.
  • a contact is made with a first processing solution that dissolves, and then the formed wiring pattern is brought into contact with a microetching solution that dissolves copper to retreat the conductive metal layer and form a contoured base metal layer around the wiring pattern.
  • the method for producing a printed wiring board of the present invention comprises, after depositing a base metal layer on the surface of the insulating film, forming a conductive metal layer by depositing a conductive metal on the surface of the base metal layer, A method of manufacturing a printed wiring board having a step of forming a wiring pattern by selectively etching a base metal layer and a conductive metal layer, wherein the base metal layer and the conductive metal layer are formed of a conductive metal. After forming a wiring pattern by contacting the wiring pattern with an etching solution that dissolves the metal forming the base metal layer, the formed wiring pattern is subjected to a concealment plating process. As
  • an electronic component is mounted on the printed wiring board as described above.
  • the printed wiring board of the present invention is preferably such that the width of the lower end of the conductive metal layer in the cross section of the wiring pattern is smaller than the width of the upper end of the base metal layer in the cross section.
  • the width of the lower end (bottom) of the conductive metal layer in the cross section of the wiring pattern is usually within a range of 0.1 to 4 m from the width of the upper end of the contoured base metal layer in contact with the conductive metal layer.
  • the electric resistance between the wiring patterns formed on the printed wiring board is stable over time as described above, so that the circuit device of the present invention can be used for a long time. Can be used stably.
  • FIG. 1 is a view showing a cross section of a substrate in a step of manufacturing a printed wiring board according to the present invention.
  • FIG. 2 is a view showing a cross section of the substrate in another embodiment of the process of manufacturing the printed wiring board of the present invention.
  • FIG. 3 is a cross-sectional view showing a cross section of the printed wiring board of the present invention.
  • FIG. 4 is a cross-sectional view showing a cross section of another example of the printed wiring board of the present invention.
  • FIG. 5 shows an end of the wiring along the insulating film before the microetching process.
  • FIG. 6 is a SEM photograph of an end of the wiring along the insulating film after microetching.
  • FIG. 7 schematically shows wiring patterns before (FIG. 7 (A)), after (FIG. 7 (B)), and after microetching (FIG. 7 (C)) treatments with the first treatment liquid.
  • FIG. 7 schematically shows wiring patterns before (FIG. 7 (A)), after (FIG. 7 (B)), and after microetching (FIG. 7 (C)) treatments with the first treatment liquid.
  • FIG. 1 and 2 are views showing a cross section of a substrate in a step of manufacturing a printed wiring board according to the present invention.
  • common members are assigned common numbers. Is attached.
  • the printed wiring board of the present invention has a wiring pattern formed on at least one surface of the insulating film. Therefore, in the printed wiring board of the present invention, the wiring pattern is formed on one surface of the insulating film. Or may be formed on two surfaces, the front surface and the back surface of the insulating film.
  • the following description is an example in which a wiring pattern is formed on one surface of an insulating film, and the same can be applied to a case where a wiring pattern is formed on the other surface.
  • the insulating film 11 used is a polyimide film, a polyimide amide film, a polyester, Examples include lensulphide, polyetherimide and liquid crystal polymer. That is, these insulating films 11 have heat resistance to such an extent that they are not deformed by heat when forming a base metal layer 12 described later. Further, the insulating film 11 has acid resistance and alkali resistance to the extent that it is not eroded by an etching solution used for etching or an alkaline solution used for cleaning. As a preference, a polyimide film is preferred! /.
  • Such an insulating film 11 usually has an average thickness of 7 to 80 ⁇ m, preferably 7 to 50 ⁇ m, and particularly preferably 15 to 40 / zm. Since the printed wiring board of the present invention is suitable for forming a thin substrate, it is preferable to use a thinner polyimide film.
  • the surface of the insulating film 11 may be subjected to a roughening treatment using hydrazine or a solution, a plasma treatment, or the like in order to improve the adhesion of the base metal layer 13 described below. Good.
  • a base metal is deposited on at least one surface of such an insulating film to form a base metal layer 12.
  • the base metal layer 12 is formed on at least one surface of the insulating film 11 and improves the adhesion between the conductive metal layer formed on the surface of the base metal layer 12 and the insulating film 11. is there.
  • Examples of the metal forming the base metal layer 12 include copper, nickel, chromium, molybdenum, tungsten, silicon, palladium, titanium, vanadium, iron, cono- lt, manganese, aluminum, zinc, and tin. And tantalum. These metals are They can be used alone or in combination. Nickel among these metals
  • the base metal layer 12 is formed using chromium or an alloy thereof.
  • a base metal layer 12 is preferably formed on the surface of the insulating film 11 by using a dry film forming method such as an evaporation method or a sputtering method.
  • the thickness of such a base metal layer 12 is usually in the range of 100 nm, preferably 2 to 50 nm.
  • the base metal layer 12 is for stably forming the conductive metal layer 20 on this layer, and has a kinetic energy such that a part of the base metal physically digs into the insulating film surface. It is preferably formed by holding and colliding with the insulating film.
  • the base metal layer 12 is particularly preferably a sputtering layer of the base metal as described above.
  • a conductive metal layer 20 is formed on the surface of the base metal layer 12, as shown in FIG.
  • examples of the metal forming the conductive metal layer 20 include copper or copper alloy.
  • Such a conductive metal layer 20 can be formed by a plating method.
  • examples of the plating method include an electric plating method and an electroless plating method.
  • the thickness of the conductive metal layer 20 as shown in FIG. 2 (D) is usually in a range of 118 m, preferably 2 to 12 m.
  • the sputtering metal layer 13 can be formed in the same manner as the base metal layer 12.
  • the base metal layer 12 is formed by a sputtering method using nickel and chromium and the conductive metal layer 20 is a copper layer
  • the sputtering metal layer 13 can be a sputtered copper layer.
  • the thickness of the sputtered copper layer 13 is usually 10 to 2000 nm, preferably 20 to 500 nm.
  • the ratio between the average thickness of the base metal layer 12 and the thickness of the sputtered copper layer 13 is usually in the range of 1: 20-1: 100, preferably 1: 25-1: 60.
  • a conductive metal layer is further formed on the surface of the sputtering copper layer 13 as shown in FIG. 1 (D).
  • the conductive metal layer shown in FIG. 1 (D) is indicated by reference numeral 14 (mesh conductive metal layer).
  • the conductive metal layer with the number 14 can be formed by a method such as a sputtering method or a vapor deposition method, but is preferably formed by a plating method such as an electrolytic plating method or an electroless plating method. That is, the plating conductive metal layer 14 needs to have a certain thickness to form a wiring pattern. Therefore, plating methods such as an electrolytic plating method or an electroless plating method are required.
  • the average thickness of the metal conductive layer 14 thus formed is usually 0.5-40 / zm, preferably 0.5-17.5 / 5 ⁇ , more preferably 1.5-11.
  • the total thickness of the sputtered copper layer 13 and the conductive metal layer 14 is usually 1 to 40 ⁇ m, preferably 1 to 18 ⁇ m, and more preferably 1 to 18 ⁇ m. Is in the range of 2-12 m. Note that it is extremely difficult to find the boundary between the sputtered copper layer 13 and the plating conductive metal layer 14 after the plating conductive metal layer 14 is formed from the cross-sectional structure thereof. Yes, especially when both are formed with the same conductive metal force, the two are integrated. Therefore, in the present invention, when it is not particularly necessary to distinguish between the two, the two are integrated into a conductive metal. Sometimes referred to as the conductive metal layer 20.
  • a photosensitive resin is applied to the surface of the conductive metal layer 20, and The photosensitive resin is exposed and developed to form a desired pattern 15 made of the photosensitive resin.
  • a photosensitive resin that cures when irradiated with light can be used, and a photosensitive resin that cures when exposed to light can be used.
  • sexual fats can also be used.
  • the pattern 15 formed using the photosensitive resin as described above is used as a masking material to selectively form the conductive metal layer 20. Etching is performed to form a desired wiring pattern.
  • the etching agent used here is an etching agent for a conductive metal.
  • a conductive metal etching agent include an etching solution containing ferric chloride as a main component, and a chloride.
  • An etchant containing cupric copper as a main component, an etchant such as sulfuric acid + hydrogen peroxide, and an etchant for such a conductive metal can be used to select the conductive metal layer 20 with an excellent selectivity.
  • Ability to form a wiring pattern by etching with a property The substrate metal layer 12 between the conductive metal layer 20 and the insulating film 11 also has a considerable etching function.
  • the base metal layer 12 is formed on the surface of the insulating film 11 by several nm.
  • the base metal layer 12 can be etched to such an extent that it remains as a very thin layer. That is, the base metal layer forms an extremely thin layer between the wiring patterns, and the base metal layer is formed without being etched under the wiring pattern composed of the conductive metal layer. It has the same thickness as.
  • the desired pattern 15 made of a photosensitive resin at the time of forming the wiring pattern as described above is subjected to, for example, the above-described etching step and, before being subjected to the next step, for example. It is removed by alkaline washing.
  • the surface of the conductive metal layer 20 forming the wiring pattern and the base metal Is preferably etched as shown in FIG. 1 (G) to perform micro-etching for removing an oxide film or the like on the surface.
  • an etching solution generally used as an etching solution for a conductive metal can be used.
  • an etchant used for pickling such as HC1 or HSO.
  • the conductive metal layer 20 is selectively etched as described above, and micro-etching (pickling treatment) is performed as necessary. Then, as shown in FIG. It is treated with a first treatment liquid that can dissolve Ni and Ni alloy such as Ni—Cr alloy forming the base metal layer.
  • a first treatment liquid that can dissolve Ni and Ni alloy such as Ni—Cr alloy forming the base metal layer.
  • Ni here means to dissolve a Ni-Cr alloy or other Ni alloy, leaving almost no Ni residue, but leaving some metals other than Ni (Cr in the case of Ni-Cr alloy ).
  • examples of the first processing solution in which Ni can be dissolved include a mixed solution of sulfuric acid and hydrochloric acid having a concentration of about 5 to 15% by weight.
  • a part of the metal contained in the base metal layer 12 is removed by performing treatment using the first treatment liquid capable of dissolving Ni.
  • the treatment temperature is usually 30 to 55 ° C, preferably 35 to 45 ° C, and the treatment time is usually not longer. It is usually 2-40 seconds, preferably 2-30 seconds.
  • the shortest distance W between the base metal layers varies depending on the wiring pitch. For example, when the wiring pitch is 30 m (designed line width 15 ⁇ m, space width 15 ⁇ m), the shortest distance between the base metal When measured by an electron micrograph (SEM image), the distance W is within the range of 5 to 18 m. This distance W is 33% to 120% of the design space width, and is within the range of 10 to 16 / zm. Often become. For example, when the wiring pitch is 100 / zm (designed line width 50 m, space width 50 m), the width is often 10 to 120% of the design space width.
  • the wiring pattern is formed by adding the thickness of the metal layer to the base metal layer of the wiring pattern to prevent oxidation and to form an alloy layer during bonding of an IC chip or the like. It is preferable that the shortest distance W between them is 5 ⁇ m or more.
  • the fact that the protrusion 21a of the base metal is dissolved and removed here depends on the wiring pitch. However, when the wiring pitch is 30 m, the base metal layer at the base of the protrusion is insulated from the base metal layer. The distance from the boundary to the film to the tip of the projection is the force indicated by "SA" in Fig. 7. This distance SA force SO-6 m (0-40% of the design space width), preferably 0 -5 ⁇ m, more preferably 0-3 m, most preferably 0-2 m, and those within this range are not referred to as protrusions in the present invention.
  • FIG. 7 (C) schematically shows an example of the wiring board in a state where the base metal layer is exposed by micro-etching.
  • the Cu solution is treated with one of solutions such as potassium persulfate (KSO), sodium persulfate (NaSO), and sulfuric acid + HO.
  • KSO potassium persulfate
  • NaSO sodium persulfate
  • sulfuric acid + HO sulfuric acid + HO
  • the turns are selectively microetched to selectively dissolve (retreat) the pattern made of the conductive metal so that the base metal layer (seed layer) projects from the bottom of the pattern.
  • the contact time with the etching solution is long, copper, which is a conductive metal forming a wiring pattern, is dissolved.
  • the contact time between the etchant and the wiring pattern in this micro-etching step is usually about 2 to 60 seconds, preferably about 10 to 45 seconds, because the amount of output increases and the wiring pattern itself becomes thinner.
  • the wiring pattern is formed with a second processing liquid capable of dissolving Cr and dissolving an insulating film such as polyimide.
  • the surface layer of the insulating film 11 that has not been formed is treated. That is, according to the present invention, after the treatment using the first treatment solution capable of dissolving Ni, and further, if necessary, the micro opening etching, the Cr remaining as the base metal layer (seed layer) is obtained. Is partially dissolved, and the undissolved Cr layer portion is treated with a second treatment solution for oxidizing and passivating, thereby removing most of the base metal layer 12 and performing the second treatment.
  • the liquid can passivate the Cr remaining on the surface of the insulating film 11 by several tens of A, and passivate the Cr. Therefore, as shown in FIG. 1 (1) and FIG. 2 (1), by using this second treatment liquid, the base metal layer 12 is removed, and the residual Cr is oxidized to passivation. Can be
  • Examples of the second treatment liquid used here include an aqueous solution of potassium permanganate + KOH, an aqueous solution of potassium dichromate, and an aqueous solution of sodium permanganate + NaOH.
  • the concentration of potassium permanganate is usually 10 to 60 gZl, preferably 25 to 55 gZl, and the concentration of KOH is preferably 10 to 30 gZl. is there.
  • the treatment temperature is usually 40 to 70 ° C., preferably 50 to 65 ° C.
  • the treatment time is usually 10 to 60 seconds. , Preferably for 15-45 seconds.
  • the width W1 of the upper end of the base metal layer 12 at the lower end of the wiring pattern of the obtained printed wiring board is equal to the width of the conductive metal layer 20 (sputtered phosphorus).
  • the width is formed wider than the width W2 of the lower end portion of the sputtering copper layer (the value of W1-W2 is usually 0.1-4.0 m, preferably 0.4-m).
  • the width W3 of the overhang portion of the base metal layer 12 on one side is usually equal to the width (cross-sectional width) of the base metal layer 12 on one side of the overhang portion of the base metal layer 12. It is desirable that the width W3 is generally 0.05 to 2.0 m, preferably 0.2 to 1.0 m wider than the width W2 of the lower end portion of the conductive metal layer.
  • FIGS. 5 and 6 show SEM photographs (FE-SEM photographs) of the end of the wiring along the insulating film before and after the microetching process.
  • the white part at the lower right is the conductive metal layer (copper layer) of the wiring, and the micro-etching process performed in the state shown in FIG.
  • W3 about 0.4 / zm
  • the wiring patterns After forming the wiring patterns as described above, it is preferable to perform a concealing process so as to conceal at least the base metal formed at the lower part of the side wall of each of the formed wiring patterns. That is, as shown in FIG. 1 (J) and FIG. 2 (J), and FIG. 3 and FIG. 4, in the printed wiring board of the present invention, after forming the wiring pattern and before forming the solder resist layer, The exposed portion of the base metal layer 12 at the lower end of the pattern may be concealed by the concealment layer 16.
  • the concealed plating layer 16 can be formed on the entire wiring pattern by concealing at least the base metal layer 12 at the lower end of the wiring pattern.
  • the concealed plating layer thus formed includes a tin plating layer, a gold plating layer, a nickel-gold plating layer, a solder plating layer, a lead-free solder plating layer, a Pd plating layer, a Ni plating layer, a Zn plating layer, and a Cr plating layer.
  • a tin plating layer, a gold plating layer, a nickel plating layer, and a nickel-gold plating layer are preferable as long as they are at least one kind of plating layer from which the group strength is also selected. Further, as described later, after the pattern is partially covered with a solder resist before plating, the exposed portion may be plated with the above-described metal.
  • the thickness of such a concealing plating layer can be appropriately selected depending on the type of plating.
  • the thickness of the plating layer is usually 0.005 to 5. O ⁇ m, preferably 0.005. — 3.
  • the thickness is set within the range of O / zm.
  • plating may be performed on the entire surface, a solder resist may be partially printed, and then the same metal may be plated again on exposed portions. Concealment message of such thickness Even when the key layer is formed, migration from the base metal layer 12 does not occur.
  • Such a concealed plating layer can be formed by an electrolytic plating method or an electroless plating method.
  • the concealment plating process on the wiring pattern in this manner, the surface of the passivated base metal layer on the insulating substrate side of the wiring pattern is concealed by the concealment plating layer, and a potential difference is generated between dissimilar metals.
  • the insulation resistance between the wires is sufficiently high, migration from the base metal layer can be effectively prevented.
  • the base metal layer 12 serving as a base is passivated! / Don't happen! / ,.
  • solder resist ink After concealing the side surface of the base metal layer on which the wiring pattern is formed by concealment treatment or without concealment, the solder resist ink is so exposed that the terminal portion of the wiring pattern is exposed. Is applied and cured to form a solder resist layer.
  • the terminal portions exposed from the solder resist layer are plated.
  • the plating process is usually performed for bonding to an electronic component, and the plating layer obtained by this process forms a surface of the internal connection terminal and a surface of the external connection terminal formed on the printed wiring board. Is formed.
  • the plating layer may have the same plating layer strength as formed on the entire wiring pattern before the formation of the solder resist layer.
  • the first plating layer may be formed on the entire wiring pattern, and the plating layer may be formed on portions other than the terminal portions.
  • the second plating layer may be formed only on the terminal portion after the formation of the solder resist layer.
  • Examples of such a plating layer include an electroless tin plating, an electrolytic tin plating, a solder plating, a nickel plating, a nickel gold plating, a Cu-Sn plating, and a Sn-Bi plating.
  • This plating layer may be the same as or different from the concealing plating layer for concealing the base metal layer forming the wiring pattern. No migration occurs due to this treatment, even if the concealment scheme is porous so that the base metal layer is not sufficiently covered, or the plating layer is extremely thin and porous.
  • the concealed plating layer formed over the entire wiring pattern can be used in combination as a plating layer for ordinary bonding and the like.
  • the thickness of the plating layer formed in this manner is usually 0 to 5 ⁇ m, preferably 0 to 3 ⁇ m.
  • the plating layer in this case is heated due to curing of the solder resist layer, etc., and alloying with these metals may progress on the surface side in contact with the base metal layer and Z or the conductive metal layer. is there.
  • a tin plating layer is formed, a Cu—Sn alloy layer is formed at the interface with conductive metal copper (particularly a copper layer).
  • the alloying of the outermost surface of the plating layer provided in the terminal portion, which is to be joined to the external electrode or the like does not proceed, and if not, the original metal composition is maintained.
  • the base metal layer 12 serving as a base is passivated, so that the tin plating layer force from this portion does not generate a whistling force.
  • the electric resistance value between the wiring patterns fluctuates significantly due to migration or the like.
  • the printed wiring board and the circuit device of the present invention have a practical property between the insulation resistance after the voltage is continuously applied for a long time during which migration and the like do not occur and the insulation resistance before the voltage is applied. No fluctuation is observed, and the printed wiring board has very high reliability.
  • the printed wiring board of the present invention has a wiring pattern (or lead) having a width of 30 m or less, preferably 25 to 5 ⁇ m, and a pitch width of 50 ⁇ m or less. It is suitable for a printed wiring board having a pitch width of 40 to 10 ⁇ m.
  • Such printed circuit boards include printed circuit boards (PWB), TAB (Tape Automated Bonding) tape, COF (Chip On Film), CSP (Chip Size Package), BGA (Ball Grid Array), ⁇ ⁇ ⁇ -Ball Grid Array), FPC (Flexible Printed Circuit), etc.
  • the printed wiring board of the present invention has a structure in which a wiring pattern is formed on the surface of a polyimide film which is an insulating film. An electronic component is mounted on a part of the wiring pattern. Is also good. The electronic component mounted in this manner is usually sealed with a sealing resin to form a circuit device.
  • the printed wiring board and the method of the present invention will be described specifically with reference to examples. The present invention is not limited to these.
  • insulation resistance values in the following Examples and Comparative Examples are all measured values at room temperature outside a thermo-hygrostat.
  • One surface of a polyimide film having an average thickness of 38 ⁇ m was subjected to roughing treatment by reverse sputtering, and then a nickel-chromium alloy was sputtered under the following conditions.
  • a chromium-nickel alloy layer having an average thickness of 40 nm was formed as a base metal layer.
  • Copper was deposited on the surface of the sputtered copper layer formed as described above by an electric plating method to form an electrolytic copper layer (electric plating copper layer) having a thickness of 8 ⁇ m.
  • a photosensitive resin is applied to the surface of the electrolytic copper layer thus formed, exposed and developed, so that the wiring pitch becomes 30 m (line width: 15 ⁇ m, space width: 15 ⁇ m).
  • a pattern of a comb-shaped electrode is formed on the substrate, and using this pattern as a masking material, the copper layer is etched for 30 seconds using a 12% concentration copper salt etching solution containing HCl; 100 g / liter and containing 12%. Manufactured.
  • the film carrier was treated at 50 ° C. for 30 seconds to dissolve Ni in the base metal layer having a Ni—Cr alloy strength.
  • the formed wiring pattern was subjected to electroless tin plating to a thickness of 0.01 ⁇ m.
  • solder resist layer was formed so as to expose the connection terminals and the external connection terminals.
  • a 0.5 m thick Sn plating is applied to the internal connection terminals and the external connection terminals exposed from the solder resist layer, and heated to a predetermined pure Sn layer (Sn plating total thickness: 0.51 ⁇ m). m, pure Sn layer thickness: 0.25 ⁇ m). After the Sn plating, FE-SEM randomly changed the location and observed 10 places. The shortest distance between the base metal of the wiring was 15. It was present independently between the protrusions and lines of the base metal layer. No base metal layer was observed.
  • the printed wiring board on which the comb electrodes were formed was subjected to a continuity test (HHBT) for 1000 hours by applying a voltage of 40 V under the conditions of 85 ° C. and 85% RH.
  • the continuity test is accelerated test, the time period force eg insulation resistance to a short circuit occurs is to below 1 X 10 8 ⁇ is, those less than 1000 hours, be used as a general substrate Cannot be done.
  • the insulation resistance before the insulation reliability test was 4 4 10 14 ⁇ , which is higher than that of the comparative example.
  • the insulation resistance measured after the insulation reliability test was 2 ⁇ 10 14 ⁇ . No substantial difference was found in the insulation resistance due to the applied voltage.
  • a photosensitive resin is applied to the surface of the thus formed electrolytic copper layer, exposed and developed, and a comb-shaped electrode is formed so that the wiring pitch becomes 30 m (line width: 15 ⁇ m, space width: 15 ⁇ m).
  • the copper layer is etched for 30 seconds using a 12% concentration of a copper salt etchant containing HCl; 100 g / liter and containing 12% to form a wiring pattern. Manufactured.
  • the film carrier was treated at 50 ° C. for 30 seconds to dissolve Ni in the base metal layer having a Ni—Cr alloy strength.
  • the mixture was treated at 65 ° C for 30 seconds to dissolve Cr contained in the base metal layer.
  • This second treatment liquid can dissolve and remove chromium in the base metal layer and passivate a small amount of remaining chromium by passivation.
  • the formed wiring pattern was subjected to electroless tin plating to a thickness of 0.01 ⁇ m.
  • solder resist layer was formed so as to expose the connection terminals and the external connection terminals.
  • a 0.5 m thick Sn plating is applied to the internal connection terminals and the external connection terminals exposed from the solder resist layer, and heated to a predetermined pure Sn layer (Sn plating total thickness: 0.51 ⁇ m). m, pure Sn layer thickness: 0.25 ⁇ m).
  • Sn plating total thickness 0.51 ⁇ m
  • m, pure Sn layer thickness 0.25 ⁇ m
  • FE-SEM randomly changed the location and observed 10 places.
  • the shortest distance between the base metal of the wiring was 15. It was present independently between the protrusions and lines of the base metal layer. No base metal layer was observed.
  • the printed wiring board on which the comb electrodes were formed was subjected to a continuity test (HHBT) for 1000 hours by applying a voltage of 40 V under the conditions of 85 ° C. and 85% RH.
  • the insulation resistance before the insulation reliability test was 4 ⁇ 10 14 ⁇ , which is higher than that of the comparative example.
  • the insulation resistance measured after the insulation reliability test was 3
  • Example 1 a polyimide film having an average thickness of 75 m (UPILEX S, manufactured by Ube Industries, Ltd.) was used, and one surface of the polyimide film was roughened by reverse sputtering. In the same manner as in Example 1, a nickel-chromium alloy was sputtered to form a chromium-nickel alloy layer having an average thickness of 30 nm, which was used as a base metal layer.
  • UPILEX S manufactured by Ube Industries, Ltd.
  • Copper was deposited on the surface of the sputtered copper layer formed as described above by an electric plating method to form an electrolytic copper layer having a thickness of 8 ⁇ m.
  • a photosensitive resin is applied to the surface of the copper layer thus formed, exposed and developed to form a comb-shaped electrode pattern having a wiring pitch force of S30 ⁇ m, and this pattern is used as a masking material.
  • the copper layer using HCl; a 12% concentration of copper salt etchant containing lOOg / liter.
  • the wiring pattern was manufactured by etching for 30 seconds.
  • the formed masking material was removed, and then a treatment was performed at 30 ° C. for 10 seconds using an HC1 solution as a pickling solution to pickle the copper layer and the base metal layer (Ni—Cr alloy).
  • the first treatment liquid containing 13g / L of HC1 + 13g / L of HSO was included.
  • Ni of the base metal layer made of Ni—Cr alloy was dissolved at 55 ° C. for 20 seconds.
  • solder resist layer was formed so as to expose the connection terminals and the external connection terminals.
  • a 0.45 ⁇ m thick Sn plating is applied to the internal connection terminals and the external connection terminals exposed from the solder resist layer, and heated to a predetermined pure Sn layer (pure Sn layer thickness: 0.2 m). ) was formed. After the Sn plating, FE-SEM randomly changed the location and observed 10 places. The shortest distance between the base metal of the wiring was 16.O / zm. No residual base metal layer was observed.
  • the printed wiring board on which the comb-shaped electrodes were formed was subjected to a continuity test (HHBT) for 1000 hours by applying a voltage of 40 V under the conditions of 85 ° C. and 85% RH.
  • the insulation resistance before the insulation reliability test was 5 ⁇ 10 14 ⁇ higher than that of the comparative example, and the insulation resistance measured after the insulation reliability test was 3 ⁇ 10 " ⁇ . No substantial difference in insulation resistance was observed due to the application of.
  • Example 2 a polyimide film having an average thickness of 75 m (UPILEX S manufactured by Ube Industries, Ltd.) was used, and one surface of the polyimide film was roughened by reverse sputtering.
  • a nickel-chromium alloy was sputtered to form a chromium-nickel alloy layer having an average thickness of 30 nm, which was used as a base metal layer.
  • Copper was deposited on the surface of the sputtered copper layer formed as described above by an electric plating method to form an 8 ⁇ m-thick electrolytic copper layer (conductive metal layer).
  • a photosensitive resin is applied to the surface of the copper layer thus formed, exposed and developed to form a comb-shaped electrode pattern having a wiring pitch force of S30 ⁇ m.
  • the layer was etched for 30 seconds using a 12% concentration of a copper salt etchant containing HC1; 100 g / liter to produce a wiring pattern.
  • the formed masking material was removed, and then a treatment was carried out at 30 ° C. for 10 seconds using an HC1 solution as a pickling solution to pickle the copper layer and the base metal layer (Ni—Cr alloy).
  • the first treatment liquid containing 13 g / l of HC1 + 13 g / l of H 2 SO 4 was contained.
  • the Ni in the base metal layer made of Ni—Cr alloy was dissolved at 55 ° C. for 20 seconds using the solution.
  • solder resist layer was formed so as to expose the connection terminals and the external connection terminals.
  • a 0.45 ⁇ m thick Sn plating is applied to the internal connection terminals and the external connection terminals exposed from the solder resist layer, and heated to a predetermined pure Sn layer (pure Sn layer thickness: 0.2 m). ) was formed. After the Sn plating, FE-SEM randomly changed the location and observed 10 places. The shortest distance between the base metal of the wiring was 16.O / zm. No residual base metal layer was observed.
  • the printed wiring board on which the comb-shaped electrodes were formed was subjected to a continuity test (HHBT) for 1000 hours by applying a voltage of 40V under the conditions of 85 ° C and 85% RH.
  • the insulation resistance before the insulation reliability test was 5 ⁇ 10 14 ⁇ higher than that of the comparative example, and the insulation resistance measured after the insulation reliability test was 2 ⁇ 10 " ⁇ . No substantial difference in insulation resistance was observed due to the application of.
  • a printed wiring board was manufactured in the same manner as in Example 1, except that the Cu conductor was dissolved by 1.0 / zm in the depth direction by microetching.
  • a continuity test was performed on the printed wiring board on which the comb electrodes were formed in this manner by applying a voltage of 40 V at 85 ° C and 85% RH for 1000 hours.
  • the insulation resistance before the insulation reliability test was 6 ⁇ 10 14 ⁇ higher than that of the comparative example, and the insulation resistance measured after the insulation reliability test was 5 ⁇ 10 " ⁇ . No substantial difference in insulation resistance was observed due to the application of. [0095] The results are shown in Table 1.
  • a printed wiring board was manufactured in the same manner as in Example 2, except that the Cu conductor was dissolved in the depth direction by 1.0 / zm by microetching.
  • a continuity test was performed on the printed wiring board on which the comb electrodes were formed in this manner by applying a voltage of 40 V at 85 ° C and 85% RH for 1000 hours.
  • the insulation resistance before the insulation reliability test was 6 ⁇ 10 14 ⁇ higher than that of the comparative example.
  • the insulation resistance measured after the insulation reliability test was 5 510 " ⁇ , and the voltage between No substantial difference in insulation resistance was observed due to the application of.
  • a 25 ⁇ m-thick polyimide film manufactured by Toray DuPont under the trade name “Kapton 100ENJ” was treated in a 30% hydrazine KOH aqueous solution for 60 seconds. Then, it was washed with pure water for 10 minutes and dried at room temperature.
  • This polyimide film was placed in a vacuum deposition apparatus, and after a plasma treatment, a Ni'Cr alloy was deposited to a thickness of 40 nm by sputtering, and copper was deposited to a thickness of 8 ⁇ m by a plating method to form a metal-coated polyimide substrate. Obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Hydrology & Water Resources (AREA)
  • Water Supply & Treatment (AREA)
  • Environmental & Geological Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

 〔解決手段〕  本発明のプリント配線基板は、絶縁フィルムの少なくとも一方の表面に、基材金属層と該基材金属層上に形成された導電性金属層とからなり、該配線パターンの断面における導電性金属層の下端部の幅が、該断面における基材金属層の上端部の幅よりも小さいことを特徴とし、また、本発明の回路装置は、上記のプリント配線基板に電子部品が実装されてなる。本発明のプリント配線基板の製造方法は、基材金属層と導電性金属層とを、導電性金属を溶解するエッチング液と接触させて、配線パターンを形成した後、基材金属層を形成する金属を溶解する第1処理液と接触させ、次いで導電性金属を選択的に溶解するマイクロエッチング液と接触させた後、第1処理液とは異なる化学組成の第2処理液と接触させることを特徴としている。  〔効果〕  本発明によれば、基材金属層からのマイグレーションが発生しにくく、電圧を印加した後の端子間抵抗値の変動が著しく小さい。

Description

明 細 書
プリント配線基板、その製造方法および回路装置
技術分野
[0001] 本発明は、絶縁フィルムの表面に配線パターンが接着剤を介さずに直接形成され ているプリント配線基板およびこのプリント配線基板を製造する方法ならびに電子部 品が実装された回路装置に関する。さらに詳しくは本発明は、絶縁フィルムと、この絶 縁フィルムの表面に形成された金属層とからなる 2層構成の基板から形成されるプリ ント配線基板およびその製造方法ならびにこのプリント配線基板に電子部品が実装 された回路装置に関する。
背景技術
[0002] 従来カゝらポリイミドフィルムなどの絶縁フィルムの表面に接着剤を用いて銅箔を積層 した銅張り積層板を用いて配線基板が製造されて 、る。
上記のような銅張り積層板は、表面に接着剤層が形成された絶縁フィルムに、銅箔 を加熱圧着することにより製造される。したがって、このような銅張り積層板を製造す る際には、銅箔を単独で取り扱わなければならない。し力しながら、銅箔は薄くなるほ ど腰が弱くなり、単独で取り扱える銅箔の下限は 9一 程度であり、これよりも薄 い銅箔を用いる場合には、例えば支持体付の銅箔を用いることが必要になるなど、そ の取り扱いが非常に煩雑になる。また、絶縁フィルムの表面に接着剤を用いて、上記 のような薄い銅箔を貼着した銅張り積層板を使用して配線パターンを形成すると、銅 箔を貼着するために使用した接着剤の熱収縮によりプリント配線基板に反り変形が 生ずる。特に電子機器の小型軽量化に伴い、プリント配線基板も薄化、軽量化が進 んでおり、このようなプリント配線基板には、絶縁フィルム、接着剤および銅箔からな る 3層構造の銅張り積層板では対応できなくなりつつある。
[0003] そこで、こうした 3層構造の銅張り積層板に代わって、絶縁フィルム表面に接着剤を 介さずに直接金属層を積層した 2層構造の積層体が使用されている。このような 2層 構造の積層体は、ポリイミドフィルムなどの絶縁フィルムの表面に、蒸着法、スパッタリ ング法などによりシード層金属を析出させることにより製造される。そして、上記のよう にして析出した金属の表面に銅メツキを付着させた後、フォトレジストを塗布し、露光' 現像し、次いでエッチングすることにより所望の配線パターンを形成することができる
。特に 2層構成の積層体は、金属銅層が薄いために形成される配線パターンピッチ 幅が 30 mに満たないような非常に微細な配線パターンを製造するのに適している
[0004] ところで、特許文献 1 (特開 2003— 188495号公報)には、ポリイミド榭脂フィルムに 乾式製膜法で形成された第 1金属層と第 1金属層の上にメツキ法で形成された導電 性を有する第 2金属層とを有する金属被覆ポリイミドフィルムに、エッチング法によつ てパターンを形成するプリント配線基板の製造方法において、前記エッチング後にェ ツチング表面を酸化剤による洗浄処理を行うことを特徴とするプリン等配線基板の製 造方法の発明が開示されている。また、この特許文献 1の実施例 5には、ニッケル'ク ロム合金を厚さ lOnmにプラズマ蒸着し、次いでメツキ法で銅を 8 mの厚さで析出さ せた例が示されている。
[0005] このようにして形成された 2層構成の金属被覆ポリイミドフィルムを用いることにより、 微細な配線パターンを形成することができる力 ポリイミドフィルム上に析出された-ッ ケル ·クロムなどの第 1金属層からはマイグレーションが発生しやすぐマイグレーショ ンにより隣接する配線パターンとの間で短絡が形成されやすい。特に、ポリイミドフィ ルムにニッケル、クロムなどの金属をスパッタリングすると、これらの金属の一部がポリ イミドフィルムを形成する成分と結合してこのようなポリイミド成分と結合した金属は、 エッチング液との接触によっては除去されにくぐポリイミドフィルムの表面に残留しや すい。そして、このような金属が配線パターン間のポリイミドフィルム表面に残存すると 、配線パターンを形成する基材金属層から僅か〖こマイグレーションが生じた場合でも 、ポリイミドフィルム表面に残存する金属を介して隣接する配線パターンとの間で短絡 が発生しやすくなるという問題がある。
[0006] なお、上記公報に記載されているように櫛型電極を形成して、この櫛型電極間にお けるようにして形成された配線パターンにメツキ処理される力 このメツキ処理は、配 線パターンを形成し端子部分 (インナーリード、アウターリード)が露出するようにソル ダーレジストインクを塗布し、硬化させてソルダーレジスト層を形成した後、露出して いる端子部分をメツキ処理するのが一般的であり、上記公報に記載されているような 工程を経て形成された端子部分は、ポリイミドフィルム上に形成された第 1金属層から のマイグレーションの発生を有効に防止することは困難である。
[0007] また、特許文献 2 (特開 2003— 282651号公報)の段落〔0004〕、 [0005]には、可 橈性絶縁フィルム 2の表面に、可撓性絶縁フィルムと配線パターンとの接着強度を確 保するために、銅と銅以外の金属との合金からなる金属層 1を設け、この金属層 1の 表面に銅箔を配置した複合体力 フレキシブル回路基板を製造することが記載され ている。さらに、こうした複合体を用いて形成された配線パターンのリード部分には、 図 5に示されて 、るように、周縁下部に金属層 1が未除去部として残留すると記載さ れており、この未除去部を原因としてメツキ金属の異常析出 6が形成されると記載され ており、このメツキ金属の異常析出 6の部分からスズの結晶が成長して「ホイス力」とな り、それにより配線パターンにショートが発生すると記載されている。すなわち、特許 文献 2においては、配線パターンの接着強度を確保するために設けた金属層 1をそ のままの状態にしてその表面にスズメツキ層を形成すると、形成されたスズメツキ層か らホイス力が発生するので、段落〔0023〕に示されるように、この金属層 1を完全に除 去しているのである。
[0008] し力しながら、こうした金属層 1を配線パターンの外周力も完全に除去することは極 めて困難であり、特許文献 2に記載されている方法では、微量ながら配線パターンの 外周下部に金属層 1がそのままの状態で残存し、こうした残存金属層 1に起因して析 出したスズメツキ層力ものホイス力の発生を完全に防止することはできない。
特許文献 1:特開 2003— 188495号公報
特許文献 2 :特開 2003— 282651号公報
発明の開示
発明が解決しょうとする課題
[0009] 本発明は、絶縁フィルムの表面に接着剤を介さずに金属層が設けれた 2層構成の 金属被覆ポリイミドフィルムを使用することにより特異的に生ずる電圧印加後に絶縁 抵抗が低下するという 2層構成の金属被覆ポリイミドフィルムを用いたプリント配線基 板特有の問題点を解消することを目的とするものである。 [0010] すなわち、本発明は、 2層構成の金属被覆ポリイミドフィルムを用いて、絶縁抵抗値 が変動しにくいプリント配線基板を製造する方法を提供することを目的としている。 また、本発明は、上記のようにして形成された絶縁抵抗値が変動しにくいプリント配 線基板を提供することを目的として!、る。
[0011] さらに、本発明は、上記のようなプリント配線基板に電子部品が実装された回路装 置を提供することを目的として!/、る。
課題を解決するための手段
[0012] 本発明のプリント配線基板は、絶縁フィルムの少なくとも一方の表面に、基材金属 層と該基材金属層上に形成された導電性金属層とからなる配線パターンを有するプ リント配線基板であって、該配線パターンの断面における導電性金属層の下端部の 幅力 該断面における基材金属層の上端部の幅よりも小さいことを特徴としている。さ らに、本発明のプリント配線基板は、絶縁フィルムの表面に、基材金属層と、該基材 金属層上に形成された導電性金属層とからなる配線パターンが形成されたプリント配 線基板であって、少なくとも該配線パターンの側壁部に露出する基材金属層が、隠 蔽メツキ層により隠蔽されて 、る態様をも包含するものである。
[0013] また、本発明のプリント配線基板の製造方法は、絶縁フィルムの少なくとも一方の表 面に基材金属層を析出させた後、該基材金属層表面に導電性金属を析出させて導 電性金属層を形成し、次いで、基材金属層と導電性金属層とを選択的にエッチング して配線パターンを形成する工程を有するプリント配線基板の製造方法であり、該基 材金属層と導電性金属層とを、導電性金属を溶解するエッチング液と接触させて、 配線パターンを形成した後、基材金属層を形成する金属を溶解する第 1処理液と接 触させ、次いで導電性金属を選択的に溶解するマイクロエッチング液と接触させた後 、第 1処理液とは異なる化学組成を有し、且つ導電性金属に対するよりも基材金属層 形成金属に対して高い選択性で作用する第 2処理液と接触させることを特徴としてい る。さらに本発明のプリント配線基板の製造方法は、絶縁フィルムの少なくとも一方の 表面に Niおよび Crを含む基材金属層を析出させた後、該基材金属層表面に導電 性金属を析出させて導電性金属層を形成し、次いで、基材金属層と導電性金属層と を選択的にエッチングして配線パターンを形成する工程を有するプリント配線基板の 製法であり、該基材金属層と導電性金属層とを、導電性金属を溶解するエッチング 液と接触させて、配線パターンを形成した後、基材金属層を形成する金属のうち、 Ni を溶解する第 1処理液と接触させ、次いで、該形成された配線パターンを、銅を溶解 するマイクロエッチング液と接触させて導電性金属層を後退させ配線パターンの周囲 に輪郭状に基材金属層を露出させた後、 Crを溶解させるか、または残存した僅かな Crを不導体膜に変化させる第 2処理液と接触させることが好ましい。さらに、本発明 のプリント配線基板の製造方法は、絶縁フィルム表面に基材金属層を析出させた後 、該基材金属層表面に導電性金属を析出させて導電性金属層を形成し、次いで、 基材金属層と導電性金属層とを選択的にエッチングして配線パターンを形成するェ 程を有するプリント配線基板の製法であり、該基材金属層と導電性金属層とを導電 性金属を溶解するエッチング液と接触させて、配線パターンを形成した後、基材金属 層を形成する金属を溶解するエッチング液と接触させ、次いで、該形成された配線 パターンを隠蔽メツキ処理することを特徴として 、る。
[0014] さらに、本発明の回路装置は、上記のようなプリント配線基板に電子部品が実装さ れている。
発明の効果
[0015] 本発明のプリント配線基板は、該配線パターンの断面における導電性金属層の下 端部の幅が、該断面における基材金属層の上端部の幅よりも小さいことにより、好ま しくは、配線パターンの断面における導電性金属層の下端部(ボトム)の幅力 この導 電性金属層と接する輪郭状基材金属層の上端部の幅よりも通常 0. 1— 4 mの範囲 内で小さく形成することにより、さらに、配線パターンの底部にある基材金属層の少な くとも側面を隠蔽メツキする態様を採れば、この基材金属層からのマイグレーションが さらに生じにくぐ従って、本発明のプリント配線基板は、電圧を印加した後の端子間 抵抗値の変動が著しく少な 、。
[0016] 本発明では、配線パターンの周囲にある基材金属層は、不働態化されているので 、この基材金属層の表面に形成されたメツキ層からはホイス力は発生しない。
さらに、本発明の回路装置は、上記のようにプリント配線基板に形成された配線パ ターン間の電気抵抗値が経時的に安定しているので、本発明の回路装置は長時間 安定に使用することができる。
図面の簡単な説明
017] [図 1]図 1は、本発明のプリント配線基板を製造する工程における基板の断面を示す 図である。
[図 2]図 2は、本発明のプリント配線基板を製造する工程の他の態様における基板の 断面を示す図である。
[図 3]図 3は、本発明のプリント配線基板の断面を示す断面図である。
[図 4]図 4は、本発明のプリント配線基板の他の例の断面を示す断面図である。
[図 5]図 5は、マイクロエッチング処理前における配線の絶縁フィルムに沿った端部の
SEM写真である。
[図 6]図 6は、マイクロエッチング後においける配線の絶縁フィルムに沿った端部の S EM写真である。
[図 7]図 7は、第 1処理液による処理前(図 7(A))、処理後(図 7(B))およびマイクロエ ツチング処理後(図 7 (C) )における配線パターンを模式的に示す図である。
符号の説明
Figure imgf000008_0001
•絶縁フィルム
12·· •基材金属層
13·· 'スパッタリング銅層
14·· 'メツキ銅層
16·· •隠蔽メツキ層
20·· •導電性金属層 (銅層)
21·· •基材金属層露出部
21a- ··基材金属層の突起
21b- • .独立した基材金属層の残部
発明を実施するための最良の形態
次に本発明のプリント配線基板について、製造方法に沿って具体的に説明する。 図 1および図 2は、本発明のプリント配線基板を製造する工程における基板の断面 を示す図である。なお、以下に示す図面においては共通する部材には共通する付番 を付してある。
[0020] 本発明のプリント配線基板は、絶縁フィルムの少なくとも一方の面に配線パターン が形成されてなり、従って、本発明のプリント配線基板においては、配線パターンは 絶縁フィルムの一方の面に形成されていても、絶縁フィルムの表面および裏面の 2面 に形成されていてもよい。以下の説明は、絶縁フィルムの一方の面に配線パターンを 形成する例を示すものであり、もう一方の面に配線パターンを形成する場合にも同様 にして形成することができる。
[0021] 図 1 (A)および図 2 (A)に示すように、本発明のプリント配線基板の製造方法では、 使用する絶縁フィルム 11としては、ポリイミドフィルム、ポリイミドアミドフィルム、ポリエ ステル、ポリフエ-レンサルファイド、ポリエーテルイミドおよび液晶ポリマー等を挙げ ることできる。すなわち、これらの絶縁フィルム 11は、後述する基材金属層 12を形成 する際の熱によって変形することない程度の耐熱性を有している。また、エッチングの 際に使用されるエッチング液、あるいは、洗浄の際に使用されるアルカリ溶液などに 侵食されることがない程度に耐酸'耐アルカリ性を有しており、こうした特性を有する 絶縁フィルム 11としては、ポリイミドフィルムが好まし!/、。
[0022] このような絶縁フィルム 11は、通常は 7— 80 μ m、好ましくは 7— 50 μ m、特に好ま しくは 15— 40 /z mの平均厚さを有している。本発明のプリント配線基板は、薄い基板 を形成するのに適して 、るので、より薄 、ポリイミドフィルムを使用することが好ま ヽ 。なお、このような絶縁フィルム 11の表面は、下記の基材金属層 13の密着性を向上 させるために、ヒドラジン ·ΚΟΗ液などを用いた粗ィ匕処理、プラズマ処理などが施さ れていてもよい。
[0023] このような絶縁フィルムの少なくとも一方の表面に、図 1 (Β)および図 2 (B)に示すよ うに、基材金属を析出させて、基材金属層 12を形成する。この基材金属層 12は、絶 縁フィルム 11の少なくとも一方の面に形成され、この基材金属層 12の表面に形成さ れる導電性金属層と絶縁フィルム 11との密着性を向上させるものである。
[0024] このような基材金属層 12を形成する金属の例としては、銅、ニッケル、クロム、モリブ デン、タングステン、シリコン、パラジウム、チタン、バナジウム、鉄、コノルト、マンガン 、アルミニウム、亜鉛、スズおよびタンタルなどを挙げることができる。これらの金属は 単独であるいは組み合わせて使用することができる。これらの金属の中でもニッケル
、クロムまたはこれらの合金を用いて基材金属層 12を形成することが好ましい。このよ うな基材金属層 12は、絶縁フィルム 11の表面に蒸着法、スパッタリング法などの乾式 の製膜法を使用して形成することが好ましい。このような基材金属層 12の厚さは、通 常は、 1一 100nm、好ましくは 2— 50nmの範囲内にある。この基材金属層 12は、こ の層の上に導電性金属層 20を安定に形成するためのものであり、基材金属の一部 が絶縁フィルム表面に物理的に食い込む程度の運動エネルギーを持って絶縁フィル ムと衝突することにより形成されたものであることが好ましい。
[0025] 本発明では、基材金属層 12は、上記のような基材金属のスパッタリング層であるこ とが特に好ましい。
上記のように基材金属層 12を形成した後、図 2 (D)に示すように、この基材金属層 12の表面に導電性金属層 20を形成する。本発明において、導電性金属層 20を形 成する金属の例としては、銅あるいは銅合金を挙げることができる。このような導電性 金属層 20は、メツキ法により形成することができる。ここでメツキ法としては、電気メッ キ法および無電解メツキ法を挙げることができる。
[0026] 本発明において、図 2 (D)に示すような導電性金属層 20の厚さは通常は 1一 18 m、好ましくは 2— 12 mの範囲内にある。
なお、本発明では、上記のような基材金属層 12を形成し、この基材金属層 12の表 面に導電性金属層 20を形成する前に、図 1 (C)に示すように、上記の基材金属層 1 2の表面に導電性金属層 20と同一の金属(例えば銅)を用いて、上記の基材金属層 12と同じ方法でスパッタリング金属層 13を形成することもできる。例えば、基材金属 層 12をニッケルおよびクロムを用いてスパッタリング法で形成し、導電性金属層 20が 銅層である場合、スパッタリング金属層 13をスパッタリング銅層とすることができる。
[0027] このときのスパッタリング銅層 13の厚さは、通常は 10— 2000nm、好ましくは 20— 500nmである。また、基材金属層 12の平均厚さとスパッタリング銅層 13との厚さとの 比は、通常は 1: 20-1 : 100、好ましくは 1: 25— 1 : 60の範囲内にある。
[0028] 上記のようにしてスパッタリング銅層 13を形成した後、図 1 (D)に示すように、このス パッタリング銅層 13の表面にさらに導電性金属層を形成する。ここでさらに積層され る導電性金属層は、図 1 (D)においては、付番 14 (メツキ導電性金属層)で示されて いる。この付番 14の導電性金属層は、スパッタリング法、蒸着法などの方法で形成す ることも可能であるが、電解メツキ法あるいは無電解メツキ法などのメツキ法で形成す ることが好ましい。すなわち、このメツキ導電性金属層 14には、配線パターンを形成 するのにある程度の厚さを有していることが必要であり、したがって電解メツキ法ある いは無電解メツキ法などのメツキ法を採用することにより、効率よく導電性金属を析出 させることができる。このようにして形成されるメツキ導電性金属層 14の平均厚さは、 通常は 0. 5— 40 /z m、好ましくは 0. 5— 17. 5 /ζ πι、さらに好ましくは 1. 5— 11. 5 mの範囲内にあり、また、前述のスパッタリング銅層 13とこのメツキ導電性金属層 14と の合計の厚さは通常は 1一 40 μ m、好ましくは 1一 18 μ m、さらに好ましくは 2— 12 mの範囲内にある。なお、ここで形成されるスパッタリング銅層 13とメツキ導電性金 属層 14とは、メツキ導電性金属層 14が形成された後は、その断面の構造から両者の 境界を見出すのは極めて困難であり、特に両者が同一の導電性金属力 形成されて いる場合には、両者が一体化するので、本発明では、特に両者を区別して記載する 必要のない場合には、両者を総合して導電性金属層 20と記載することもある。
[0029] このように導電性金属層 20を形成した後、図 1 (E)および図 2 (E)に示すように、導 電性金属層 20の表面に感光性榭脂を塗布し、この感光性榭脂を露光現像して、感 光性榭脂からなる所望のパターン 15を形成する。ここで使用することができる感光榭 脂としては、光が照射されることにより硬化するタイプの感光性榭脂を使用することも できるし、光の照射によって榭脂が軟ィ匕するタイプの感光性榭脂を使用することもで きる。
[0030] 上記のようにして感光性榭脂を用いて形成されたパターン 15をマスキング材として 、図 1 (F)および図 2 (F)に示すように、導電性金属層 20を選択的にエッチングして、 所望の配線パターンを形成する。
[0031] ここで使用するエッチング剤は、導電性金属に対するエッチング剤であり、このよう な導電性金属エッチング剤の例としては、塩ィ匕第 2鉄を主成分とするエッチング液、 塩ィ匕第 2銅を主成分とするエッチング液、硫酸 +過酸ィ匕水素などのエッチング剤であ り、このような導電性金属に対するエッチング剤は、導電性金属層 20を優れた選択 性でエッチングして配線パターンを形成することができる力 この導電性金属層 20と 絶縁フィルム 11との間にある基材金属層 12に対してもかなりのエッチング機能を有し ている。従って、上記のような導電性金属エッチング剤を用いてエッチングを行うと、 図 1 (F)および図 2 (F)に示されるように、絶縁フィルム 11の表面に基材金属層 12が 数 nm程度の極めて薄い層として残存する程度にまで、基材金属層 12をエッチング することができる。すなわち、基材金属層は配線パターンの間に極薄層を形成し、導 電性金属層カゝらなる配線パターンの下では、エッチングされずに、基材金属層が、形 成されたのと同じ厚さを有している。
[0032] なお、上記のようにして配線パターンの形成の際に感光性榭脂からなる所望のパタ ーン 15は、上記のエッチング工程を経た後、次の工程に賦される前に、例えばアル カリ洗浄などにより除去される。
[0033] 本発明では、後述のようにして基材金属層 12を所定の処理液で処理する前に、配 線パターンを形成する導電性金属層 20の表面および付番 12で示す基材金属を、図 1 (G)のように、エッチングして、表面にある酸ィ匕物膜などを除去するマイクロエツチン グを行うことが好ましい。このマイクロエッチングには、導電性金属に対するエツチン グ液として通常使用されているエッチング液を使用することができる。例えば、 HC1や H SOのような酸洗に使用するエッチング液である。
2 4
[0034] 本発明では、上記のようにして導電性金属層 20を選択的にエッチングし、必要によ りマイクロエッチング (酸洗処理)を行った後、図 1 (H)に示すように、基材金属層を形 成する Ni及び Ni— Cr合金などの Ni合金を溶解可能な第 1処理液で処理する。ここに Niを溶解するとは、 Ni— Cr合金などの Ni合金を溶解し、 Ni残渣はほとんども残らな いが、 Ni以外の金属は一部残存する(Ni-Cr合金の場合 Crが残存する)という意味 である。
[0035] 本発明において、 Niを溶解可能な第 1処理液の例としては、各濃度 5— 15重量% 程度の硫酸'塩酸混合液を挙げることができる。
この Niを溶解可能な第 1処理液を用 、て処理することにより、基材金属層 12に含 有される金属の一部を除去する。この Niを溶解可能な第 1処理液を用いた処理にお いては、処理温度は、通常は 30— 55°C、好ましくは 35— 45°Cで、処理時間は、通 常は 2— 40秒間、好ましくは 2— 30秒間である。
[0036] この処理により、例えば、図 7に示すように、図 7 (A)における配線パターンの側面 に残存する基材金属の突起 21aおよびまたは配線間に残存する基材金属層 21bは 、図 7 (B)に示すように溶解、除去され、配線パターンを構成する基材金属層間の最 短の間隔 Wは広がる(図 1 (1) , CO ,図 2 (1) , ω、図 7など参照)。
[0037] 配線ピッチによって基材金属層間の最短の間隔 Wは異なる力 例えば、配線ピッチ 30 m (設計上のライン幅 15 μ m、スペース幅 15 μ m)の場合、この基材金属間の 最短の間隔 Wを電子顕微鏡写真(SEM写真)により実測すると、 5— 18 mの範囲 内になり、この間隔 Wは設計スペース幅の 33%— 120%であり、 10— 16 /z mの範囲 内になることが多い。また、例えば、配線ピッチ 100 /z m (設計上のライン幅 50 m、 スペース幅 50 m)の場合、設計スペース幅の 10— 120%の幅になることが多い。
[0038] なお、配線パターンは、酸化防止、 ICチップなどのボンディング時の合金層形成な どのためにメツキされる力 配線パターンの基材金属層にメツキ層の厚さを加えた配 線端部間の最短の距離 Wが 5 μ m以上であることが好ましい。
[0039] また、ここで基材金属の突起 21aが溶解、除去されるとは、配線ピッチによって異な るのであるが、配線ピッチ 30 mの場合、突起部の付け根部分の基材金属層と絶縁 フィルムとの境界部力も突起部の先端までのまでの距離は図 7に" SA"で示されてい る力 この距離 SA力 SO— 6 m (設計スペース幅の 0— 40%)、好ましくは 0— 5 μ m、 さらに好ましくは 0— 3 m、最も好ましくは 0— 2 mとなることをいい、この範囲内の ものは、本発明では突起とはいわない。
[0040] なお、図 7 (C)は、マイクロエッチングにより基材金属層を露出させた状態の配線基 板の例を模式的に示すものである。
このように Niを溶解可能な第 1処理液を用いた処理を行った後、過硫酸カリウム (K S O ) ,過硫酸ナトリウム (Na S O ) ,硫酸 + H Oなどのいずれかの溶液で、 Cuパ
2 2 8 2 2 8 2 2
ターンを選択的にマイクロエッチングして、導電性金属からなるパターンを選択的に わずかに溶解させる(後退させる)ことで基材金属層(シード層)をパターンのボトム部 分から張り出した構造にする。しかしながら、このマイクロエッチング工程において、ェ ツチング液との接触時間が長いと配線パターンを形成する導電性金属である銅の溶 出量が多くなり、配線パターン自体がやせ細ってしまうので、このマイクロエッチング 工程におけるエッチング液と配線パターンとの接触時間は、通常は 2— 60秒間、好 ましくは 10— 45秒間程度である。
[0041] このようにしてマイクロエッチング工程で、導電性金属層 20を後退させた後、最後 に、 Crを溶解しかつ例えばポリイミド等の絶縁フィルムを溶解し得る第 2処理液で配 線パターンが形成されていない絶縁フィルム 11の表層面を処理する。すなわち、本 発明では、 Niを溶解可能な第 1処理液を用いた処理を行った後、さらに必要によりマ イク口エッチングを行った後、基材金属層(シード層)として残存している Crを一部溶 解し、未溶解 Cr層部分は、酸化 '不働態化させる第 2処理液を用いて処理することに より、基材金属層 12の大部分を除去すると共に、この第 2処理液は、絶縁フィルム 11 の表面に数十 A残存した Crを酸ィ匕し、不働態化することができる。従って、図 1 (1)お よび図 2 (1)に示されるように、この第 2処理液を使用することにより、基材金属層 12を 除去し、残留 Crを酸ィ匕して不働態化することができる。
[0042] ここで使用される第 2処理液の例としては、過マンガン酸カリウム +KOH水溶液、 重クロム酸カリウム水溶液、および、過マンガン酸ナトリウム +NaOH水溶液を挙げる ことができる。過マンガン酸カリウム +KOH水溶液を使用する場合、過マンガン酸力 リウムの濃度は、通常は 10— 60gZリットル、好ましくは 25— 55gZリットルであり、 K OHの濃度は、好ましくは 10— 30gZリットルである。本発明では上記のような第 2処 理液を用いた処理においては、処理温度は、通常は 40— 70°C、好ましくは 50— 65 °Cで、処理時間は、通常は 10— 60秒間、好ましくは 15— 45秒間である。このような 条件で処理することにより、配線パターンが形成されていない部分の表面の絶縁フィ ルム表面に残存する数 A—数 10A厚さの Crは酸化'不働態化され絶縁抵抗が増大 する。また、配線パターンの部分の基材金属層 12および絶縁フィルム 11は、導電性 金属層 20によって保護される。
[0043] そして、図 3および図 4に示すように、得られたプリント配線基板の配線パターンの 下端部にある基材金属層 12の上端部の幅 W1は、導電性金属層 20 (スパッタンリン グ銅層 13を有する場合にはスパッタリング銅層)の下端部の幅 W2よりも幅広に形成 されており(W1— W2の値力 通常は 0. 1-4. 0 m、好ましくは 0. 4-2. 0 m幅 広に形成されており)、片側の基材金属層 12の張り出し部分の幅 W3が、通常は、基 材金属層 12の幅(断面幅)は、基材金属層 12の張り出し部分の片側の幅 W3は、導 電性金属層の下端部の幅 W2よりも、通常は 0. 05-2. 0 m、好ましくは 0. 2-1. 0 mだけ広くすることが望ましい。
[0044] マイクロエッチング処理前後における配線の絶縁フィルムに沿った端部の SEM写 真 (FE— SEM写真)を図 5および図 6に示す。これらの図において、右下に白色部分 が配線の導電性金属層(銅層)であり、図 5の状態カゝらマイクロエッチング処理を行う ことにより、ほぼ一定寸法にコントロールされた段差が形成され、図 6に示すように基 材金属層がほぼ均一に (W3 =約 0. 4 /z m)露出するようになる(図中、左下力も右上 への帯状部分)。なお、マイクロエッチング後の SEMで配線パターン間に独立して残 存する Niは確認されなかった力 Crはわずかに検知された。
[0045] 上記のように配線パターンを形成した後、形成されたそれぞれの配線パターンの側 壁下部に形成された少なくとも基材金属を隠蔽するように隠蔽メツキ処理をすることが 好ましい。すなわち、図 1 (J)および図 2 (J)、図 3および図 4に示すように、本発明のプ リント配線基板では、配線パターンを形成した後、ソルダーレジスト層を形成する前に 、配線パターンの下端部にある基材金属層 12の露出部分を隠蔽メツキ層 16で隠蔽 してもよい。この隠蔽メツキ層 16は、少なくとも、配線パターンの下端部にある基材金 属層 12を隠蔽すればよぐ配線パターン全体に隠蔽メツキ層 16を形成することもでき る。このようにして形成される隠蔽メツキ層は、スズメツキ層、金メッキ層、ニッケル-金 メツキ層、ハンダメツキ層、鉛フリーハンダメツキ層、 Pdメツキ層、 Niメツキ層、 Znメツキ 層、および、 Crメツキ層よりなる群力も選ばれる少なくとも一種類のメツキ層であれば よぐ特に本発明では、スズメツキ層、金メッキ層、ニッケルメツキ層、ニッケル 金メッ キ層が好ましい。また、後述するように、メツキ前に部分的にパターンをソルダーレジ ストで被覆した後、露出部分を前記の金属でメツキしてもよ ヽ。
[0046] このような隠蔽メツキ層の厚さは、メツキの種類によって適宜選択することができるが 、メツキ層の厚さを、通常は 0. 005— 5. O ^ m,好ましくは 0. 005— 3. O /z mの範囲 内の厚さに設定される。また、全面にメツキし、ソルダーレジストを部分印刷し、その後 さらに露出する部分に再度同一の金属をメツキしてもよい。このような厚さの隠蔽メッ キ層を形成することによつても、基材金属層 12からのマイグレーションは発生しない。 このような隠蔽メツキ層は、電解メツキ法あるいは無電解メツキ法などにより形成するこ とがでさる。
[0047] このようにして配線パターンを隠蔽メツキ処理することにより、配線パターンの絶縁 基板側にある不働態化した基材金属層の表面が隠蔽メツキ層により隠蔽され、異種 金属間で電位差が生じても、線間の絶縁抵抗が充分高いため、基材金属層からのマ ィグレーシヨンの発生を有効に防止できる。また、上記のようにして形成される隠蔽メ ツキとしてスズメツキを用いた場合であっても、下地となる基材金属層 12は不働態化 されて!/、るので、スズメツキ層からホイス力が発生することはな!/、。
[0048] このように配線パターンを形成する基材金属層の側面を隠蔽メツキ処理して隠蔽し た後、あるいはメツキなしの状態で、この配線パターンの端子部分が露出するようにソ ルダーレジストインクを塗布して、硬化させることにより、ソルダーレジスト層を形成す る。
[0049] こうしてソルダーレジスト層を形成した後、このソルダーレジスト層から露出した端子 部分をメツキする。この場合、通常メツキ処理は電子部品との接合のために行われる もので、この処理により得られるメツキ層は、内部接続端子の表面、および、プリント配 線基板に形成された外部接続端子の表面に形成されるものである。
[0050] なお、メツキ層は、ソルダーレジスト層を形成する前に配線パターン全体に形成した メツキ層力もなつていてもよぐまた配線パターン全面に第 1のメツキ層を形成し、端子 部以外にソルダーレジスト層を形成した後にこの端子部のみに第 2のメツキ層を形成 したものであってもよい。
[0051] このようなメツキ層としては、無電解スズメツキ、電解スズメツキ、ハンダメツキ、 -ッケ ノレメツキ、ニッケル 金メッキ、 Cu— Snメツキ、および、 Sn— Biメツキを挙げることができ る。このメツキ層は、配線パターンを形成する基材金属層を隠蔽するための隠蔽メッ キ層と同一であっても異なっていてもよい。隠蔽メツキが基材金属層を充分に覆って いなぐポーラスであったりあるいはメツキ層が極めて薄くかつポーラスであってもこの 処理により、マイグレーションは発生しない。なお、配線パターン全体に形成される隠 蔽メツキ層を、通常のボンディングなどのためのメツキ層として併用することもできる。 [0052] このようにして形成されるメツキ層の厚さは、通常は 0— 5 μ m、好ましくは 0— 3 μ m である。
また、ここにおけるメツキ層は、ソルダーレジスト層のキュアなどのために加熱により 、基材金属層および Zまたは導電性金属層と接触している面側は、これらの金属と 合金化が進む場合がある。例えば、スズメツキ層を形成した場合、導電性金属銅 (特 に銅層)との界面では Cu— Sn合金層が形成される。しかしながら、端子部に設けられ るメツキ層の外部電極などと接合される最表面は合金化が進んで 、なければ、元の 金属組成の状態が保たれる。また、上記のようにしてスズメツキ層を形成した場合で あっても、下地となる基材金属層 12は不働態化されているので、この部分からのスズ メツキ層力もホイス力が発生することはな 、。
[0053] このようにしてメツキ層を形成した後、内部接続端子に電子部品を電気的に接続し 、さらにこの電子部品を榭脂で被覆することにより、本発明の回路装置を得ることがで きる。
このように、本発明のプリント配線基板あるいは回路装置は、マイグレーションなど によって配線パターン間の電気抵抗値が変動することが著しく少ない。すなわち、本 発明のプリント配線基板および回路装置は、マイグレーションなどが生じにくぐ長時 間電圧を印加し続けた後の絶縁抵抗と、電圧を印加する前の絶縁抵抗との間に実 質的な変動が認められず、プリント配線基板として非常に高い信頼性を有する。
[0054] 本発明のプリント配線基板は、配線パターン (あるいはリード)の幅が 30 m以下、 好適には 25— 5 μ mの幅の配線パターンを有し、またピッチ幅が 50 μ m以下、好適 には 40— 10 μ mのピッチ幅を有するプリント配線基板に適している。このようなプリン ト配線基板には、プリント回路基板(PWB)、 TAB (Tape Automated Bonding) テープ、 COF (Chip On Film)、 CSP (Chip Size Package)ゝ BGA (Ball G rid Array)、 μ ~ Ο { μ - Ball Grid Array)、 FPC (Flexible Printed Cir cuit)などがある。また、上述の説明では、本発明のプリント配線基板は、絶縁フィル ムであるポリイミドフィルムの表面に配線パターンが形成されたものであった力 この 配線パターンの一部に電子部品が実装されていてもよい。また、このようにして実装 された電子部品が通常は封止榭脂で封止されて、回路装置を形成する。 [0055] 次に本発明のプリント配線基板およびその方法について、具体的に実施例を挙げ て説明する力 本発明はこれらによって限定されるものではない。
なお、以下に記載する実施例および比較例における絶縁抵抗値は全て恒温恒湿 槽外における室温での測定値である。
実施例 1
[0056] 平均厚さ 38 μ mのポリイミドフィルム(宇部興産 (株)製、ユーピレックス S)の一方の 表面を逆スパッタにより粗ィ匕処理した後、以下の条件でニッケル 'クロム合金をスパッ タリングして平均厚さ 40nmのクロム 'ニッケル合金層を形成して基材金属層とした。
[0057] すなわち、スパッタリング条件を、 38 μ m厚ポリイミドフィルムを 100°Cで 3 X 10— 5Pa で 10分間処理し、脱ガスした後 100°C X O. 5Paに設定してクロム 'ニッケル合金のス ノ ッタリングを行った。
[0058] 上記のようにして形成された基材金属層上に、さらに銅を 100°C X O. 5Paの条件 でスパッタして平均厚さ 300nmのスパッタリング銅層を形成した。
上記のようにして形成されたスパッタリング銅層の表面に、電気メツキ法により、銅を 析出させて厚さ 8 μ mの電解銅層(電気メツキ銅層)を形成した。
[0059] こうして形成された電解銅層の表面に感光性榭脂を塗布し、露光 ·現像して、配線 ピッチが 30 m (ライン幅; 15 μ m、スペース幅; 15 μ m)となるように櫛形電極のパ ターンを形成し、このパターンをマスキング材として、銅層を、 HCl ; 100g/リットルを 含む濃度 12%の塩ィ匕第 2銅エッチング液を用いて 30秒間エッチングして配線バタ ーンを製造した。
[0060] NaOH +Na CO溶液で 40°C X 30秒間処理し、配線パターン上の感光性榭脂で
2 3
形成されたマスキング材を除去し、次いで酸洗液として K S O +H SO溶液で 30°C
2 2 8 2 4
X 10秒処理し、銅層と基材金属層(Ni— Cr合金)とを酸洗した。
[0061] 次に、第 1処理液である 17g/リットルの HC1と、 17g/リットルの H SOとを含む溶
2 4 液を用いて、フィルムキャリアを 50°C X 30秒かけて処理し、 Ni— Cr合金力 なる基材 金属層の Niを溶解した。
[0062] 次いで、マイクロエッチング液として K S O +H SOで Cu導体を 0. 3 μ m (W3)の
2 2 8 2 4
幅で溶解した (Cu導体の後退)。 さらに、第 2処理液として 40g/リットルの過マンガン酸カリウム + 20g/リットルの K OH溶液を用いて、 65°Cで 30秒間処理して基材金属層中に含有される Crを溶解し た。この第 2処理液は、基材金属層中のクロムを溶解除去すると共に、わずかに残存 するクロムを酸ィ匕し不働態化することができる。
[0063] 上記のようにして配線パターンを形成した後、形成された配線パターンに厚さ 0. 0 1 μ m厚さで無電解スズメツキを施した。
さらに、上記のようにしてスズメツキ層により配線パターンを隠蔽した後、接続端子 および外部接続端子を露出するようにソルダーレジスト層を形成した。
[0064] その後、ソルダーレジスト層から露出している内部接続端子および外部接続端子に 、 0. 5 m厚の Snメツキを行い加熱して所定の純 Sn層(Snメツキトータル厚; 0. 51 μ m、純 Sn層厚; 0. 25 μ m)を形成した。 Snメツキ後に FE— SEMで無作為に場所 を変えて 10箇所観察したところ、配線の基材金属間の最短距離は 15. であり、 基材金属層の突起や線間に独立して存在する基材金属層は観察されなかった。
[0065] こうして櫛形電極が形成されたプリント配線基板を 85°C85%RHの条件で 40Vの 電圧を印加して 1000時間導通試験 (HHBT)を行った。この導通試験は促進試験 であり、短絡が生ずるまでの時間力 例えば絶縁抵抗値が 1 X 108 Ω未満になるまで の時間が、 1000時間に満たないものは、一般的な基板として使用することはできな い。また、絶縁信頼試験前の絶縁抵抗は比較例に比較して高ぐ 4 Χ 1014 Ωであり、 絶縁信頼性試験後に測定した絶縁抵抗は 2 Χ 1014 Ωであり、両者の間に電圧を印加 したことに伴う絶縁抵抗の実質的な差は認められな力つた。
[0066] 結果を表 1に示す。
実施例 2
[0067] 平均厚さ 38 μ mのポリイミドフィルム(宇部興産 (株)製、ユーピレックス S)の一方の 表面を逆スパッタにより粗ィ匕処理した後、以下の条件でニッケル 'クロム合金をスパッ タリングして平均厚さ 40nmのクロム 'ニッケル合金層を形成して基材金属層とした。
[0068] すなわち、スパッタリング条件を、 38 μ m厚ポリイミドフィルムを 100°Cで 3 X 10— 5Pa で 10分間処理し、脱ガスした後 100°C X 0. 5Paに設定してクロム 'ニッケル合金のス ノ ッタリングを行った。 [0069] 上記のようにして形成された基材金属層上に、電気メツキ法により、銅を析出させて 厚さ 8 μ mの電解銅層(電気メツキ銅層 =導電性金属層)を形成した。
こうして形成された電解銅層の表面に感光性榭脂を塗布し、露光'現像して、配線 ピッチが 30 m (ライン幅; 15 μ m、スペース幅; 15 μ m)となるように櫛形電極のパ ターンを形成し、このパターンをマスキング材として、銅層を、 HCl ; 100g/リットルを 含む濃度 12%の塩ィ匕第 2銅エッチング液を用いて 30秒間エッチングして配線バタ ーンを製造した。
[0070] NaOH + Na CO溶液で 40°C X 30秒間処理し、配線パターン上の感光性榭脂で
2 3
形成されたマスキング材を除去し、次いで酸洗液として K S O +H SO溶液で 30°C
2 2 8 2 4
X 10秒処理し、銅層と基材金属層(Ni— Cr合金)とを酸洗した。
[0071] 次に、第 1処理液である 17g/リットルの HC1と、 17g/リットルの H SOとを含む溶
2 4 液を用いて、フィルムキャリアを 50°C X 30秒かけて処理し、 Ni— Cr合金力 なる基材 金属層の Niを溶解した。
[0072] 次いで、マイクロエッチング液として K S O +H SOで Cu導体を 0. 3 μ m (W3)の
2 2 8 2 4
幅で溶解した (Cu導体の後退)。
さらに、第 2処理液として 40g/リットルの過マンガン酸カリウム + 20g/リットルの K OH溶液を用いて、 65°Cで 30秒間処理して基材金属層中に含有される Crを溶解し た。この第 2処理液は、基材金属層中のクロムを溶解除去すると共に、わずかに残存 するクロムを酸ィ匕し不働態化することができる。
[0073] 上記のようにして配線パターンを形成した後、形成された配線パターンに厚さ 0. 0 1 μ m厚さで無電解スズメツキを施した。
さらに、上記のようにしてスズメツキ層により配線パターンを隠蔽した後、接続端子 および外部接続端子を露出するようにソルダーレジスト層を形成した。
[0074] その後、ソルダーレジスト層から露出している内部接続端子および外部接続端子に 、0. 5 m厚の Snメツキを行い加熱して所定の純 Sn層(Snメツキトータル厚; 0. 51 μ m、純 Sn層厚; 0. 25 μ m)を形成した。 Snメツキ後に FE— SEMで無作為に場所 を変えて 10箇所観察したところ、配線の基材金属間の最短距離は 15. であり、 基材金属層の突起や線間に独立して存在する基材金属層は観察されなかった。 [0075] こうして櫛形電極が形成されたプリント配線基板を 85°C85%RHの条件で 40Vの 電圧を印加して 1000時間導通試験 (HHBT)を行った。絶縁信頼試験前の絶縁抵 抗は比較例に比較して高ぐ 4 X 1014 Ωであり、絶縁信頼性試験後に測定した絶縁 抵抗は 3 Χ 10"Ωであり、両者の間に電圧を印加したことに伴う絶縁抵抗の実質的な 差は認められなかった。
[0076] 結果を表 1に示す。
実施例 3
[0077] 実施例 1において、平均厚さ 75 mのポリイミドフィルム (宇部興産 (株)製、ユーピ レックス S)を使用し、ポリイミドフィルムの一方の表面を逆スパッタにより粗ィ匕処理した 後、実施例 1と同様にして、ニッケル 'クロム合金をスパッタリングして平均厚さ 30nm のクロム ·-ッケル合金層を形成して基材金属層とした。
[0078] 上記のようにして形成された基材金属層上に、実施例 1と同様にして、銅をスパッタ して平均厚さ 200nmのスパッタリング銅層を形成した。
上記のようにして形成されたスパッタリング銅層の表面に、電気メツキ法により、銅を 析出させて厚さ 8 μ mの電解銅層を形成した。
[0079] こうして形成された銅層の表面に感光性榭脂を塗布し、露光 ·現像して、配線ピッチ 力 S30 μ mとなるように櫛形電極のパターンを形成し、このパターンをマスキング材とし て、銅層を HCl; lOOg/リットルを含む濃度 12%の塩ィ匕第 2銅エッチング液を用いて
30秒間エッチングして配線パターンを製造した。
[0080] NaOH+Na CO溶液で 40°C X 30秒間処理し、配線パターン上の感光性榭脂で
2 3
形成されたマスキング材を除去し、次いで酸洗液として HC1溶液を使用して、 30°C X 10秒処理し、銅層と基材金属層(Ni— Cr合金)とを酸洗した。
[0081] 次に、第 1処理液である濃度 13g/リットルの HC1+ 13g/リットルの H SOを含む
2 4 溶液を用いて、 55°C X 20秒間かけて Ni— Cr合金カゝらなる基材金属層の Niを溶解し た。
[0082] 次!、で、マイクロエッチング液として K S O +H SOを用いて、 30°C X 10秒間 Cu
2 2 8 2 4
を深さ方向にエッチング (W3 = 0. 5 /z m)した。
さらに、第 2処理液として、 40g/リットルの KMnO + 20g/リットルの KOH溶液を 用いて 65°Cで 30秒間処理した。
[0083] 上記のようにして配線パターンを形成した後、接続端子および外部接続端子を露 出するようにソルダーレジスト層を形成した。
他方、ソルダーレジスト層から露出している内部接続端子および外部接続端子に、 0. 45 μ m厚の Snメツキを行 、加熱して所定の純 Sn層(純 Sn層厚さ; 0. 2 m)を形 成した。 Snメツキ後に FE-SEMで無作為に場所を変えて 10箇所観察したところ、配 線の基材金属間の最短距離は 16. O /z mであり、基材金属層の突起や線間に独立 して残存する基材金属層は観察されなかった。
[0084] こうして櫛形電極が形成されたプリント配線基板を 85°C85%RHの条件で 40Vの 電圧を印加して 1000時間導通試験 (HHBT)を行った。また、絶縁信頼試験前の絶 縁抵抗は比較例に比較して高く 5 X 1014 Ωであり、絶縁信頼性試験後に測定した絶 縁抵抗は 3 Χ 10" Ωであり、両者の間に電圧を印加したことに伴う絶縁抵抗の実質的 な差は認められなかった。
[0085] 結果を表 1に示す。
実施例 4
[0086] 実施例 2において、平均厚さ 75 mのポリイミドフィルム (宇部興産 (株)製、ユーピ レックス S)を使用し、ポリイミドフィルムの一方の表面を逆スパッタにより粗ィ匕処理した 後、実施例 1と同様にして、ニッケル 'クロム合金をスパッタリングして平均厚さ 30nm のクロム ·二ッケル合金層を形成して基材金属層とした。
[0087] 上記のようにして形成されたスパッタリング銅層の表面に、電気メツキ法により、銅を 析出させて厚さ 8 μ mの電解銅層(導電性金属層)を形成した。
こうして形成された銅層の表面に感光性榭脂を塗布し、露光'現像して、配線ピッチ 力 S30 μ mとなるように櫛形電極のパターンを形成し、このパターンをマスキング材とし て、銅層を HC1 ; lOOg/リットルを含む濃度 12%の塩ィ匕第 2銅エッチング液を用いて 30秒間エッチングして配線パターンを製造した。
[0088] NaOH +Na CO溶液で 40°C X 30秒間処理し、配線パターン上の感光性榭脂で
2 3
形成されたマスキング材を除去し、次いで酸洗液として HC1溶液を使用して、 30°C X 10秒処理し、銅層と基材金属層(Ni— Cr合金)とを酸洗した。 [0089] 次に、第 1処理液である濃度 13g/リットルの HC1+ 13g/リットルの H SOとを含
2 4 む溶液を用いて、 55°C X 20秒間かけて Ni— Cr合金カゝらなる基材金属層の Niを溶解 した。
[0090] 次!、で、マイクロエッチング液として K S O +H SOを用いて、 30°C X 10秒間 Cu
2 2 8 2 4
を深さ方向にエッチング (W3 = 0. 5 /z m)した。
さらに、第 2処理液として、 40g/リットルの KMnO + 20g/リットルの KOH溶液を
4
用いて 65°Cで 30秒間処理した。
[0091] 上記のようにして配線パターンを形成した後、接続端子および外部接続端子を露 出するようにソルダーレジスト層を形成した。
他方、ソルダーレジスト層から露出している内部接続端子および外部接続端子に、 0. 45 μ m厚の Snメツキを行 、加熱して所定の純 Sn層(純 Sn層厚さ; 0. 2 m)を形 成した。 Snメツキ後に FE-SEMで無作為に場所を変えて 10箇所観察したところ、配 線の基材金属間の最短距離は 16. O /z mであり、基材金属層の突起や線間に独立 して残存する基材金属層は観察されなかった。
[0092] こうして櫛形電極が形成されたプリント配線基板を 85°C85%RHの条件で 40Vの 電圧を印加して 1000時間導通試験 (HHBT)を行った。また、絶縁信頼試験前の絶 縁抵抗は比較例に比較して高く 5 X 1014 Ωであり、絶縁信頼性試験後に測定した絶 縁抵抗は 2 Χ 10" Ωであり、両者の間に電圧を印加したことに伴う絶縁抵抗の実質的 な差は認められなかった。
[0093] 結果を表 1に示す。
実施例 5
[0094] 実施例 1において、マイクロエッチングにより Cu導体を深さ方向に 1. 0 /z m溶解し た以外は同様にしてプリント配線基板を製造した。
こうして櫛形電極が形成されたプリント配線基板を 85°C85%RHの条件で 40Vの 電圧を印加して 1000時間導通試験 (HHBT)を行った。また、絶縁信頼試験前の絶 縁抵抗は比較例に比較して高く 6 X 1014 Ωであり、絶縁信頼性試験後に測定した絶 縁抵抗は 5 Χ 10" Ωであり、両者の間に電圧を印加したことに伴う絶縁抵抗の実質的 な差は認められなかった。 [0095] 結果を表 1に示す。
実施例 6
[0096] 実施例 2において、マイクロエッチングにより Cu導体を深さ方向に 1. 0 /z m溶解し た以外は同様にしてプリント配線基板を製造した。
こうして櫛形電極が形成されたプリント配線基板を 85°C85%RHの条件で 40Vの 電圧を印加して 1000時間導通試験 (HHBT)を行った。また、絶縁信頼試験前の絶 縁抵抗は比較例に比較して高く 6 X 1014 Ωであり、絶縁信頼性試験後に測定した絶 縁抵抗は 5 Χ 10"Ωであり、両者の間に電圧を印加したことに伴う絶縁抵抗の実質的 な差は認められなかった。
[0097] 結果を表 1に示す。
〔比較例 1〕
厚さ 25 μ mのポリイミドフィルム(東レ 'デュポン社製、商品名「カプトン 100ENJの 片面を、 30%ヒドラジン KOH水溶液中で 60秒間処理した。その後、純水で 10分 間洗浄し室温で乾燥させた。このポリイミドフィルムを、真空蒸着装置に設置し、ブラ ズマ処理後、スパッタリングにて Ni'Cr合金を 40nm蒸着し、さらに、メツキ法で銅を 8 μ m成膜して金属被覆ポリイミド基板を得た。
[0098] 得られた基板を塩化第 2鉄溶液 40° Be (ボーメ)を用いて 40 μ mピッチ(ライン幅 2 0 m、スペース幅 20 μ m)の櫛形パターンを形成し、 35°Cの過マンガン酸カリウム 0 . 5重量%、水酸化カリウム 0. 5重量%水溶液で洗浄後、水洗、乾燥し、 85°C85%R H雰囲気の恒温恒湿槽内で、サンプルに 40Vのバイアスをかけて絶縁信頼性試験( HHBT)を行ったところ、保持時間は 1000時間以上であり、絶縁信頼性試験開始時 の絶縁抵抗は 5 X 1012 Ωであったが、 1000時間経過後の絶縁抵抗は 2 X 1010 Ωに 低下しており、長時間電圧を印加することにより経時的に絶縁抵抗の低下が見られ た。
[0099] [表 1]
Figure imgf000025_0001
産業上の利用可能性
[0100] 上記のように本発明のプリント配線基板は、配線パターンを形成する基材金属層の 側面が、メツキ層で隠蔽されているので、この基材金属層力 マイグレーションが発生 しにくい。さらにこのようなプリント配線基板に電子部品を実装した回路装置は、配線 パターン間で長期間安定した絶縁状態が維持される。
[0101] また、長時間電圧を印加し続けることによつても配線パターン間の絶縁抵抗は変動 せず、経時的に見て電気的に非常に安定したプリント配線基板が得られる。

Claims

請求の範囲
[1] 絶縁フィルムの少なくとも一方の表面に、基材金属層と該基材金属層上に形成され た導電性金属層とからなる配線パターンを有するプリント配線基板であって、 該配線パターンの断面における導電性金属層の下端部の幅力 該断面における 基材金属層の上端部の幅よりも小さいことを特徴とするプリント配線基板。
[2] 上記絶縁フィルムに形成された最狭間隔部分における隣接する配線パターンとの 平均距離が 5— 40 mの範囲内にあり、絶縁フィルムに接して配線パターンを構成 する基材金属層は、導電性金属層からなる配線パターンの周囲を縁取るように輪郭 状に張り出すと共に、該輪郭状に張り出した基材金属層からなる配線パターンには 不連続な突起が形成されておらず、且つ、各配線パターン間の絶縁フィルム上には 、独立した基材金属層が実質的に残存していないことを特徴とする請求項第 1項記 載のプリント配線基材。
[3] 上記基材金属層が、 2種以上の異なる特性を有する金属カゝらなる合金または積層 体からなることを特徴とする請求項第 1項記載のプリント配線基板。
[4] 上記基材金属層が、 Niおよび Zまたは Crを含有する層、またはこれらの合金層で ある請求項第 3項記載のプリント配線基板。
[5] 上記配線パターンの断面形状が、基材金属層による段部を有し、この基材金属層 による段部が導電性金属層の配線パターン周囲に輪郭状に張り出すように形成され ていることを特徴とする請求項第 1項記載のプリント配線基板。
[6] 上記配線パターンの断面における導電性金属層の下端部(ボトム)の幅が、該断面 における輪郭状基材金属層を含む導電性金属層下端部の幅よりも 0. 1— 4 /z mの 範囲内で小さく形成されている請求項第 1項記載のプリント配線基板。
[7] 上記配線パターンの周囲に輪郭状に張り出して露出する基材金属層の表面が、隠 蔽メツキ層で被覆されていることを特徴とする請求項第 1項記載のプリント配線基板。
[8] 上記隠蔽メツキ層が、スズメツキ層、金メッキ層、ニッケル 金メッキ層、ハンダメツキ 層、鉛フリーハンダメツキ層、 Pdメツキ層、 Niメツキ層、 Znメツキ層、および、 Crメツキ 層よりなる群力 選ばれる少なくとも一種類のメツキ層であることを特徴とする請求項 第 7項記載のプリント配線基板。
[9] 上記配線パターンの表面全体にメツキ層が形成されていると共に、配線パターン上 に、その端子部を除いてソルダーレジスト層が形成されていることを特徴とする請求 項第 1項記載のプリント配線基板。
[10] 上記配線パターンの表面全体にメツキ層が形成されていると共に、配線パターン上 に、その端部を除いてソルダーレジスト層が形成され、該端子部にさらに第 2のメツキ 層が形成されていることを特徴とする請求項第 1項記載のプリント配線基板。
[11] 上記配線パターン上に、その端子部を除いてソルダーレジスト層が形成され、該ソ ルダーレジスト層から露出した端子部にメツキ層が形成されていることを特徴とする請 求項第 1項記載のプリント配線基板。
[12] 上記基材金属層の表面に、スパッタリング銅層を介して導電性金属層が形成され ていることを特徴とする請求項第 1項記載のプリント配線基板。
[13] 絶縁フィルムの少なくとも一方の表面に基材金属層を析出させた後、該基材金属 層表面に導電性金属を析出させて導電性金属層を形成し、次いで、基材金属層と 導電性金属層とを選択的にエッチングして配線パターンを形成する工程を有するプ リント配線基板の製造方法であり、該基材金属層と導電性金属層とを、導電性金属を 溶解するエッチング液と接触させて、配線パターンを形成した後、基材金属層を形成 する金属を溶解する第 1処理液と接触させ、次いで導電性金属を選択的に溶解する マイクロエッチング液と接触させた後、第 1処理液とは異なる化学組成を有し、且つ導 電性金属に対するよりも基材金属層形成金属に対して高い選択性で作用する第 2処 理液と接触させることを特徴とするプリント配線基板の製造方法。
[14] 上記第 2処理液が、基材金属層を選択的に溶解除去すると共に、残存する基材金 属層形成金属を不働態化するものであることを特徴とする請求項第 13項記載のプリ ント配線基板の製造方法。
[15] 上記導電性金属を溶解するエッチング液と接触させて形成された配線パターンを、 第 1処理液と接触する前にマイクロエッチングすることを特徴とする請求項第 13項記 載のプリント配線基板の製造方法。
[16] 絶縁フィルムの少なくとも一方の表面に Niおよび Crを含む基材金属層を析出させ た後、該基材金属層表面に導電性金属を析出させて導電性金属層を形成し、次い で、基材金属層と導電性金属層とを選択的にエッチングして配線パターンを形成す る工程を有するプリント配線基板の製法であり、該基材金属層と導電性金属層とを、 導電性金属を溶解するエッチング液と接触させて、配線パターンを形成した後、基材 金属層を形成する金属のうち、 Niを溶解する第 1処理液と接触させ、次いで、該形成 された配線パターンを、導電性金属を溶解するマイクロエッチング液と接触させて導 電性金属層を後退させ配線パターンの周囲に輪郭状に基材金属層を露出させた後 、 Crを溶解させるか、または残存した僅かな Crを不導体膜に変化させる第 2処理液と 接触させることを特徴とする請求項第 13項記載のプリント配線基板の製造方法。
[17] 上記配線パターンを第 2処理液と接触させた後、該配線パターンの少なくとも基材 金属層を被覆するように隠蔽メツキ層を形成することを特徴とする請求項第 13項記 載のプリント配線基板の製造方法。
[18] 上記隠蔽メツキ層が、スズメツキ層、金メッキ層、ニッケル 金メッキ層、ハンダメツキ 層、鉛フリーハンダメツキ層、 Pdメツキ層、 Niメツキ層、 Znメツキ層、および、 Crメツキ 層よりなる群力 選ばれる少なくとも一種類のメツキ層であることを特徴とする請求項 第 17項記載のプリント配線基板の製造方法。
[19] 上記基材金属の表面に、スパッタリング銅層を介して、導電性金属層が形成されて いることを特徴とする請求項第 13項記載のプリント配線基板の製造方法。
[20] 上記請求項第 1項記載のプリント配線基板に、電子部品が実装されている回路装 置。
PCT/JP2004/018500 2003-12-26 2004-12-10 プリント配線基板、その製造方法および回路装置 WO2005067354A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/583,846 US20070145584A1 (en) 2003-12-26 2004-12-10 Printed wiring board, method for manufacturing same, and circuit device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003435685 2003-12-26
JP2003-435685 2003-12-26
JP2004-222185 2004-07-29
JP2004222185A JP3736806B2 (ja) 2003-12-26 2004-07-29 プリント配線基板、その製造方法および回路装置

Publications (1)

Publication Number Publication Date
WO2005067354A1 true WO2005067354A1 (ja) 2005-07-21

Family

ID=34752066

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/018500 WO2005067354A1 (ja) 2003-12-26 2004-12-10 プリント配線基板、その製造方法および回路装置

Country Status (5)

Country Link
US (1) US20070145584A1 (ja)
JP (1) JP3736806B2 (ja)
KR (1) KR100864562B1 (ja)
TW (1) TW200522219A (ja)
WO (1) WO2005067354A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043343A (ja) * 2018-09-12 2020-03-19 エルジー イノテック カンパニー リミテッド 軟性回路基板及びこれを含むチップパッケージ、及びこれを含む電子デバイス

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103586A (ja) * 2005-10-03 2007-04-19 Nitto Denko Corp 配線回路基板の製造方法
JP5072059B2 (ja) * 2005-10-25 2012-11-14 住友軽金属工業株式会社 銅管または銅合金管内面の洗浄方法
JP4720521B2 (ja) * 2006-01-27 2011-07-13 住友金属鉱山株式会社 フレキシブル配線基板およびその製造方法
US8568899B2 (en) * 2007-10-18 2013-10-29 Jx Nippon Mining & Metals Corporation Metal covered polyimide composite, process for producing the composite, and process for producing electronic circuit board
WO2009050970A1 (ja) * 2007-10-18 2009-04-23 Nippon Mining & Metals Co., Ltd. 金属被覆ポリイミド複合体、同複合体の製造方法及び同複合体の製造装置
US8871306B2 (en) * 2009-04-16 2014-10-28 Chevron U.S.A. Inc. Structural components for oil, gas, exploration, refining and petrochemical applications
US20100266790A1 (en) * 2009-04-16 2010-10-21 Grzegorz Jan Kusinski Structural Components for Oil, Gas, Exploration, Refining and Petrochemical Applications
US20100266788A1 (en) * 2009-04-16 2010-10-21 Niccolls Edwin H Structural Components for Oil, Gas, Exploration, Refining and Petrochemical Applications
JP2012038823A (ja) * 2010-08-04 2012-02-23 Nitto Denko Corp 配線回路基板
JP6186693B2 (ja) * 2012-10-03 2017-08-30 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
US9269681B2 (en) * 2012-11-16 2016-02-23 Qualcomm Incorporated Surface finish on trace for a thermal compression flip chip (TCFC)
KR102356407B1 (ko) * 2013-03-05 2022-01-28 미쓰이금속광업주식회사 레이저 가공용 구리 박, 캐리어 박 구비 레이저 가공용 구리 박, 구리클래드 적층체 및 프린트 배선판의 제조 방법
US10927843B2 (en) 2013-07-09 2021-02-23 Raytheon Technologies Corporation Plated polymer compressor
WO2015006397A1 (en) * 2013-07-09 2015-01-15 United Technologies Corporation Industrial products formed from plated polymers
US11268526B2 (en) 2013-07-09 2022-03-08 Raytheon Technologies Corporation Plated polymer fan
EP3019711B1 (en) 2013-07-09 2023-11-01 RTX Corporation Plated polymer nosecone
WO2015006406A1 (en) 2013-07-09 2015-01-15 United Technologies Corporation Plated tubular lattice structure
JP6233015B2 (ja) * 2013-12-26 2017-11-22 大日本印刷株式会社 電極シート、該電極シートを用いたタッチパネル、該タッチパネルを配置した画像表示装置
JP2015195305A (ja) * 2014-03-31 2015-11-05 イビデン株式会社 導体ポストを有するプリント配線板の製造方法ならびに導体ポストを有するプリント配線板
KR102353359B1 (ko) * 2014-12-09 2022-01-20 엘지디스플레이 주식회사 투명전극 및 그의 제조방법
JP2016152262A (ja) * 2015-02-16 2016-08-22 イビデン株式会社 プリント配線板
US9754909B2 (en) * 2015-05-26 2017-09-05 Monolithic Power Systems, Inc. Copper structures with intermetallic coating for integrated circuit chips
KR102326505B1 (ko) 2015-08-19 2021-11-16 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN105744720B (zh) * 2015-12-19 2018-08-17 深圳市恒湖科技有限公司 散热器上晶体管引脚防护装置及其方法
TWI618821B (zh) * 2017-04-21 2018-03-21 萬億股份有限公司 製造印刷電路板線路的方法
JPWO2018221183A1 (ja) * 2017-05-29 2020-03-26 住友金属鉱山株式会社 透明導電性基板の製造方法、透明導電性基板
JP7387453B2 (ja) * 2020-01-10 2023-11-28 住友電気工業株式会社 フレキシブルプリント配線板及びその製造方法
CN112867275B (zh) * 2021-01-06 2022-08-16 深圳市迅捷兴科技股份有限公司 无引线局部镀镍金方法
WO2023276510A1 (ja) 2021-07-02 2023-01-05 住友電気工業株式会社 フレキシブルプリント回路基板及びフレキシブルプリント回路基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129760A (ja) * 1991-11-06 1993-05-25 Fujitsu Ltd 導体パターンの形成方法
JPH0964493A (ja) * 1995-08-29 1997-03-07 Nippon Mektron Ltd 回路基板の配線構造及びその形成法
JP2003037137A (ja) * 2001-07-23 2003-02-07 Hitachi Cable Ltd 配線基板の製造方法及び配線基板
JP2003282651A (ja) * 2002-03-26 2003-10-03 Shindo Denshi Kogyo Kk フレキシブル回路基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031924A (ja) * 2001-07-16 2003-01-31 Toray Eng Co Ltd 金属回路形成方法
JP2003046311A (ja) * 2001-08-01 2003-02-14 Yokowo Co Ltd Gps受信装置
JP4309086B2 (ja) * 2001-12-20 2009-08-05 株式会社ルネサステクノロジ 半導体集積回路装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129760A (ja) * 1991-11-06 1993-05-25 Fujitsu Ltd 導体パターンの形成方法
JPH0964493A (ja) * 1995-08-29 1997-03-07 Nippon Mektron Ltd 回路基板の配線構造及びその形成法
JP2003037137A (ja) * 2001-07-23 2003-02-07 Hitachi Cable Ltd 配線基板の製造方法及び配線基板
JP2003282651A (ja) * 2002-03-26 2003-10-03 Shindo Denshi Kogyo Kk フレキシブル回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020043343A (ja) * 2018-09-12 2020-03-19 エルジー イノテック カンパニー リミテッド 軟性回路基板及びこれを含むチップパッケージ、及びこれを含む電子デバイス
JP7431537B2 (ja) 2018-09-12 2024-02-15 エルジー イノテック カンパニー リミテッド 軟性回路基板及びこれを含むチップパッケージ、及びこれを含む電子デバイス

Also Published As

Publication number Publication date
KR100864562B1 (ko) 2008-10-20
JP3736806B2 (ja) 2006-01-18
JP2005210058A (ja) 2005-08-04
KR20060135724A (ko) 2006-12-29
TW200522219A (en) 2005-07-01
US20070145584A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
WO2005067354A1 (ja) プリント配線基板、その製造方法および回路装置
JP4253280B2 (ja) プリント配線基板の製造方法
JP4081052B2 (ja) プリント配線基板の製造法
TWI395531B (zh) 印刷配線基板、其製造方法以及半導體裝置
JP4695675B2 (ja) プリント配線基板の製造方法
JP2010157718A (ja) プリント配線板及びプリント配線板の製造方法
US6586683B2 (en) Printed circuit board with mixed metallurgy pads and method of fabrication
JP2003188495A (ja) プリント配線基板の製造方法
JP4658100B2 (ja) プリント配線基板および回路装置
JP2006066889A (ja) プリント配線基板、その製造方法および半導体装置
JP2001118872A (ja) バンプの形成方法
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
JP2000309887A (ja) クロメート系防錆膜の除去方法および配線基板の製造方法
JP5169894B2 (ja) 半導体装置用テープキャリアおよびその製造方法
JPH1146062A (ja) 配線板の製造法
JPH1154910A (ja) 配線板の製造法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480039012.X

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007145584

Country of ref document: US

Ref document number: 10583846

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWE Wipo information: entry into national phase

Ref document number: 1020067015014

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067015014

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10583846

Country of ref document: US