KR20060135724A - 프린트 배선 기판, 그 제조 방법 및 회로 장치 - Google Patents

프린트 배선 기판, 그 제조 방법 및 회로 장치 Download PDF

Info

Publication number
KR20060135724A
KR20060135724A KR1020067015014A KR20067015014A KR20060135724A KR 20060135724 A KR20060135724 A KR 20060135724A KR 1020067015014 A KR1020067015014 A KR 1020067015014A KR 20067015014 A KR20067015014 A KR 20067015014A KR 20060135724 A KR20060135724 A KR 20060135724A
Authority
KR
South Korea
Prior art keywords
metal layer
layer
base metal
wiring pattern
conductive metal
Prior art date
Application number
KR1020067015014A
Other languages
English (en)
Other versions
KR100864562B1 (ko
Inventor
타츠오 카타오카
요시카즈 아카시
유타카 이구치
Original Assignee
미쓰이 긴조꾸 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 긴조꾸 고교 가부시키가이샤 filed Critical 미쓰이 긴조꾸 고교 가부시키가이샤
Publication of KR20060135724A publication Critical patent/KR20060135724A/ko
Application granted granted Critical
Publication of KR100864562B1 publication Critical patent/KR100864562B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • CCHEMISTRY; METALLURGY
    • C02TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02FTREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
    • C02F1/00Treatment of water, waste water, or sewage
    • C02F1/02Treatment of water, waste water, or sewage by heating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0346Deburring, rounding, bevelling or smoothing conductor edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Environmental & Geological Engineering (AREA)
  • Hydrology & Water Resources (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Water Supply & Treatment (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명의 프린트 배선 기판은, 절연 필름의 적어도 한쪽의 표면에 기재 금속층과 기재 금속층 상에 형성된 도전성 금속층으로 이루어지고, 배선 패턴의 단면에서의 도전성 금속층의 하단부의 폭이 단면에서의 기재 금속층의 상단부의 폭보다 작은 것을 특징으로 하며, 또한, 본 발명의 회로 장치는, 상기의 프린트 배선 기판에 전자 부품이 실장되어 이루어진다. 본 발명의 프린트 배선 기판의 제조 방법은, 기재 금속층과 도전성 금속층을 도전성 금속을 용해하는 에칭액과 접촉시켜 배선 패턴을 형성한 후, 기재 금속층을 형성하는 금속을 용해하는 제1 처리액과 접촉시키고, 계속하여 도전성 금속을 선택적으로 용해하는 마이크로 에칭액과 접촉시킨 후, 제1 처리액과는 상이한 화학 조성의 제2 처리액과 접촉시키는 것을 특징으로 하고 있다. 본 발명에 따르면, 기재 금속층으로부터의 마이그레이션이 발생하기 어려워 전압을 인가한 후의 단자 간 저항치의 변동이 현저히 작다.

Description

프린트 배선 기판, 그 제조 방법 및 회로 장치{PRINTED WIRING BOARD, METHOD FOR MANUFACTURING SAME, AND CIRCUIT DEVICE}
본 발명은, 절연 필름의 표면에 배선 패턴이 접착제를 개재하지 않고 직접 형성되어 있는 프린트 배선 기판 및 이 프린트 배선 기판을 제조하는 방법 그리고 전자 부품이 실장된 회로 장치에 관한 것이다. 더 자세하게는 본 발명은, 절연 필름과, 절연 필름의 표면에 형성된 금속층으로 이루어지는 2층 구성의 기판으로 형성되는 프린트 배선 기판 및 그 제조 방법 그리고 프린트 배선 기판에 전자 부품이 실장된 회로 장치에 관한 것이다.
종래부터 폴리이미드 필름 등의 절연 필름의 표면에 접착제를 이용하여 동박을 적층한 동박 적층판(Copper Clad Laminates)을 이용하여 배선 기판이 제조되고 있다.
상기와 같은 동박 적층판은, 표면에 접착제층이 형성된 절연 필름에 동박을 가열 압착함으로써 제조된다. 따라서, 이러한 동박 적층판을 제조할 때에는 동박을 단독으로 취급해야만 한다. 그러나, 동박은 얇아질수록 탄력성이 약해져 단독으로 취급할 수 있는 동박의 하한은 9 내지 12㎛ 정도로서, 이것보다 얇은 동박을 이용하는 경우에는, 예를 들면 지지체가 붙은 동박을 이용하는 것이 필요하게 되는 등, 그 취급이 매우 번잡하게 된다. 또한, 절연 필름의 표면에 접착제를 이용하여 상기와 같이 얇은 동박을 접착한 동박 적층판을 사용하여 배선 패턴을 형성하면, 동박을 접착하기 위해 사용한 접착제의 열 수축에 의해 프린트 배선 기판이 휘어 변형이 발생한다. 특히, 전자 기기의 소형 경량화에 수반하여 프린트 배선 기판도 박화, 경량화가 진행되고 있어, 이러한 프린트 배선 기판에는 절연 필름, 접착제 및 동박으로 이루어지는 3층 구조의 동박 적층판으로는 대응할 수 없다.
따라서, 이러한 3층 구조의 동박 적층판에 대신하여 절연 필름 표면에 접착제를 개재하지 않고 직접 금속층을 적층한 2층 구조의 적층체가 사용되고 있다. 이러한 2층 구조의 적층체는, 폴리이미드 필름 등의 절연 필름의 표면에 증착법, 스퍼터링법 등에 의해 시드층 금속을 석출시킴으로써 제조된다. 그리고, 상기와 같이 하여 석출한 금속의 표면에 동 도금을 부착시킨 후, 포토레지스트를 도포하고 노광·현상하여, 계속해서 에칭함으로써 원하는 배선 패턴을 형성할 수 있다. 특히, 2층 구성의 적층체는 금속동층이 얇기 때문에 형성되는 배선 패턴 피치폭이 30㎛에 미치지 않는 매우 미세한 배선 패턴을 제조하는데 적합하다.
그런데, 특허 문헌 1(일본 특허공개 2003-188495호 공보)에는, 폴리이미드 수지 필름에 건식 제막법으로 형성된 제1 금속층과 제1 금속층 위에 도금법으로 형성된 도전성을 갖는 제2 금속층을 갖는 금속 피복 폴리이미드 필름에, 에칭법에 따라 패턴을 형성하는 프린트 배선 기판의 제조 방법에 있어서, 상기 에칭 후에 에칭 표면을 산화제에 의해 세정 처리하는 것을 특징으로 하는 프린트 배선 기판의 제조 방법의 발명이 개시되어 있다. 또한, 이 특허 문헌 1의 제5 실시예에는, 니켈·크 롬 합금을 두께 10㎚로 플라즈마 증착하고, 계속하여 도금법으로 구리를 8㎛의 두께로 석출시킨 예가 기술되어 있다.
이와 같이 하여 형성된 2층 구성의 금속 피복 폴리이미드 필름을 이용함으로써 미세한 배선 패턴을 형성할 수 있지만, 폴리이미드 필름상에 석출된 니켈·크롬 등의 제1 금속층으로부터는 마이그레이션(migration)이 발생하기 쉬워, 마이그레이션에 의해 인접하는 배선 패턴과의 사이에 단락이 형성되기 쉽다. 특히, 폴리이미드 필름에 니켈, 크롬 등의 금속을 스퍼터링하면 이들 금속의 일부가 폴리이미드 필름을 형성하는 성분과 결합하고, 이와 같은 폴리이미드 성분과 결합한 금속은 에칭액과의 접촉에 의해서는 제거되기 어려워 폴리이미드 필름의 표면에 잔류하기 쉽다. 그리고, 이러한 금속이 배선 패턴 간의 폴리이미드 필름 표면에 잔존하면, 배선 패턴을 형성하는 기재 금속층으로부터 마이그레이션이 조금 발생했을 경우에도, 폴리이미드 필름 표면에 잔존하는 금속을 통해 인접하는 배선 패턴과의 사이에 단락이 발생하기 쉬워진다고 하는 문제가 있다.
한편, 상기 공보에 기재되어 있는 바와 같이 빗살형 전극을 형성하고, 이 빗살형 전극 사이에 놓이도록 형성된 배선 패턴은 도금 처리되지만, 이 도금 처리는, 배선 패턴을 형성하여 단자 부분(내부 리드, 외부 리드)이 노출되도록 솔더 레지스트 잉크를 도포하고 경화시켜 솔더 레지스트층을 형성한 후, 노출되어 있는 단자 부분을 도금 처리하는 것이 일반적이고, 상기 공보에 기재되어 있는 바와 같은 공정을 거쳐 형성된 단자 부분은 폴리이미드 필름상에 형성된 제1 금속층으로부터의 마이그레이션의 발생을 유효하게 방지하는 것은 곤란하다.
또한, 특허 문헌 2(일본 특허공개 2003-282651호 공보)의 단락 [0004], [OO05]에는, 가요성(可撓性) 절연 필름(2)의 표면에 가요성 절연 필름과 배선 패턴의 접착 강도를 확보하기 위해, 구리와 구리 이외 금속의 합금으로 이루어지는 금속층(1)을 마련하고, 이 금속층(1)의 표면에 동박을 배치한 복합체로부터 플렉시블 회로 기판을 제조하는 것이 기재되어 있다. 또한, 이러한 복합체를 이용하여 형성된 배선 패턴의 리드 부분에는, 도 5에 나타내고 있는 바와 같이, 주연 하부에 금속층(1)이 미제거부로서 잔류한다고 기재되어 있고, 미제거부가 원인으로 도금 금속의 이상 석출(6)이 형성된다고 기재되어 있으며, 도금 금속의 이상 석출(6) 부분으로부터 주석의 결정이 성장하여 「위스커(whisker)」가 되어 그것에 의해 배선 패턴에 쇼트가 발생한다고 기재되어 있다. 즉, 특허 문헌 2에 있어서는, 배선 패턴의 접착 강도를 확보하기 위해 마련한 금속층(1)을 그대로의 상태로 하여 그 표면에 주석 도금층을 형성하면, 형성된 주석 도금층으로부터 위스커가 발생하므로, 단락 [0023]에 기술된 바와 같이 금속층(1)을 완전하게 제거하고 있는 것이다.
그러나, 이러한 금속층(1)을 배선 패턴의 외주로부터 완전하게 제거하는 것은 매우 곤란하여, 특허 문헌 2에 기재되어 있는 방법으로는 미량이지만 배선 패턴의 외주 하부에 금속층(1)이 그대로의 상태로 잔존하고, 이러한 잔존 금속층(1)에 기인하여 석출된 주석 도금층으로부터의 위스커의 발생을 완전하게 방지할 수 없다.
[특허 문헌 1] 일본 특허공개 2003-188495호 공보
[특허 문헌 2] 일본 특허공개 2003-282651호 공보
〈발명이 해결하고자 하는 과제〉
본 발명은, 절연 필름의 표면에 접착제를 개재하지 않고 금속층이 마련된 2층 구성의 금속 피복 폴리이미드 필름을 사용함으로써 특이적으로 발생하는 전압 인가 후에 절연 저항이 저하한다고 하는 2층 구성의 금속 피복 폴리이미드 필름을 이용한 프린트 배선 기판 특유의 문제점을 해소하는 것을 목적으로 하는 것이다.
즉, 본 발명은, 2층 구성의 금속 피복 폴리이미드 필름을 이용하여 절연 저항치가 변동하기 어려운 프린트 배선 기판을 제조하는 방법을 제공하는 것을 목적으로 하고 있다.
또한, 본 발명은, 상기와 같이 하여 형성된 절연 저항치가 변동하기 어려운 프린트 배선 기판을 제공하는 것을 목적으로 하고 있다.
또한, 본 발명은, 상기와 같은 프린트 배선 기판에 전자 부품이 실장된 회로 장치를 제공하는 것을 목적으로 하고 있다.
〈과제를 해결하기 위한 수단〉
본 발명의 프린트 배선 기판은, 절연 필름의 적어도 한쪽의 표면에 기재 금속층과, 기재 금속층 상에 형성된 도전성 금속층으로 이루어지는 배선 패턴을 갖는 프린트 배선 기판으로서, 배선 패턴의 단면에서의 도전성 금속층의 하단부의 폭이 단면에서의 기재 금속층의 상단부의 폭보다 작은 것을 특징으로 하고 있다. 또한, 본 발명의 프린트 배선 기판은, 절연 필름의 표면에 기재 금속층과, 기재 금속층 상에 형성된 도전성 금속층으로 이루어지는 배선 패턴이 형성된 프린트 배선 기판으로서, 적어도 배선 패턴의 측벽부에 노출되는 기재 금속층이 은폐 도금층에 의해 은폐되어 있는 형태도 포함하는 것이다.
또한, 본 발명의 프린트 배선 기판의 제조 방법은, 절연 필름의 적어도 한쪽의 표면에 기재 금속층을 석출시킨 후, 기재 금속층 표면에 도전성 금속을 석출시켜 도전성 금속층을 형성하고, 계속하여, 기재 금속층과 도전성 금속층을 선택적으로 에칭하여 배선 패턴을 형성하는 공정을 갖는 프린트 배선 기판의 제조 방법으로서, 기재 금속층과 도전성 금속층을 도전성 금속을 용해하는 에칭액과 접촉시켜 배선 패턴을 형성한 후, 기재 금속층을 형성하는 금속을 용해하는 제1 처리액과 접촉시키고, 계속하여, 도전성 금속을 선택적으로 용해하는 마이크로 에칭액과 접촉시킨 다음, 제1 처리액과는 상이한 화학 조성을 갖고 또한 도전성 금속보다도 기재 금속층 형성 금속에 대해 높은 선택성으로 작용하는 제2 처리액과 접촉시키는 것을 특징으로 하고 있다. 또한, 본 발명의 프린트 배선 기판의 제조 방법은, 절연 필름의 적어도 한쪽의 표면에 Ni 및 Cr을 포함하는 기재 금속층을 석출시킨 후, 기재 금속층 표면에 도전성 금속을 석출시켜 도전성 금속층을 형성하고, 계속하여, 기재 금속층과 도전성 금속층을 선택적으로 에칭하여 배선 패턴을 형성하는 공정을 갖는 프린트 배선 기판의 제조법으로서, 기재 금속층과 도전성 금속층을 도전성 금속을 용해하는 에칭액과 접촉시켜 배선 패턴을 형성한 후, 기재 금속층을 형성하는 금속 중 Ni를 용해하는 제1 처리액과 접촉시키고, 계속하여, 형성된 배선 패턴을 구리를 용해하는 마이크로 에칭액과 접촉시켜 도전성 금속층을 후퇴시켜 배선 패턴의 주위에 윤곽 형상으로 기재 금속층을 노출시킨 후, Cr을 용해시키거나, 또는 잔존한 소량의 Cr을 부도체막으로 변화시키는 제2 처리액과 접촉시키는 것이 바람직하다. 또한, 본 발명의 프린트 배선 기판의 제조 방법은, 절연 필름 표면에 기재 금속층을 석출시킨 후, 기재 금속층 표면에 도전성 금속을 석출시켜 도전성 금속층을 형성하고, 계속하여, 기재 금속층과 도전성 금속층을 선택적으로 에칭하여 배선 패턴을 형성하는 공정을 갖는 프린트 배선 기판의 제조법으로서, 기재 금속층과 도전성 금속층을 도전성 금속을 용해하는 에칭액과 접촉시켜 배선 패턴을 형성한 후, 기재 금속층을 형성하는 금속을 용해하는 에칭액과 접촉시키고, 계속하여, 형성된 배선 패턴을 은폐 도금 처리하는 것을 특징으로 하고 있다.
또한, 본 발명의 회로 장치는, 상기와 같은 프린트 배선 기판에 전자 부품이 실장되어 있다.
〈발명의 효과〉
본 발명의 프린트 배선 기판은, 배선 패턴의 단면에서의 도전성 금속층의 하단부의 폭이 단면에서의 기재 금속층의 상단부의 폭보다 작기 때문에, 바람직하게는, 배선 패턴의 단면에서의 도전성 금속층 하단부(bottom)의 폭이 도전성 금속층과 접하는 윤곽 형상 기재 금속층의 상단부의 폭보다 통상적으로 0.1 내지 4㎛의 범위 내에서 작게 형성함으로써, 또한, 배선 패턴의 바닥부에 있는 기재 금속층의 적어도 측면을 은폐 도금하는 형태를 취하면, 기재 금속층으로부터의 마이그레이션이 더 생기기 어렵고, 따라서, 본 발명의 프린트 배선 기판은 전압을 인가한 후의 단자간 저항치의 변동이 현저하게 적다.
본 발명에서는, 배선 패턴의 주위에 있는 기재 금속층은 부동태화되어 있으므로, 기재 금속층의 표면에 형성된 도금층으로부터 위스커는 발생하지 않는다.
또한, 본 발명의 회로 장치는, 상기와 같이 프린트 배선 기판에 형성된 배선 패턴간의 전기 저항치가 경시적으로 안정되어 있으므로, 본 발명의 회로 장치는 장시간 안정적으로 사용할 수 있다.
도 1은, 본 발명의 프린트 배선 기판을 제조하는 공정에서의 기판의 단면을 도시하는 도면이다.
도 2는, 본 발명의 프린트 배선 기판을 제조하는 공정의 다른 형태에서의 기판의 단면을 도시하는 도면이다.
도 3은, 본 발명의 프린트 배선 기판의 단면을 도시하는 단면도이다.
도 4는, 본 발명의 프린트 배선 기판의 다른 예의 단면을 도시하는 단면도이다.
도 5는, 마이크로 에칭 처리 전, 배선의 절연 필름에 따른 단부의 SEM 사진이다.
도 6은, 마이크로 에칭 후, 배선의 절연 필름에 따른 단부의 SEM 사진이다.
도 7은, 제1 처리액에 의한 처리 전(도 7(a)), 처리 후(도 7(b)) 및 마이크로 에칭 처리 후(도 7(c))의 배선 패턴을 모식적으로 도시하는 도면이다.
〈부호의 설명〉
11 … 절연 필름
12 … 기재 금속층
13 … 스퍼터링 동층
14 … 도금 동층
16 … 은폐 도금층
20 … 도전성 금속층(동층)
21 … 기재 금속층 노출부
21a … 기재 금속층의 돌기
21b … 독립된 기재 금속층의 잔부
다음으로 본 발명의 프린트 배선 기판에 대하여, 제조 방법에 따라 구체적으로 설명한다.
도 1 및 도 2는, 본 발명의 프린트 배선 기판을 제조하는 공정에서의 기판의 단면을 도시하는 도면이다. 한편, 이하에 도시하는 도면에 있어서는 공통되는 부재에는 공통되는 부재 번호를 부여하고 있다.
본 발명의 프린트 배선 기판은, 절연 필름의 적어도 한쪽의 면에 배선 패턴이 형성되어 이루어지며, 따라서, 본 발명의 프린트 배선 기판에 있어서는, 배선 패턴은 절연 필름의 한쪽의 면에 형성되어 있어도 되고, 절연 필름의 표면 및 이면의 2면에 형성되어 있어도 된다. 이하의 설명은, 절연 필름의 한쪽의 면에 배선 패턴을 형성하는 예를 기술하는 것으로서, 다른 한쪽의 면에 배선 패턴을 형성하는 경우에도 마찬가지로 하여 형성할 수 있다.
도 1(a) 및 도 2(a)에 도시하는 바와 같이, 본 발명의 프린트 배선 기판의 제조 방법에서는, 사용하는 절연 필름(11)으로는 폴리이미드 필름, 폴리이미드 아미드 필름, 폴리에스테르, 폴리페닐렌 설파이드, 폴리에테르 이미드 및 액정 폴리머 등을 들 수 있다. 즉, 이러한 절연 필름(11)은, 후술하는 기재 금속층(12)을 형성할 때 열에 의해 변형하지 않을 정도의 내열성을 갖고 있다. 또한, 에칭시에 사용되는 에칭액, 혹은, 세정시에 사용되는 알칼리 용액 등에 침식되지 않을 정도로 내산·내알칼리성을 가지고 있으며, 이러한 특성을 갖는 절연 필름(11)으로서는 폴리이미드 필름이 바람직하다.
이러한 절연 필름(11)은, 통상적으로는 7 내지 80㎛, 바람직하게는 7 내지 50㎛, 특히 바람직하게는 15 내지 40㎛의 평균 두께를 갖고 있다. 본 발명의 프린트 배선 기판은 얇은 기판을 형성하는데 적합하므로, 보다 얇은 폴리이미드 필름을 사용하는 것이 바람직하다. 한편, 이러한 절연 필름(11)의 표면은, 하기의 기재 금속층(13)의 밀착성을 향상시키기 위해 하이드라진·KOH액 등을 이용한 조화(粗化) 처리, 플라즈마 처리 등이 실시되어도 된다.
이러한 절연 필름의 적어도 한쪽의 표면에, 도 1(b) 및 도 2(b)에 도시하는 바와 같이, 기재 금속을 석출시켜 기재 금속층(12)을 형성한다. 기재 금속층(12)은 절연 필름(11)의 적어도 한쪽의 면에 형성되며, 기재 금속층(12)의 표면에 형성되는 도전성 금속층과 절연 필름(11)의 밀착성을 향상시키는 것이다.
이러한 기재 금속층(12)을 형성하는 금속의 예로서는, 구리, 니켈, 크롬, 몰리브덴, 텅스텐, 실리콘, 팔라듐, 티탄, 바나듐, 철, 코발트, 망간, 알루미늄, 아연, 주석 및 탄탈 등을 들 수 있다. 이들 금속은 단독으로 혹은 조합하여 사용할 수 있다. 이들 금속 중에서도 니켈, 크롬 또는 이들의 합금을 이용하여 기재 금속층(12)을 형성하는 것이 바람직하다. 이와 같은 기재 금속층(12)은, 절연 필름(11)의 표면에 증착법, 스퍼터링법 등의 건식 제막법을 사용하여 형성하는 것이 바람직하다. 이와 같은 기재 금속층(12)의 두께는, 통상적으로는 1 내지 100㎚, 바람직하게는 2 내지 50㎚의 범위 내에 있다. 기재 금속층(12)은, 이 층 위에 도전성 금속층(20)을 안정적으로 형성하기 위한 것으로서, 기재 금속의 일부가 절연 필름 표면에 물리적으로 침식하는 정도의 운동 에너지를 갖고 절연 필름과 충돌함으로써 형성된 것이 바람직하다.
본 발명에서는, 기재 금속층(12)은 상기와 같은 기재 금속의 스퍼터링층인 것이 특히 바람직하다.
상기와 같이 기재 금속층(12)을 형성한 후, 도 2(d)에 도시하는 바와 같이, 기재 금속층(12)의 표면에 도전성 금속층(20)을 형성한다. 본 발명에 있어서, 도전성 금속층(20)을 형성하는 금속의 예로서는, 구리 혹은 구리 합금을 들 수 있다. 이와 같은 도전성 금속층(20)은 도금법에 의해 형성할 수 있다. 여기에서 도금법으로서는, 전기 도금법 및 무전해 도금법을 들 수 있다.
본 발명에 있어서, 도 2(d)에 도시하는 바와 같은 도전성 금속층(20)의 두께는 통상적으로는 1 내지 18㎛, 바람직하게는 2 내지 12㎛의 범위 내에 있다.
한편, 본 발명에서는, 상기와 같은 기재 금속층(12)을 형성하고, 기재 금속층(12)의 표면에 도전성 금속층(20)을 형성하기 전에, 도 1(c)에 도시하는 바와 같이, 상기한 기재 금속층(12)의 표면에 도전성 금속층(20)과 동일한 금속(예를 들면 구리)을 이용하여 상기한 기재 금속층(12)과 같은 방법으로 스퍼터링 금속층(13)을 형성할 수도 있다. 예를 들면, 기재 금속층(12)을 니켈 및 크롬을 이용하여 스퍼터링법으로 형성하고, 도전성 금속층(20)이 동층인 경우, 스퍼터링 금속층(13)을 스퍼터링 동층으로 할 수 있다.
이때의 스퍼터링 동층(13)의 두께는, 통상적으로는 10 내지 2000㎚, 바람직하게는 20 내지 500㎚이다. 또한, 기재 금속층(12)의 평균 두께와 스퍼터링 동층(13)의 두께의 비는, 통상적으로는 1:20 내지 1:100, 바람직하게는 1:25 내지 1:60의 범위 내에 있다.
상기와 같이 하여 스퍼터링 동층(13)을 형성한 후, 도 1(d)에 도시하는 바와 같이, 스퍼터링 동층(13)의 표면에 도전성 금속층을 더 형성한다. 여기에서 더 적층되는 도전성 금속층은, 도 1(d)에서는 부재 번호 14(도금 도전성 금속층)로 나타내고 있다. 부재 번호 14의 도전성 금속층은 스퍼터링법, 증착법 등의 방법으로 형성하는 것도 가능하지만, 전해 도금법 혹은 무전해 도금법 등의 도금법으로 형성하는 것이 바람직하다. 즉, 도금 도전성 금속층(14)에는, 배선 패턴을 형성하기 위해 어느 정도의 두께가 있을 필요가 있고, 따라서 전해 도금법 혹은 무전해 도금법 등의 도금법을 채용함으로써 효율적으로 도전성 금속을 석출시킬 수 있다. 이와 같이 하여 형성되는 도금 도전성 금속층(14)의 평균 두께는, 통상적으로는 0.5 내지 40㎛, 바람직하게는 O.5 내지 17.5㎛, 한층 더 바람직하게는 1.5 내지 11.5㎛의 범위내에 있고, 또한, 전술한 스퍼터링 동층(13)과 도금 도전성 금속층(14)의 합계의 두께는 통상적으로는 1 내지 40㎛, 바람직하게는 1 내지 18㎛, 한층 더 바람직하게 는 2 내지 12㎛의 범위 내에 있다. 한편, 여기에서 형성되는 스퍼터링 동층(13)과 도금 도전성 금속층(14)은, 도금 도전성 금속층(14)이 형성된 후에는 그 단면의 구조로부터 양자의 경계를 찾아내는 것은 극히 곤란하고, 특히 양자가 동일한 도전성 금속으로 형성되어 있는 경우에는 양자가 일체화하므로, 본 발명에서는, 특별히 양자를 구별하여 기재할 필요가 없는 경우에는, 양자를 종합하여 도전성 금속층(20)이라고 기재하는 경우도 있다.
이와 같이 도전성 금속층(20)을 형성한 다음, 도 1(e) 및 도 2(e)에 도시하는 바와 같이, 도전성 금속층(20)의 표면에 감광성 수지를 도포하고 감광성 수지를 노광 현상하여 감광성 수지로 이루어지는 원하는 패턴(15)을 형성한다. 여기에서 사용할 수 있는 감광 수지로서는, 빛이 조사됨으로써 경화되는 타입의 감광성 수지를 사용할 수도 있고, 빛의 조사에 의해 수지가 연화되는 타입의 감광성 수지를 사용할 수도 있다.
상기와 같이 하여 감광성 수지를 이용하여 형성된 패턴(15)을 마스킹재로 하여, 도 1(f) 및 도 2(f)에 도시하는 바와 같이, 도전성 금속층(20)을 선택적으로 에칭하여 원하는 배선 패턴을 형성한다.
여기에서 사용하는 에칭제는 도전성 금속에 대한 에칭제로서, 이와 같은 도전성 금속 에칭제의 예로서는, 염화제2철을 주성분으로 하는 에칭액, 염화제2구리를 주성분으로 하는 에칭액, 황산+과산화수소 등의 에칭제이며, 이와 같은 도전성 금속에 대한 에칭제는 도전성 금속층(20)을 뛰어난 선택성으로 에칭하여 배선 패턴을 형성할 수 있지만, 이 도전성 금속층(20)과 절연 필름(11) 사이에 있는 기재 금 속층(12)에 대해서도 상당한 에칭 기능을 갖고 있다. 따라서, 상기와 같은 도전성 금속 에칭제를 이용하여 에칭을 행하면, 도 1(f) 및 도 2(f)에 도시하는 바와 같이, 절연 필름(11)의 표면에 기재 금속층(12)이 수 ㎚ 정도의 극히 얇은 층으로서 잔존하는 정도까지 기재 금속층(12)을 에칭할 수 있다. 즉, 기재 금속층은 배선 패턴의 사이에 극박층을 형성하고, 도전성 금속층으로 이루어지는 배선 패턴의 밑에서는 에칭되지 않아 기재 금속층이 형성된 것과 같은 두께를 갖고 있다.
한편, 상기와 같이 하여 배선 패턴의 형성시에 감광성 수지로 이루어지는 원하는 패턴(15)은, 상기의 에칭 공정을 거친 후 다음 공정에 제공되기 전에, 예를 들면 알칼리 세정 등에 의해 제거된다.
본 발명에서는, 후술과 같이 하여 기재 금속층(12)을 소정의 처리액으로 처리하기 전에, 배선 패턴을 형성하는 도전성 금속층(20)의 표면 및 부재 번호 12로 나타내는 기재 금속을, 도 1(g)와 같이, 에칭하여 표면에 있는 산화물막 등을 제거하는 마이크로 에칭을 행하는 것이 바람직하다. 마이크로 에칭에는, 도전성 금속에 대한 애칭액으로서 통상적으로 사용되고 있는 에칭액을 사용할 수 있다. 예를 들면, HCl이나 H2SO4와 같은 산세(酸洗)에 사용하는 에칭액이다.
본 발명에서는, 상기와 같이 하여 도전성 금속층(20)을 선택적으로 에칭하고 필요에 따라 마이크로 에칭(산세 처리)을 행한 다음, 도 1(h)에 도시하는 바와 같이, 기재 금속층을 형성하는 Ni 및 Ni-Cr 합금 등의 Ni 합금을 용해 가능한 제1 처리액으로 처리한다. 여기에서 Ni를 용해한다는 것은, Ni-Cr 합금 등의 Ni 합금을 용해하여 Ni 잔재는 거의 남지 않지만, Ni 이외의 금속은 일부 잔존한다(Ni-Cr 합금의 경우 Cr이 잔존한다)는 의미이다.
본 발명에 있어서, Ni를 용해 가능한 제1 처리액의 예로서는, 각 농도 5 내지 15중량% 정도의 황산·염산 혼합액을 들 수 있다.
Ni를 용해 가능한 제1 처리액을 이용하여 처리함으로써, 기재 금속층(12)에 함유되는 금속의 일부를 제거한다. Ni를 용해 가능한 제1 처리액을 이용한 처리에 있어서는, 처리 온도는 통상적으로는 30 내지 55℃, 바람직하게는 35 내지 45℃이고, 처리 시간은, 통상적으로는 2 내지 40초간, 바람직하게는 2 내지 30초간이다.
이 처리에 의해, 예를 들면, 도 7에 도시하는 바와 같이, 도 7(a)에서의 배선 패턴의 측면에 잔존하는 기재 금속의 돌기(21a) 및/또는 배선 간에 잔존하는 기재 금속층(21b)은, 도 7(b)에 도시하는 바와 같이 용해, 제거되어 배선 패턴을 구성하는 기재 금속층 간의 최단 간격 W는 넓어진다(도 1(i), (j), 도 2(i), (j), 도 7 등 참조).
배선 피치에 의해 기재 금속층 간의 최단 간격 W는 상이하지만, 예를 들면, 배선 피치 30㎛(설계상의 라인폭 15㎛, 스페이스폭 15㎛)의 경우, 기재 금속 간의 최단 간격 W를 전자 현미경 사진(SEM 사진)에 의해 실측하면 5 내지 18㎛의 범위 내가 되고, 이 간격 W는 설계 스페이스폭의 33% 내지 120%로서 10 내지 16㎛의 범위 내가 되는 경우가 많다. 또한, 예를 들면, 배선 피치 100㎛(설계상의 라인폭 50㎛, 스페이스폭 50㎛)의 경우, 설계 스페이스폭의 10 내지 120%의 폭이 되는 경우가 많다.
한편, 배선 패턴은 산화 방지, IC 칩 등의 본딩시의 합금층 형성 등을 위해 도금되지만, 배선 패턴의 기재 금속층에 도금층의 두께를 더한 배선단부 간의 최단 거리 W가 5㎛ 이상인 것이 바람직하다.
또한, 여기에서 기재 금속의 돌기(21a)가 용해, 제거된다는 것은 배선 피치에 따라서 상이하지만, 배선 피치 30㎛의 경우, 돌기부의 밑동 부분의 기재 금속층과 절연 필름의 경계부로부터 돌기부의 선단까지의 거리는 도 7에 “SA”로 나타내고 있는데, 이 거리 SA가 0 내지 6㎛(설계 스페이스폭의 0 내지 40%), 바람직하게는 0 내지 5㎛, 한층 더 바람직하게는 0 내지 3㎛, 가장 바람직하게는 0 내지 2㎛가 되는 것을 말하며, 이 범위 내의 것은 본 발명에서는 돌기라고 하지 않는다.
한편, 도 7(c)는 마이크로 에칭에 의해 기재 금속층을 노출시킨 상태의 배선 기판의 예를 모식적으로 도시하는 것이다.
이와 같이 Ni를 용해 가능한 제1 처리액을 이용한 처리를 행한 후, 과황산칼륨(K2S2O2), 과황산나트륨(Na2S2O8), 황산+H2O2 등의 어느 하나의 용액으로 Cu 패턴을 선택적으로 마이크로 에칭하여, 도전성 금속으로 이루어지는 패턴을 선택적으로 소량 용해(후퇴)시킴으로써 기재 금속층(시드층)을 패턴의 보텀 부분으로부터 뻗어 나온 구조로 한다. 그러나, 마이크로 에칭 공정에 있어서, 에칭액과의 접촉 시간이 길면 배선 패턴을 형성하는 도전성 금속인 구리의 용출량이 많아져 배선 패턴 자체가 얇아지므로, 마이크로 에칭 공정에서의 에칭액과 배선 패턴의 접촉 시간은, 통상적으로는 2 내지 60 초간, 바람직하게는 10 내지 45초간 정도이다.
이와 같이 하여 마이크로 에칭 공정에서 도전성 금속층(20)을 후퇴시킨 다음, 마지막으로, Cr을 용해하고 또한 예를 들면 폴리이미드 등의 절연 필름을 용해할 수 있는 제2 처리액으로 배선 패턴이 형성되어 있지 않은 절연 필름(11)의 표층면을 처리한다. 즉, 본 발명에서는, Ni를 용해 가능한 제1 처리액을 이용한 처리를 행한 다음 필요에 따라 마이크로 에칭을 더 행한 후, 기재 금속층(시드층)으로서 잔존하고 있는 Cr을 일부 용해하고, 미용해 Cr층 부분은 산화·부동태화시키는 제2 처리액을 이용하여 처리함으로써, 기재 금속층(12)의 대부분을 제거함과 함께, 이 제2 처리액은 절연 필름(11)의 표면에 수십 Å 잔존한 Cr을 산화하여 부동태화할 수 있다. 따라서, 도 1(i) 및 도 2(i)에 도시하는 바와 같이, 제2 처리액을 사용함으로써 기재 금속층(12)을 제거하고 잔류 Cr을 산화하여 부동태화할 수 있다.
여기에서 사용되는 제2 처리액의 예로서는, 과망간산 칼륨+KOH 수용액, 중크롬산 칼륨 수용액, 및, 과망간산 나트륨+NaOH 수용액을 들 수 있다. 과망간산 칼륨+KOH 수용액을 사용하는 경우, 과망간산 칼륨의 농도는 통상적으로는 10 내지 60g/리터, 바람직하게는 25 내지 55g/리터이고, KOH의 농도는 바람직하게는 10 내지 30g/리터이다. 본 발명에서는 상기와 같은 제2 처리액을 이용한 처리에 있어서는, 처리 온도는 통상적으로는 40 내지 70℃, 바람직하게는 50 내지 65℃이고, 처리 시간은 통상적으로는 10 내지 60초간, 바람직하게는 15 내지 45초간이다. 이러한 조건으로 처리함으로써, 배선 패턴이 형성되어 있지 않은 부분 표면의 절연 필름 표면에 잔존하는 수 Å 내지 수십 Å 두께의 Cr은 산화·부동태화되어 절연 저항이 증대한다. 또한, 배선 패턴 부분의 기재 금속층(12) 및 절연 필름(11)은, 도전성 금속층(20)에 의해 보호된다.
그리고, 도 3 및 도 4에 도시하는 바와 같이, 얻어진 프린트 배선 기판의 배선 패턴의 하단부에 있는 기재 금속층(12)의 상단부의 폭 W1은, 도전성 금속층(20)(스퍼터링 동층(13)을 갖는 경우에는 스퍼터링 동층)의 하단부의 폭 W2보다 넓게 형성되어 있으며(W1-W2의 값이 통상적으로는 0.1 내지 4.0㎛, 바람직하게는 O.4 내지 2.0㎛ 폭이 넓게 형성되어 있음), 기재 금속층(12)의 폭(단면폭)은 도전성 금속층의 하단부의 폭 W2 보다 큰데, 통상적으로, 기재 금속층(12)의 일측에 있는 돌출부의 폭 W3은 O.05 내지 2.0㎛, 바람직하게는 O.2 내지 1.O㎛ 범위가 된다.
마이크로 에칭 처리 전후에서의 배선의 절연 필름에 따른 단부의 SEM 사진(FE-SEM 사진)을 도 5 및 도 6에 나타낸다. 이들 도면에 있어서, 오른쪽 밑의 백색 부분이 배선의 도전성 금속층(동층)으로서, 도 5의 상태로부터 마이크로 에칭 처리를 행함으로써 거의 일정 치수로 컨트롤된 단차가 형성되어, 도 6에 나타내는 바와 같이 기재 금속층이 거의 균일하게(W3=약 0.4㎛) 노출되게 된다(도면 중, 왼쪽 아래에서 오른쪽 위로의 띠 형상 부분). 한편, 마이크로 에칭 후의 SEM에서 배선 패턴 간에 독립적으로 잔존하는 Ni는 확인되지 않았지만, Cr은 조금 검지되었다.
상기와 같이 배선 패턴을 형성한 후, 형성된 각각의 배선 패턴의 측벽 하부에 형성된 적어도 기재 금속을 은폐하도록 은폐 도금 처리를 하는 것이 바람직하다. 즉, 도 1(j) 및 도 (j), 도 3 및 도 4에 도시하는 바와 같이, 본 발명의 프린트 배선 기판에서는 배선 패턴을 형성한 다음 솔더 레지스트층을 형성하기 전에, 배선 패턴의 하단부에 있는 기재 금속층(12)의 노출 부분을 은폐 도금층(16)으로 은폐하여도 된다. 이 은폐 도금층(16)은, 적어도, 배선 패턴의 하단부에 있는 기재 금속층(12)을 은폐하면 되며, 배선 패턴 전체에 은폐 도금층(16)을 형성할 수도 있다. 이와 같이 하여 형성되는 은폐 도금층은, 주석 도금층, 금 도금층, 니켈-금 도금층, 땜납 도금층, 납프리 땜납 도금층, Pd 도금층, Ni 도금층, Zn 도금층, 및, Cr 도금층으로 이루어지는 군으로부터 선택되는 적어도 한 종류의 도금층이면 되며, 특히 본 발명에서는, 주석 도금층, 금 도금층, 니켈 도금층, 니켈-금 도금층이 바람직하다. 또한, 후술하는 바와 같이, 도금 전에 부분적으로 패턴을 솔더 레지스트로 피복한 다음 노출 부분을 상기의 금속으로 도금하여도 무방하다.
이와 같은 은폐 도금층의 두께는, 도금의 종류에 의해 적절하게 선택할 수 있지만, 도금층의 두께를 통상적으로는 O.005 내지 5.0㎛, 바람직하게는 O.005 내지 3.0㎛의 범위 내의 두께로 설정한다. 또한, 전체 면에 도금하여 솔더 레지스트를 부분 인쇄하고, 그 다음 노출되는 부분에 재차 동일한 금속을 더 도금하여도 된다. 이러한 두께의 은폐 도금층을 형성하는 것에 의해서도, 기재 금속층(12)으로부터의 마이그레이션은 발생하지 않는다. 이와 같은 은폐 도금층은, 전해 도금법 혹은 무전해 도금법 등에 의해 형성할 수 있다.
이와 같이 하여 배선 패턴을 은폐 도금 처리함으로써, 배선 패턴의 절연 기판측에 있는 부동태화한 기재 금속층의 표면이 은폐 도금층에 의해 은폐되어, 이종 금속간에 전위차가 생겨도 선간의 절연 저항이 충분히 높기 때문에, 기재 금속층으로부터의 마이그레이션의 발생을 유효하게 방지할 수 있다. 또한, 상기와 같이 하 여 형성되는 은폐 도금으로서 주석, 도금을 이용했을 경우라도, 베이스가 되는 기재 금속층(12)은 부동태화되어 있으므로 주석 도금층으로부터 위스커가 발생하지 않는다.
이와 같이 배선 패턴을 형성하는 기재 금속층의 측면을 은폐 도금 처리하여 은폐한 후, 혹은 도금하지 않은 상태에서, 배선 패턴의 단자 부분이 노출되도록 솔더 레지스트 잉크를 도포하고 경화시킴으로써 솔더 레지스트층을 형성한다.
이렇게 하여 솔더 레지스트층을 형성한 후, 솔더 레지스트층으로부터 노출된 단자 부분을 도금한다. 이 경우, 통상적으로 도금 처리는 전자 부품과의 접합을 위해 행하는 것으로, 이 처리에 의해 얻어지는 도금층은 내부 접속 단자의 표면, 및, 프린트 배선 기판에 형성된 외부 접속 단자의 표면에 형성되는 것이다.
한편, 도금층은 솔더 레지스트층을 형성하기 전에 배선 패턴 전체에 형성한 도금층으로 이루어져 있어도 되며, 또한 배선 패턴 전체 면에 제1 도금층을 형성하고 단자부 이외에 솔더 레지스트층을 형성한 후에, 단자부에만 제2 도금층을 형성한 것이라도 된다.
이와 같은 도금층으로는, 무전해 주석 도금, 전해 주석 도금, 땜납 도금, 니켈 도금, 니켈-금 도금, Cu-Sn 도금 및 Sn-Bi 도금을 들 수 있다. 이 도금층은, 배선 패턴을 형성하는 기재 금속층을 은폐하기 위한 은폐 도금층과 동일하거나 상이하여도 무방하다. 은폐 도금이 기재 금속층을 충분히 덮지 않고, 포러스(porous) 상태이거나 혹은 도금층이 극히 얇으면서 포러스 상태라도, 이 처리에 의해 마이그레이션은 발생하지 않는다. 한편, 배선 패턴 전체에 형성되는 은폐 도금층을, 통상 의 본딩 등을 위한 도금층으로서 병용할 수도 있다.
이와 같이 하여 형성되는 도금층의 두께는, 통상적으로는 0 내지 5㎛, 바람직하게는 0 내지 3㎛이다.
또한, 여기에서의 도금층은, 솔더 레지스트층의 큐어 등을 위해 가열에 의해, 기재 금속층 및/또는 도전성 금속층과 접촉하고 있는 면 측은 이들 금속과 합금화가 진행되는 경우가 있다. 예를 들면, 주석 도금층을 형성했을 경우, 도전성 금속동(특히 동층)과의 계면에서는 Cu-Sn 합금층이 형성된다. 그러나, 단자부에 형성되는 도금층의 외부 전극 등과 접합되는 최표면은 합금화가 진행되어 있지 않으면, 원래의 금속 조성 상태가 유지된다. 또한, 상기와 같이 하여 주석 도금층을 형성했을 경우라도, 베이스가 되는 기재 금속층(12)은 부동태화되어 있으므로, 이 부분으로부터의 주석 도금층으로부터 위스커가 발생하지 않는다.
이와 같이 하여 도금층을 형성한 다음 내부 접속 단자에 전자 부품을 전기적으로 접속하고, 또 이 전자 부품을 수지로 피복함으로써, 본 발명의 회로 장치를 얻을 수 있다.
이와 같이, 본 발명의 프린트 배선 기판 혹은 회로 장치는, 마이그레이션 등에 의해 배선 패턴 간의 전기 저항치가 변동하는 것이 현저하게 적다. 즉, 본 발명의 프린트 배선 기판 및 회로 장치는, 마이그레이션 등이 생기기 어려워, 장시간 전압을 계속 인가한 후의 절연 저항과 전압을 인가하기 전의 절연 저항의 사이에 실질적인 변동이 인정되지 않아, 프린트 배선 기판으로서 매우 높은 신뢰성을 갖는다.
본 발명의 프린트 배선 기판은, 배선 패턴(혹은 리드)의 폭이 30㎛ 이하, 매우 적합하게는 25 내지 5㎛의 폭의 배선 패턴을 갖고, 또한 피치폭이 50㎛ 이하, 매우 적합하게는 40 내지 10㎛의 피치폭을 갖는 프린트 배선 기판에 적합하다. 이러한 프린트 배선 기판에는, 프린트 회로 기판(PWB), TAB(Tape Automated Bonding) 테이프, COF(Chip On Film), CSP(Chip Size Package), BGA(Ball Grid Array),μ-BGA(μ-Ball Grid Array), FPC(Flexible Printed Circuit) 등이 있다. 또한, 전술한 설명에서는, 본 발명의 프린트 배선 기판은 절연 필름인 폴리이미드 필름의 표면에 배선 패턴이 형성된 것이었지만, 배선 패턴의 일부에 전자 부품이 실장되어 있어도 된다. 또한, 이와 같이 하여 실장된 전자 부품이 통상적으로는 밀봉 수지로 밀봉되어 회로 장치를 형성한다.
다음으로, 본 발명의 프린트 배선 기판 및 그 방법에 대해, 구체적으로 실시예를 들어 설명하지만, 본 발명은 이것들에 의해 한정되는 것은 아니다.
한편, 이하에 기재하는 실시예 및 비교예에서의 절연 저항치는 모두 항온항습조 밖의 실온에서의 측정치이다.
〈제1 실시예〉
평균 두께 38㎛의 폴리이미드 필름(우베흥산(宇部興産)(주) 제품, 유피렉스 S)의 한쪽 표면을 역스퍼터에 의해 조화(粗化) 처리한 후, 이하의 조건으로 니켈·크롬 합금을 스퍼터링하여 평균 두께 40㎚의 크롬·니켈 합금층을 형성하여 기재 금속층으로 했다.
즉, 스퍼터링 조건을 38㎛ 두께 폴리이미드 필름을 100℃에서 3×10-5Pa로 10분간 처리하여 탈가스한 다음, 100℃×0.5Pa로 설정하여 크롬·니켈 합금의 스퍼터링을 행하였다.
상기와 같이 하여 형성된 기재 금속층 상에, 구리를 100℃×O.5Pa의 조건에서 더 스퍼터링하여 평균 두께 300㎚의 스퍼터링층을 형성하였다.
상기와 같이 하여 형성된 스퍼터링 동층의 표면에, 전기 도금법에 의해 동을 석출시켜 두께 8㎛의 전해 동층(전기 도금 동층)을 형성하였다.
이렇게 하여 형성된 전해 동층의 표면에 감광성 수지를 도포하고 노광·현상하여, 배선 피치가 30㎛(라인폭; 15㎛, 스페이스폭; 15㎛)가 되도록 빗살형 전극의 패턴을 형성하고, 이 패턴을 마스킹재로 하여 동층을 HCl; 100g/리터를 포함하는 농도 12%의 염화제2구리 에칭액을 이용하여 30초간 에칭하여 배선 패턴을 제조하였다.
NaOH+Na2CO3 용액으로 40℃×30초간 처리하여 배선 패턴 상의 감광성 수지로 형성된 마스킹재를 제거하고, 계속하여 산세액으로서 K2S208+H2SO4 용액으로 30℃×10초 처리하여 동층과 기재 금속층(Ni-Cr 합금)을 산세하였다.
다음으로, 제1 처리액인 17g/리터의 HCl과 17g/리터의 H2SO4를 포함하는 용액을 이용하여 필름 캐리어를 50℃×30초간 처리하여, Ni-Cr 합금으로 이루어지는 기재 금속층의 Ni를 용해하였다.
계속하여, 마이크로 에칭액으로서 K2S208+H2SO4로 Cu 도체를 O.3㎛(W3) 폭으로 용해하였다(Cu 도체의 후퇴).
또한, 제2 처리액으로서 40g/리터의 과망간산 칼륨+20g/리터의 KOH 용액을 이용하여, 65℃에서 30초간 처리하여 기재 금속층 내에 함유되는 Cr을 용해하였다. 이 제2 처리액은 기재 금속층 내의 크롬을 용해 제거할 뿐만 아니라, 소량 잔존하는 크롬을 산화하여 부동태화할 수 있다.
상기와 같이 하여 배선 패턴을 형성한 다음, 형성된 배선 패턴에 두께 O.01㎛ 두께로 무전해 주석 도금을 실시하였다.
또한, 상기와 같이 하여 주석 도금층에 의해 배선 패턴을 은폐한 후, 접속 단자 및 외부 접속 단자를 노출시키도록 솔더 레지스트층을 형성하였다.
그 다음, 솔더 레지스트층으로부터 노출되어 있는 내부 접속 단자 및 외부 접속 단자에, O.5㎛ 두께의 Sn 도금을 행하고 가열하여 소정의 순 Sn층(Sn 도금 총 두께; 0.51㎛, 순 Sn층 두께; 0.25㎛)을 형성하였다. Sn 도금 후에 FE-SEM으로 무작위로 장소를 바꾸어 10개소 관찰한 결과, 배선의 기재 금속간의 최단 거리는 15.5㎛이며, 기재 금속층의 돌기나 선간에 독립적으로 존재하는 기재 금속층은 관찰되지 않았다.
이렇게 하여 빗살형 전극이 형성된 프린트 배선 기판을 85℃ 85%RH의 조건에서 40V의 전압을 인가하여 1000시간 도통 시험(HHBT)을 행하였다. 이 도통 시험은 촉진 시험으로서, 합선이 발생할 때까지의 시간이, 예를 들면 절연 저항치가 1×108 Ω 미만이 될 때까지의 시간이, 1000시간 미만인 것은 일반적인 기판으로서 사용할 수 없다. 또한, 절연 신뢰 시험 전의 절연 저항은 비교예와 비교하여 높아 4×1014Ω이고 절연 신뢰성 시험 후에 측정한 절연 저항은 2×1014Ω으로, 양자의 사이에 전압을 인가한 것에 수반하는 절연 저항의 실질적인 차이는 인정되지 않았다.
결과를 표 1에 나타낸다.
〈제2 실시예〉
평균 두께 38㎛의 폴리이미드 필름(우베흥산(주) 제품, 유피렉스 S)의 한쪽 표면을 역스퍼터에 의해 조화 처리한 후, 이하의 조건으로 니켈·크롬 합금을 스퍼터링하여 평균 두께 40㎚의 크롬·니켈 합금층을 형성하여 기재 금속층으로 했다.
즉, 스퍼터링 조건을 38㎛ 두께 폴리이미드 필름을 100℃에서 3×10-5Pa로 10분간 처리하여 탈가스한 다음, 100℃×0.5Pa로 설정하여 크롬·니켈 합금의 스퍼터링을 행하였다.
상기와 같이 하여 형성된 기재 금속층 상에, 전기 도금법에 의해 동을 석출시켜 두께 8㎛의 전해 동층(전기 도금 동층=도전성 금속층)을 형성하였다.
이렇게 하여 형성된 전해 동층의 표면에 감광성 수지를 도포하고 노광·현상하여, 배선 피치가 30㎛(라인폭; 15㎛, 스페이스폭; 15㎛)가 되도록 빗살형 전극의 패턴을 형성하고, 이 패턴을 마스킹재로 하여 동층을 HCl; 100g/리터를 포함하는 농도 12%의 염화제2구리 에칭액을 이용하여 30초간 에칭하여 배선 패턴을 제조하였다.
NaOH+Na2CO3 용액으로 40℃×30초간 처리하여 배선 패턴 상의 감광성 수지로 형성된 마스킹재를 제거하고, 계속하여 산세액으로서 K2S208+H2SO4 용액으로 30℃×10초 처리하여 동층과 기재 금속층(Ni-Cr 합금)을 산세하였다.
다음으로, 제1 처리액인 17g/리터의 HCl과 17g/리터의 H2SO4를 포함하는 용액을 이용하여 필름 캐리어를 50℃×30초간 처리하여, Ni-Cr 합금으로 이루어지는 기재 금속층의 Ni를 용해하였다.
계속하여, 마이크로 에칭액으로서 K2S208+H2SO4로 Cu 도체를 O.3㎛(W3) 폭으로 용해하였다(Cu 도체의 후퇴).
또한, 제2 처리액으로서 40g/리터의 과망간산 칼륨+20g/리터의 KOH 용액을 이용하여, 65℃에서 30초간 처리하여 기재 금속층 내에 함유되는 Cr을 용해하였다. 제2 처리액은 기재 금속층 내의 크롬을 용해 제거할 뿐만 아니라, 소량 잔존하는 크롬을 산화하여 부동태화할 수 있다.
상기와 같이 하여 배선 패턴을 형성한 다음, 형성된 배선 패턴에 두께 O.01㎛ 두께로 무전해 주석 도금을 실시하였다.
또한, 상기와 같이 하여 주석 도금층에 의해 배선 패턴을 은폐한 후, 접속 단자 및 외부 접속 단자를 노출시키도록 솔더 레지스트층을 형성하였다.
그 다음, 솔더 레지스트층으로부터 노출되어 있는 내부 접속 단자 및 외부 접속 단자에, O.5㎛ 두께의 Sn 도금을 행하고 가열하여 소정의 순 Sn층(Sn 도금 총 두께; 0.51㎛, 순 Sn층 두께; 0.25㎛)을 형성하였다. Sn 도금 후에 FE-SEM으로 무 작위로 장소를 바꾸어 10개소 관찰한 결과, 배선의 기재 금속 간의 최단 거리는 15.5㎛이며, 기재 금속층의 돌기나 선간에 독립적으로 존재하는 기재 금속층은 관찰되지 않았다.
이렇게 하여 빗살형 전극이 형성된 프린트 배선 기판을 85℃ 85%RH의 조건에서 40V의 전압을 인가하여 1000시간 도통 시험(HHBT)을 행하였다. 절연 신뢰 시험 전의 절연 저항은 비교예와 비교하여 높아 4×1014Ω이고 절연 신뢰성 시험 후에 측정한 절연 저항은 3×1014Ω으로, 양자의 사이에 전압을 인가한 것에 수반하는 절연 저항의 실질적인 차이는 인정되지 않았다.
결과를 표 1에 나타낸다.
〈제3 실시예〉
제1 실시예에 있어서, 평균 두께 75㎛의 폴리이미드 필름(우베 흥산(주) 제품, 유피렉스 S)을 사용하여 폴리이미드 필름의 한쪽 표면을 역스퍼터에 의해 조화 처리한 후, 제1 실시예와 마찬가지로 하여 니켈·크롬 합금을 스퍼터링하여 평균 두께 30㎚의 크롬·니켈 합금층을 형성하여 기재 금속층으로 했다.
상기와 같이 하여 형성된 기재 금속층 상에, 제1 실시예와 마찬가지로 하여 구리를 스퍼터링하여 평균 두께 200㎚의 스퍼터링 동층을 형성하였다.
상기와 같이 하여 형성된 스퍼터링 동층의 표면에, 전기 도금법에 의해 구리를 석출시켜 두께 8㎛의 전해 동층을 형성하였다.
이렇게 하여 형성된 동층의 표면에 감광성 수지를 도포하여 노광·현상하여 배선 피치가 30㎛가 되도록 빗살형 전극의 패턴을 형성하고, 이 패턴을 마스킹재로 하여 동층을 HCl; 100g/리터를 포함하는 농도 12%의 염화제2구리 에칭액을 이용하여 30초간 에칭하여 배선 패턴을 제조하였다.
NaOH+Na2CO3 용액으로 40℃×30초간 처리하여 배선 패턴 상의 감광성 수지로 형성된 마스킹재를 제거하고, 계속하여 산세액으로서 HCl 용액을 사용하여 30℃×10초 처리하여 동층과 기재 금속층(Ni-Cr 합금)을 산세하였다.
다음으로, 제1 처리액인 농도 13g/리터의 HCl+13g/리터의 H2SO4를 포함하는 용액을 이용하여 55℃×20초간 Ni-Cr 합금으로 이루어지는 기재 금속층의 Ni를 용해하였다.
계속하여, 마이크로 에칭액으로서 K2S208+H2SO4를 이용하여 30℃×10초간 Cu를 깊이 방향으로 에칭(W3=O.5㎛)하였다.
또한, 제2 처리액으로서 40g/리터의 KMnO4+20g/리터의 KOH 용액을 이용하여 65℃에서 30초간 처리하였다.
상기와 같이 하여 배선 패턴을 형성한 다음, 접속 단자 및 외부 접속 단자를 노출시키도록 솔더 레지스트층을 형성하였다.
한편, 솔더 레지스트층으로부터 노출되어 있는 내부 접속 단자 및 외부 접속 단자에, O.45㎛ 두께의 Sn 도금을 행하고 가열하여 소정의 순 Sn층(순 Sn층 두께; 0.2㎛)을 형성하였다. Sn 도금 후에 FE-SEM으로 무작위로 장소를 바꾸어 10개소 관찰한 결과, 배선의 기재 금속 간의 최단 거리는 16.0㎛이며, 기재 금속층의 돌기나 선간에 독립적으로 잔존하는 기재 금속층은 관찰되지 않았다.
이렇게 하여 빗살형 전극이 형성된 프린트 배선 기판을 85℃ 85%RH의 조건에서 40V의 전압을 인가하여 1000시간 도통 시험(HHBT)을 행하였다. 또한, 절연 신뢰 시험 전의 절연 저항은 비교예와 비교하여 높아 5×1014Ω이고 절연 신뢰성 시험 후에 측정한 절연 저항은 3×1014Ω으로, 양자의 사이에 전압을 인가한 것에 수반하는 절연 저항의 실질적인 차이는 인정되지 않았다.
결과를 표 1에 나타낸다.
〈제4 실시예〉
제2 실시예에 있어서, 평균 두께 75㎛의 폴리이미드 필름(우베 흥산(주) 제품, 유피렉스 S)을 사용하여 폴리이미드 필름의 한쪽 표면을 역스퍼터에 의해 조화 처리한 후, 제1 실시예와 마찬가지로 하여 니켈·크롬 합금을 스퍼터링하여 평균 두께 30㎚의 크롬·니켈 합금층을 형성하여 기재 금속층으로 했다.
상기와 같이 하여 형성된 스퍼터링 동층의 표면에, 전기 도금법에 의해 구리를 석출시켜 두께 8㎛의 전해 동층(도전성 금속층)을 형성하였다.
이렇게 하여 형성된 동층의 표면에 감광성 수지를 도포하여 노광·현상하여 배선 피치가 30㎛가 되도록 빗살형 전극의 패턴을 형성하고, 이 패턴을 마스킹재로 하여 동층을 HCl; 100g/리터를 포함하는 농도 12%의 염화제2구리 에칭액을 이용하여 30초간 에칭하여 배선 패턴을 제조하였다.
NaOH+Na2CO3 용액으로 40℃×30초간 처리하여 배선 패턴 상의 감광성 수지로 형성된 마스킹재를 제거하고, 계속하여 산세액으로서 HCl 용액을 사용하여 30℃×10초 처리하여 동층과 기재 금속층(Ni-Cr 합금)을 산세하였다.
다음으로, 제1 처리액인 농도 13g/리터의 HCl+13g/리터의 H2SO4를 포함하는 용액을 이용하여 55℃×20초간 Ni-Cr 합금으로 이루어지는 기재 금속층의 Ni를 용해하였다.
계속하여, 마이크로 에칭액으로서 K2S208+H2SO4를 이용하여 30℃×10초간 Cu를 깊이 방향으로 에칭(W3=O.5㎛)하였다.
또한, 제2 처리액으로서 40g/리터의 KMnO4+20g/리터의 KOH 용액을 이용하여 65℃에서 30초간 처리하였다.
상기와 같이 하여 배선 패턴을 형성한 다음, 접속 단자 및 외부 접속 단자를 노출시키도록 솔더 레지스트층을 형성하였다.
한편, 솔더 레지스트층으로부터 노출되어 있는 내부 접속 단자 및 외부 접속 단자에, O.45㎛ 두께의 Sn 도금을 행하고 가열하여 소정의 순 Sn층(순 Sn층 두께; 0.2㎛)을 형성하였다. Sn 도금 후에 FE-SEM으로 무작위로 장소를 바꾸어 10개소 관찰한 결과, 배선의 기재 금속간의 최단 거리는 16.0㎛이며, 기재 금속층의 돌기나 선간에 독립적으로 잔존하는 기재 금속층은 관찰되지 않았다.
이렇게 하여 빗살형 전극이 형성된 프린트 배선 기판을 85℃ 85%RH의 조건에서 40V의 전압을 인가하여 1000시간 도통 시험(HHBT)을 행하였다. 또한, 절연 신뢰 시험 전의 절연 저항은 비교예와 비교하여 높아 5×1014Ω이고 절연 신뢰성 시험 후 에 측정한 절연 저항은 2×1014Ω으로, 양자의 사이에 전압을 인가한 것에 수반하는 절연 저항의 실질적인 차이는 인정되지 않았다.
결과를 표 1에 나타낸다.
〈제5 실시예〉
제1 실시예에 있어서, 마이크로 에칭에 의해 Cu 도체를 깊이 방향으로 1.0㎛ 용해한 이외에는 마찬가지로 하여 프린트 배선 기판을 제조하였다.
이렇게 하여 빗살형 전극이 형성된 프린트 배선 기판을 85℃ 85%RH의 조건으로 40V의 전압을 인가하여 1000시간 도통 시험(HHBT)을 행하였다. 또한, 절연 신뢰 시험 전의 절연 저항은 비교예와 비교하여 높아 6×1014Ω이고 절연 신뢰성 시험 후에 측정한 절연 저항은 5×1014Ω으로, 양자의 사이에 전압을 인가한 것에 수반하는 절연 저항의 실질적인 차이는 인정되지 않았다.
결과를 표 1에 나타낸다.
〈제6 실시예〉
제2 실시예에 있어서, 마이크로 에칭에 의해 Cu 도체를 깊이 방향으로 1.0㎛ 용해한 이외에는 마찬가지로 하여 프린트 배선 기판을 제조하였다.
이렇게 하여 빗살형 전극이 형성된 프린트 배선 기판을 85℃ 85%RH의 조건으로 40V의 전압을 인가하여 1000시간 도통 시험(HHBT)을 행하였다. 또한, 절연 신뢰 시험 전의 절연 저항은 비교예와 비교하여 높아 6×1014Ω이고 절연 신뢰성 시험 후 에 측정한 절연 저항은 5×1014Ω으로, 양자의 사이에 전압을 인가한 것에 수반하는 절연 저항의 실질적인 차이는 인정되지 않았다.
결과를 표 1에 나타낸다.
〈제1 비교예〉
두께 25㎛의 폴리이미드 필름(토오레·듀퐁사 제품, 상품명 「카프톤100EN」의 한쪽 면을, 30% 하이드라진-KOH 수용액 내에서 60초간 처리하였다. 그 다음, 순수(純水)로 10분간 세정하고 실온에서 건조시켰다. 이 폴리이미드 필름을, 진공 증착 장치에 설치하고 플라즈마 처리 후, 스퍼터링으로 Ni·Cr 합금을 40㎚ 증착하고, 또한, 도금법으로 구리를 8㎛ 성막하여 금속 피복 폴리이미드 기판을 얻었다.
얻어진 기판을 염화제2철 용액 40°Be(보메)를 이용하여 40㎛ 피치(라인폭 20㎛, 스페이스폭 20㎛)의 빗살형 패턴을 형성하고, 35℃의 과망간산 칼륨 0.5중량%, 수산화칼륨 O.5중량% 수용액으로 세정 후, 수세(水洗), 건조하여, 85℃ 85%RH 분위기의 항온항습조 내에서 샘플에 40V의 바이어스를 인가하여 절연 신뢰성 시험(HHBT)을 행한 결과, 유지 시간은 1000시간 이상이고 절연 신뢰성 시험 개시시의 절연 저항은 5×1012Ω이었지만, 1000시간 경과 후의 절연 저항은 2×1010Ω으로 저하되어 있어, 장시간 전압을 인가함으로써 경시적으로 절연 저항의 저하를 볼 수 있었다.
Figure 112006053257710-PCT00001
상기와 같이 본 발명의 프린트 배선 기판은, 배선 패턴을 형성하는 기재 금속층의 측면이 도금층으로 은폐되어 있으므로, 기재 금속층으로부터 마이그레이션이 발생하기 어렵다. 또한 이와 같은 프린트 배선 기판에 전자 부품을 실장한 회로 장치는, 배선 패턴 간에서 장기간 안정된 절연 상태가 유지된다.
또한, 장시간 전압을 계속 인가함으로써도 배선 패턴 간의 절연 저항은 변동하지 않고, 경시적으로 보아 전기적으로 매우 안정된 프린트 배선 기판을 얻을 수 있다.

Claims (20)

  1. 절연 필름의 적어도 한쪽의 표면에, 기재 금속층과 상기 기재 금속층 상에 형성된 도전성 금속층으로 이루어지는 배선 패턴을 갖는 프린트 배선 기판으로서,
    상기 배선 패턴의 단면에서의 도전성 금속층의 하단부의 폭이, 상기 단면에서의 기재 금속층의 상단부의 폭보다 작은 것을 특징으로 하는 프린트 배선 기판.
  2. 제1항에 있어서,
    상기 절연 필름에 형성된 최협(最狹) 간격 부분에서의 인접하는 배선 패턴과의 평균 거리가 5 내지 40㎛의 범위 내에 있고, 절연 필름에 접하여 배선 패턴을 구성하는 기재 금속층은, 도전성 금속층으로 이루어지는 배선 패턴의 주위를 테를 두르듯이 윤곽 형상으로 뻗어 나올 뿐만 아니라, 윤곽 형상으로 뻗어 나온 기재 금속층으로 이루어지는 배선 패턴에는 불연속적인 돌기가 형성되어 있지 않으면서, 또한 각 배선 패턴 간의 절연 필름상에는 독립된 기재 금속층이 실질적으로 잔존하고 있지 않은 것을 특징으로 하는 프린트 배선 기재.
  3. 제1항에 있어서,
    상기 기재 금속층이 2종 이상의 상이한 특성을 갖는 금속으로 이루어지는 합금 또는 적층체로 이루어지는 것을 특징으로 하는 프린트 배선 기판.
  4. 제3항에 있어서,
    상기 기재 금속층이 Ni 및/또는 Cr을 함유하는 층, 또는 이들의 합금층인 프린트 배선 기판.
  5. 제1항에 있어서,
    상기 배선 패턴의 단면 형상이 기재 금속층에 의한 단부를 갖고, 기재 금속층에 의한 단부가 도전성 금속층의 배선 패턴 주위에 윤곽 형상으로 뻗어 나오도록 형성되어 있는 것을 특징으로 하는 프린트 배선 기판.
  6. 제1항에 있어서,
    상기 배선 패턴의 단면에서의 도전성 금속층의 하단부(보텀)의 폭이, 상기 단면에서의 윤곽 형상 기재 금속층을 포함하는 도전성 금속층 하단부의 폭보다 O.1 내지 4㎛의 범위 내로 작게 형성되어 있는 프린트 배선 기판.
  7. 제1항에 있어서,
    상기 배선 패턴의 주위에 윤곽 형상으로 뻗어 나와 노출되는 기재 금속층의 표면이, 은폐 도금층으로 피복되어 있는 것을 특징으로 하는 프린트 배선 기판.
  8. 제7항에 있어서,
    상기 은폐 도금층이 주석 도금층, 금 도금층, 니켈-금 도금층, 땜납 도금층, 납프리 땜납 도금층, Pd 도금층, Ni 도금층, Zn 도금층 및 Cr 도금층으로 이루어지는 군으로부터 선택되는 적어도 한 종류의 도금층인 것을 특징으로 하는 프린트 배선 기판.
  9. 제1항에 있어서,
    상기 배선 패턴의 표면 전체에 도금층이 형성되어 있을 뿐만 아니라, 배선 패턴 상에 단자부를 제외하고 솔더 레지스트층이 형성되어 있는 것을 특징으로 하는 프린트 배선 기판.
  10. 제1항에 있어서,
    상기 배선 패턴의 표면 전체에 도금층이 형성되어 있을 뿐만 아니라, 배선 패턴 상에 단부를 제외하고 솔더 레지스트층이 형성되고, 상기 단자부에 제2 도금층이 더 형성되어 있는 것을 특징으로 하는 프린트 배선 기판.
  11. 제1항에 있어서,
    상기 배선 패턴상에 단자부를 제외하고 솔더 레지스트층이 형성되고, 상기 솔더 레지스트층으로부터 노출된 단자부에 도금층이 형성되어 있는 것을 특징으로 하는 프린트 배선 기판.
  12. 제1항에 있어서,
    상기 기재 금속층의 표면에 스퍼터링 동층을 개재하여 도전성 금속층이 형성되어 있는 것을 특징으로 하는 프린트 배선 기판.
  13. 절연 필름의 적어도 한쪽의 표면에 기재 금속층을 석출시킨 후, 상기 기재 금속층 표면에 도전성 금속을 석출시켜 도전성 금속층을 형성하고, 계속하여, 기재 금속층과 도전성 금속층을 선택적으로 에칭하여 배선 패턴을 형성하는 공정을 갖는 프린트 배선 기판의 제조 방법으로서, 상기 기재 금속층과 도전성 금속층을 도전성 금속을 용해하는 에칭액과 접촉시켜 배선 패턴을 형성한 다음, 기재 금속층을 형성하는 금속을 용해하는 제1 처리액과 접촉시키고, 계속하여 도전성 금속을 선택적으로 용해하는 마이크로 에칭액과 접촉시킨 후, 제1 처리액과는 상이한 화학 조성을 갖으면서 또한 도전성 금속보다도 기재 금속층 형성 금속에 대해 높은 선택성으로 작용하는 제2 처리액과 접촉시키는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.
  14. 제13항에 있어서,
    상기 제2 처리액이 기재 금속층을 선택적으로 용해 제거할 뿐만 아니라, 잔존하는 기재 금속층 형성 금속을 부동태화하는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.
  15. 제13항에 있어서,
    상기 도전성 금속을 용해하는 에칭액과 접촉시켜 형성된 배선 패턴을, 제1 처리액과 접촉하기 전에 마이크로 에칭하는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.
  16. 제13항에 있어서,
    절연 필름의 적어도 한쪽의 표면에 Ni 및 Cr을 포함하는 기재 금속층을 석출시킨 후, 상기 기재 금속층 표면에 도전성 금속을 석출시켜 도전성 금속층을 형성하고, 계속하여, 기재 금속층과 도전성 금속층을 선택적으로 에칭하여 배선 패턴을 형성하는 공정을 갖는 프린트 배선 기판의 제조법으로서, 상기 기재 금속층과 도전성 금속층을 도전성 금속을 용해하는 에칭액과 접촉시켜 배선 패턴을 형성한 다음, 기재 금속층을 형성하는 금속 중 Ni를 용해하는 제1 처리액과 접촉시키고, 계속하여, 상기 형성된 배선 패턴을 도전성 금속을 용해하는 마이크로 에칭액과 접촉시켜 도전성 금속층을 후퇴시키고 배선 패턴의 주위에 윤곽 형상으로 기재 금속층을 노출시킨 후, Cr을 용해시키거나 또는 잔존한 소량의 Cr을 부도체막으로 변화시키는 제2 처리액과 접촉시키는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.
  17. 제13항에 있어서,
    상기 배선 패턴을 제2 처리액과 접촉시킨 후, 상기 배선 패턴의 적어도 기재 금속층을 피복하도록 은폐 도금층을 형성하는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.
  18. 제17항에 있어서,
    상기 은폐 도금층이 주석 도금층, 금 도금층, 니켈-금 도금층, 땜납 도금층, 납프리 땜납 도금층, Pd 도금층, Ni 도금층, Zn 도금층 및 Cr 도금층으로 이루어지는 군으로부터 선택되는 적어도 한 종류의 도금층인 것을 특징으로 하는 프린트 배선 기판의 제조 방법.
  19. 제13항에 있어서,
    상기 기재 금속의 표면에 스퍼터링 동층을 개재하여 도전성 금속층이 형성되어 있는 것을 특징으로 하는 프린트 배선 기판의 제조 방법.
  20. 상기 제1항에 있어서의 프린트 배선 기판에 전자 부품이 실장되어 있는 회로 장치.
KR1020067015014A 2003-12-26 2004-12-10 프린트 배선 기판, 그 제조 방법 및 회로 장치 KR100864562B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003435685 2003-12-26
JPJP-P-2003-00435685 2003-12-26
JP2004222185A JP3736806B2 (ja) 2003-12-26 2004-07-29 プリント配線基板、その製造方法および回路装置
JPJP-P-2004-00222185 2004-07-29

Publications (2)

Publication Number Publication Date
KR20060135724A true KR20060135724A (ko) 2006-12-29
KR100864562B1 KR100864562B1 (ko) 2008-10-20

Family

ID=34752066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067015014A KR100864562B1 (ko) 2003-12-26 2004-12-10 프린트 배선 기판, 그 제조 방법 및 회로 장치

Country Status (5)

Country Link
US (1) US20070145584A1 (ko)
JP (1) JP3736806B2 (ko)
KR (1) KR100864562B1 (ko)
TW (1) TW200522219A (ko)
WO (1) WO2005067354A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160069726A (ko) * 2014-12-09 2016-06-17 엘지디스플레이 주식회사 투명전극 및 그의 제조방법
KR20200030411A (ko) * 2018-09-12 2020-03-20 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103586A (ja) * 2005-10-03 2007-04-19 Nitto Denko Corp 配線回路基板の製造方法
JP5072059B2 (ja) * 2005-10-25 2012-11-14 住友軽金属工業株式会社 銅管または銅合金管内面の洗浄方法
JP4720521B2 (ja) * 2006-01-27 2011-07-13 住友金属鉱山株式会社 フレキシブル配線基板およびその製造方法
JP4477098B2 (ja) * 2007-10-18 2010-06-09 日鉱金属株式会社 金属被覆ポリイミド複合体、同複合体の製造方法及び同複合体の製造装置
KR101136774B1 (ko) * 2007-10-18 2012-04-19 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 금속 피복 폴리이미드 복합체 및 그 복합체의 제조 방법 그리고 전자 회로 기판의 제조 방법
US8871306B2 (en) * 2009-04-16 2014-10-28 Chevron U.S.A. Inc. Structural components for oil, gas, exploration, refining and petrochemical applications
US20100266790A1 (en) * 2009-04-16 2010-10-21 Grzegorz Jan Kusinski Structural Components for Oil, Gas, Exploration, Refining and Petrochemical Applications
WO2010121143A2 (en) * 2009-04-16 2010-10-21 Chevron U.S.A. Inc. Structural components for oil, gas, exploration, refining and petrochemical applications
JP2012038823A (ja) * 2010-08-04 2012-02-23 Nitto Denko Corp 配線回路基板
JP6186693B2 (ja) * 2012-10-03 2017-08-30 大日本印刷株式会社 サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブおよびサスペンション用基板の製造方法
US9269681B2 (en) * 2012-11-16 2016-02-23 Qualcomm Incorporated Surface finish on trace for a thermal compression flip chip (TCFC)
MY178050A (en) * 2013-03-05 2020-09-30 Mitsui Mining & Smelting Co Ltd Copper foil suitable for laser processing, copper foil provided with carrier foil suitable for laser processing, copper-clad laminate, and method of manufacturing printed wiring board
EP3019710A4 (en) 2013-07-09 2017-05-10 United Technologies Corporation Plated polymer fan
CA2917967A1 (en) 2013-07-09 2015-01-15 United Technologies Corporation Plated polymer compressor
CA2917916A1 (en) 2013-07-09 2015-02-05 United Technologies Corporation Plated polymer nosecone
US20160376709A1 (en) * 2013-07-09 2016-12-29 United Technologies Corporation Industrial products formed from plated polymers
WO2015006421A1 (en) 2013-07-09 2015-01-15 United Technologies Corporation Metal-encapsulated polymeric article
JP6233015B2 (ja) * 2013-12-26 2017-11-22 大日本印刷株式会社 電極シート、該電極シートを用いたタッチパネル、該タッチパネルを配置した画像表示装置
JP2015195305A (ja) * 2014-03-31 2015-11-05 イビデン株式会社 導体ポストを有するプリント配線板の製造方法ならびに導体ポストを有するプリント配線板
JP2016152262A (ja) * 2015-02-16 2016-08-22 イビデン株式会社 プリント配線板
US9754909B2 (en) * 2015-05-26 2017-09-05 Monolithic Power Systems, Inc. Copper structures with intermetallic coating for integrated circuit chips
KR102326505B1 (ko) * 2015-08-19 2021-11-16 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN105744720B (zh) * 2015-12-19 2018-08-17 深圳市恒湖科技有限公司 散热器上晶体管引脚防护装置及其方法
TWI618821B (zh) * 2017-04-21 2018-03-21 萬億股份有限公司 製造印刷電路板線路的方法
WO2018221183A1 (ja) * 2017-05-29 2018-12-06 住友金属鉱山株式会社 透明導電性基板の製造方法、透明導電性基板
JP7387453B2 (ja) * 2020-01-10 2023-11-28 住友電気工業株式会社 フレキシブルプリント配線板及びその製造方法
CN112867275B (zh) * 2021-01-06 2022-08-16 深圳市迅捷兴科技股份有限公司 无引线局部镀镍金方法
JP7476430B2 (ja) 2021-07-02 2024-04-30 住友電気工業株式会社 フレキシブルプリント回路基板及びフレキシブルプリント回路基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129760A (ja) * 1991-11-06 1993-05-25 Fujitsu Ltd 導体パターンの形成方法
JPH0964493A (ja) * 1995-08-29 1997-03-07 Nippon Mektron Ltd 回路基板の配線構造及びその形成法
JP2003031924A (ja) * 2001-07-16 2003-01-31 Toray Eng Co Ltd 金属回路形成方法
JP4211246B2 (ja) * 2001-07-23 2009-01-21 日立電線株式会社 配線基板の製造方法
JP2003046311A (ja) * 2001-08-01 2003-02-14 Yokowo Co Ltd Gps受信装置
JP4309086B2 (ja) * 2001-12-20 2009-08-05 株式会社ルネサステクノロジ 半導体集積回路装置
JP2003282651A (ja) * 2002-03-26 2003-10-03 Shindo Denshi Kogyo Kk フレキシブル回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160069726A (ko) * 2014-12-09 2016-06-17 엘지디스플레이 주식회사 투명전극 및 그의 제조방법
KR20200030411A (ko) * 2018-09-12 2020-03-20 엘지이노텍 주식회사 연성 회로기판 및 이를 포함하는 칩 패키지, 및 이를 포함하는 전자 디바이스

Also Published As

Publication number Publication date
JP3736806B2 (ja) 2006-01-18
TW200522219A (en) 2005-07-01
JP2005210058A (ja) 2005-08-04
KR100864562B1 (ko) 2008-10-20
US20070145584A1 (en) 2007-06-28
WO2005067354A1 (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
KR100864562B1 (ko) 프린트 배선 기판, 그 제조 방법 및 회로 장치
KR100814564B1 (ko) 프린트 배선 기판의 제조 방법
KR100720662B1 (ko) 프린트 배선 기판 및 그 제조 방법
KR100874743B1 (ko) 프린트 배선 기판, 그 제조 방법 및 반도체 장치
JP4689657B2 (ja) プリント配線基板および半導体装置
US6931722B2 (en) Method of fabricating printed circuit board with mixed metallurgy pads
KR20100009599A (ko) 프린트 배선 기판의 제조 방법 및 이 제조 방법에 의해 얻어진 프린트 배선 기판
JP4658100B2 (ja) プリント配線基板および回路装置
JP2006066889A (ja) プリント配線基板、その製造方法および半導体装置
JP4709813B2 (ja) プリント配線基板、回路装置およびプリント配線基板の製造方法
JP5467009B2 (ja) レジスト形成配線基板及び電子回路の製造方法
JP2003046223A (ja) 2層型プリント回路用基板の製造方法
KR20070105421A (ko) 더미 패턴 제거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120803

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161007

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 12