KR20120059796A - 스프링을 이용한 적층 패키지 및 그 제조방법 - Google Patents

스프링을 이용한 적층 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20120059796A
KR20120059796A KR1020100121242A KR20100121242A KR20120059796A KR 20120059796 A KR20120059796 A KR 20120059796A KR 1020100121242 A KR1020100121242 A KR 1020100121242A KR 20100121242 A KR20100121242 A KR 20100121242A KR 20120059796 A KR20120059796 A KR 20120059796A
Authority
KR
South Korea
Prior art keywords
substrate
spring
electrode
adhesive
connection pad
Prior art date
Application number
KR1020100121242A
Other languages
English (en)
Inventor
조승희
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100121242A priority Critical patent/KR20120059796A/ko
Publication of KR20120059796A publication Critical patent/KR20120059796A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명의 반도체 적층 패키지는, 접속패드를 구비한 제1반도체칩 또는 기판과, 상기 제1반도체칩 또는 기판 상부에 적층되며 상기 접속패드에 대응하는 위치에 제2관통전극을 구비한 제2반도체칩과, 상기 제1반도체칩 또는 기판과 제2반도체칩을 접착하는 접착제과, 그리고 상기 접착제 내에 매립되어 상기 접속패드와 제2관통전극을 전기적으로 연결하는 스프링을 포함한다.
본 발명에 따르면, 적층 패키지의 관통전극을 스프링으로 연결함으로써 반도체 칩, 웨이퍼 또는 기판의 변형에도 관통전극의 전기적 연결이 용이하고 전기적 특성의 저하를 방지할 수 있는 잇점이 있다.

Description

스프링을 이용한 적층 패키지 및 그 제조방법{Chip stack package using spring and method for manufacturing the same}
본 발명은 적층 패키지에 관한 것으로서, 스프링을 이용하여 반도체 칩 간의 관통전극을 연결하거나 반도체 칩의 관통전극과 기판을 연결하는 적층 패키지에 관한 것이다.
최근 전자 제품의 소형화, 고성능화 및 휴대용 모바일(mobile) 제품의 수요 증가에 따라 초소형 대용량의 반도체 메모리에 대한 요구도 증대되고 있다. 일반적으로 반도체 메모리의 저장용량을 증대시키는 방법은, 반도체 칩의 집적도를 높여서 반도체 메모리의 저장용량을 증가시키는 방법과, 하나의 반도체 패키지 내부에 여러 개의 반도체 칩을 실장하여 조립하는 방법이 있다. 전자의 경우 많은 노력, 자본 및 시간이 소요되지만, 후자의 경우에는 패키징(packaging)하는 방법만을 변경하여 손쉽게 반도체 메모리의 저장용량을 늘릴 수 있다. 또한 후자의 경우, 전자보다 소요 자본, 연구 개발의 노력 및 개발 시간 측면에서 많은 장점이 있기 때문에 반도체 메모리 제조업체에서는 하나의 반도체 패키지에 여러 개의 반도체 칩을 실장하는 멀티 칩 패키지(Multi Chip Package)를 통하여 반도체 메모리 소자의 저장용량을 증대시키려고 노력하고 있다.
하나의 반도체 패키지 내부에 복수 개의 반도체 칩을 실장하는 방법은 반도체 칩을 수평으로 실장하는 방법과, 수직으로 실장하는 방법이 있다. 그러나 소형화를 추구하는 전자제품의 특징으로 인하여, 대부분의 반도체 메모리 제조업체는 반도체 칩을 수직으로 쌓아서 패키징하는 스택형 멀티 칩 패키지(Stack type Multi Chip Package)를 선호하고 있다.
적층 칩 패키지 기술은 단순화된 공정으로 패키지의 제조 단가를 낮출 수 있으며 대량 생산 등의 이점이 있는 반면, 적층되는 칩의 수 및 크기 증가에 따른 패키지 내부의 전기적 연결을 위한 배선 공간이 부족하다는 단점이 있다. 이러한 점들을 감안하여, 스택 패키지의 한 예로 관통전극(TSV: Through Silicon Via)을 이용한 패키지 구조가 제안되었다. 관통전극을 채용한 패키지는, 웨이퍼 단계에서 각 칩 내에 관통전극을 형성한 후 이 관통전극에 의해 수직으로 칩들간에 물리적 및 전기적 연결이 이루어지도록 한 구조를 취하고 있다. 다기능, 고성능 모바일 기기 등에 대응하기 위해 관통전극을 적용한 패키지에 대한 연구가 많이 이루어지고 있다.
도 1은 종래기술에 따른 적층 패키지를 나타낸 단면도이다.
도 1을 참조하면, 복수 개의 제1관통전극(12)이 형성된 제1반도체칩(10)과 복수 개의 제2관통전극(22)이 형성된 제2반도체칩(20)의 관통전극들을 정렬한 후 범프(15)의 리플로우 공정을 통해 제1반도체칩(10)과 제2반도체칩(20)을 접속하게 된다. 그런데 관통전극 연결(본딩)시 이에 연결되는 반도체 칩, 웨이퍼 또는 기판의 변형(휨, warpage)에 의해 관통전극이 제대로 접속되지 않는 문제점이 있으며, 접속 이후 반도체 칩 또는 기판의 변형이 발생하면 범프에 의해 접속된 부분이 떨어지거나 전기적 특성의 저하가 발생하는 문제점이 있다.
본 발명이 해결하려는 과제는, 반도체 칩, 웨이퍼 또는 기판의 변형에도 관통전극의 전기적 연결이 용이하고 전기적 특성의 저하가 발생하지 않으며, 변형 발생 후 원상회복이 용이한 적층 패키지 및 그 제조방법을 제공하는 것이다.
본 발명의 하나의 관점은 적층 패키지에 관한 것이다. 상기 적층 패키지는 접속패드를 구비한 제1기판, 상기 제1기판 상부에 적층되며 상기 접속패드에 대응하는 위치에 제2관통전극을 구비한 제2기판, 상기 제1기판과 상기 제2기판을 접착하는 접착제 및 상기 접착제 내에 매립되어 상기 접속패드와 제2관통전극을 전기적으로 연결하는 스프링을 포함한다.
일 실시예로, 상기 제1기판 또는 제2기판은 인쇄회로기판, 패키지 기판, 반도체 칩, 웨이퍼 또는 인터포저 중 어느 하나일 수 있다.
일 실시예로, 상기 접속패드는 상기 제1기판 내부를 관통하는 제1관통전극의 일단에 형성될 수 있다.
일 실시예로, 상기 스프링은 와셔 스프링 또는 평판 절곡형 스프링일 수 있다.
일 실시예로, 상기 평판 절곡형 스프링은 상기 스프링의 부착을 용이하게 하기 위한 지지부와 상기 지지부로부터 경사지게 연장되어 탄성을 제공하는 경사부로 이루어질 수 있다.
일 실시예로, 상기 접착제는 에폭시 수지, 경화제, 경화촉매 및 필러를 포함할 수 있다.
일 실시예로, 상기 스프링을 상기 접속패드 내지 제2관통전극에 부착시키는 솔더범프를 더 포함할 수 있다.
일 실시예로, 상기 솔더범프의 융점과 상기 접착제가 최저 용융점도를 보이는 온도와의 차이가 20℃ 이내일 수 있다.
본 발명의 다른 관점은 적층 패키지의 제조방법에 관한 것이다. 상기 적층 패키지 제조방법은 접속패드를 구비한 제1기판 상부에 접착제를 도포하는 단계, 상기 접속패드 상부에 스프링을 매립하는 단계, 상기 스프링 상부에 제2관통전극이 위치하도록 제2관통전극이 구비된 제2기판을 적층하는 단계 및 상기 접착제를 경화시켜 상기 제1기판과 상기 제2기판을 접착하는 단계를 포함한다.
일 실시예로, 상기 제1기판 또는 제2기판은 인쇄회로기판, 패키지 기판, 반도체 칩, 웨이퍼 또는 인터포저 중 어느 하나일 수 있다.
일 실시예로, 상기 접속패드는 상기 제1기판 내부를 관통하는 제1관통전극의 일단에 형성될 수 있다.
일 실시예로, 상기 스프링은 와셔 스프링 또는 평판 절곡형 스프링일 수 있다.
일 실시예로, 상기 평판 절곡형 스프링은 상기 스프링의 부착을 용이하게 하기 위한 지지부와 상기 지지부로부터 경사지게 연장되어 탄성을 제공하는 경사부로 이루어질 수 있다.
일 실시예로, 상기 접착제 조성물은 에폭시 수지, 경화제, 경화촉매 및 필러를 포함할 수 있다.
일 실시예로, 상기 스프링을 상기 접속패드 내지 제2관통전극에 부착시키는 솔더범프를 더 포함할 수 있다.
일 실시예로, 상기 솔더범프의 융점과 상기 접착제가 최저 용융점도를 보이는 온도와의 차이가 20℃ 이내일 수 있다.
본 발명에 따르면, 적층 패키지의 관통전극을 스프링으로 연결함으로써 반도체 칩, 웨이퍼 또는 기판의 변형에도 관통전극의 전기적 연결이 용이하고 전기적 특성의 저하를 방지할 수 있으며, 패키징 완료 후 기판 등의 변형 발생시 스프팅의 탄성에 의해 원상회복이 용이한 잇점이 있다.
도 1은 종래기술에 따른 반도체 적층 패키지의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 적층 패키지를 나타낸 단면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 적층 패키지의 제조공정을 나타낸 단면도이다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 적층 패키지의 제조공정을 나타낸 단면도이다.
도 5a 내지 도 5e는 본 발명에 사용될 수 있는 스프링의 다양한 실시예를 나타낸 것이다.
도 2는 본 발명의 일 실시예에 따른 적층 패키지를 나타낸 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 적층 패키지는 제1기판(100), 제2기판(200), 제3기판(300), 스프링(400) 및 접착제(500)를 포함한다. 상기 제1기판(100), 제2기판(200) 또는 제3기판(300)은 인쇄회로기판, 패키지 기판, 반도체 칩, 웨이퍼 또는 인터포저 중 어느 하나일 수 있으며, 도 2에는 예시적으로 제2기판(200)과 제3기판(300)이 반도체 칩인 경우를 나타내었다. 아울러, 도 2에는 예시적으로 2개의 반도체 칩을 도시하였으나 그 이상의 반도체 칩이 적층된 패키지도 가능하며 제1기판(100)은 존재하지 않을 수도 있다.
상기 인쇄회로기판(PCB)은 도선패턴이 형성된 통상의 인쇄회로기판일 수 있다. 상기 패키지 기판은 패키지 내부의 반도체 칩과 외부의 인쇄회로기판(PCB)을 전기적으로 연결해주며 반도체 칩을 지지해주는 역할을 하는 것이면 제한이 없다. 예를 들어, 플라스틱 기판, 세라믹 기판 등이 가능하며, 구체적 예로 에폭시 코어, 전기배선 등을 구비한 플라스틱 재질의 기판일 수 있다.
상기 인터포저(interposer)는 배선기판과 반도체 소자 사이의 열팽창 계수의 차이로 인해 발생된 스트레스를 완화하는 동시에 배선기판과 반도체 소자 사이의 전기적 접속을 이루도록 배선기판과 반도체 소자 사이에 삽입되는 것을 말하며, 열팽창 계수의 차이가 적은 실리콘 인터포저(또는 인터포저 칩)가 바람직하다. 인터포저 칩은 절연 기판, 및 절연 기판 상에 형성된 도전 패턴들을 포함할 수 있다.
이하에서는 제2기판(200)과 제1반도체칩(200)을 병용하고, 제3기판(300)과 제2반도체칩(300)을 병용하여 설명하도록 한다.
제1반도체칩(200)과 제2반도체칩(300)에는 메모리소자, 로직소자, 광전소자 또는 파워소자 등의 반도체 소자가 형성될 수 있으며 상기 반도체 소자에는 저항, 콘덴서 등의 각종 수동소자가 포함될 수 있다. 또한, 동일한 종류의 반도체 칩일 수도 있고 서로 다른 종류의 반도체 칩일 수도 있다. 또한, 제1반도체칩(200)과 제2반도체칩(300)에는 관통전극(TSV: Throught Silicon Via)이 형성되어 있으며, 관통전극(202, 302)에는 구리(Cu)와 같은 전도성 물질이 매립되어 제1반도체칩(200)과 제2반도체칩(300)의 전기적 연결 통로가 된다.
한편, 제1관통전극(202)에 대응하는 위치에 제2관통전극(302)이 위치하며, 제1관통전극(202)과 제2관통전극(302) 하부에는 각각 제1솔더범프(204), 제2솔더범프(304)가 형성되어 그 하부의 기판단자(102)와 스프링(400)에 연결될 수 있고, 제1관통전극(202)과 제2관통전극(302) 상부에는 각각 제1접속패드(206, 제2접속패드(306)가 존재할 수 있다. 접속패드(206, 306)는 관통전극에 매립된 금속층의 일부이거나 관통전극 상부에 별도로 형성된 금속층일 수 있다. 도 2에는 제1관통전극(202)과 제2관통전극(302)을 연결하는 스프링만 도시하였으나 제1관통전극(202)과 기판단자(102) 사이에도 스프링이 존재할 수 있다.
스프링(400)은 제1반도체칩(200)의 제1관통전극(202)과 제2반도체칩(300)의 제2관통전극(302)을 전기적으로 연결하는 역할을 하므로 전기가 통하는 재질로 이루어진다. 스프링(400)은 코일 스프링, 와셔 스프링, 평판 스프링 등이 가능하며 코일 스프링에서도 원통형 코일 스프링, 장고형 코일 스프링, 드럼형 코일 스프링 등이 가능하나 본 발명이 이에 제한되는 것은 아니며 그 형상에 제한은 없다.
접착제(500)는 제1반도체칩(200)과 제2반도체칩(300)을 물리적으로 연결시키며(접착하며) 스프링(400)이 매립되어 고정되므로 연성이 우수한 것이 바람직하다. 또한 웨이퍼 레벨 패키지 제작시에는 웨이퍼들을 접착하며 웨이퍼의 조각화 과정에서 접착제 또한 쉽게 조각화되는 것이 바람직하다. 본 발명에 사용되는 접착제(500)의 조성물은 그 종류가 특별히 제한되지는 않는다. 예를 들어, 에폭시 수지, 고분자 수지, 경화제, 필러, 경화촉매 및 기타 첨가제 등을 포함할 수 있다.
에폭시 수지는 경화 및 접착작용을 하는 것으로서 액상 에폭시 수지 또는 고상 에폭시 수지를 어느 하나 이상 포함할 수 있다. 상기 액상 에폭시 수지의 예로, 비스페놀A형 액상 에폭시 수지, 비스페놀F형 액상 에폭시 수지, 다관능성 액상 에폭시 수지, 고무변성 액상 에폭시 수지, 우레탄 변성 액상 에폭시 수지, 아크릴 변성 액상 에폭시 수지 및 감광성 액상 에폭시 수지를 이용할 수 있다. 고상 에폭시 수지는 상온에서 고상 또는 고상에 근접한 에폭시로서 하나 이상의 관능기를 가지고 있는 에폭시 수지를 사용할 수 있으며, 예를 들어, 비스페놀계 에폭시, 페놀 노볼락(Phenol novolac)계 에폭시, o-크레졸 노볼락(Cresol novolac)계 에폭시, 다관능 에폭시, 아민계 에폭시, 복소환 함유 에폭시, 치환형 에폭시, 나프톨계 에폭시 및 이들의 유도체를 사용할 수 있다.
고분자 수지로는 폴리이미드 수지, 폴리스타이렌 수지, 폴리에틸렌 수지, 폴리에스테르 수지, 폴리아미드 수지, 부타디엔 고무, 아크릴 고무, (메타)아크릴 수지, 우레탄 수지, 폴리페닐렌 에테르 수지, 폴리 에테르 이미드 수지, 페녹시 수지, 폴리카보네이트 수지, 폴리페닐렌 에테르 수지, 변성 폴리페닐렌 에테르 수지 및 이들의 혼합물 등을 사용할 수 있지만, 이에 제한되지 않으며 고분자 수지를 포함하지 않을 수도 있다.
본 발명에 사용되는 경화제는 당업계에서 통상 사용되는 것이면 그 종류가 특별히 제한되지 않는다. 예를 들어, 페놀형 에폭시 수지 경화제를 사용할 수 있으며, 비스페놀 A, 비스페놀 F, 비스페놀 S 등의 비스페놀계 수지; 페놀 노볼락계 수지; 비스페놀 A계 노볼락 수지; 자일록계, 크레졸계 노볼락, 비페닐계 등의 페놀계 수지 등을 사용할 수 있다.
접착제의 유동성이나 열전도도, 열팽창율을 조절하기 위한 필러를 포함할 수 있는데, 유기 필러, 무기 필러 등 그 제한은 없으나 실리카가 바람직하다. 실리카의 형상은 특별히 제한되지 않으나 구형 실리카가 바람직하여, 단분산 구형 실리카가 보다 바람직하다. 상기 실리카는 졸겔법, 침전법 등 액상법에 의한 실리카, 화염산화(flame oxidation)법 등 기상법에 의해 생성된 실리카 등을 사용할 수 있다.
그 밖에 경화시간을 단축시키는 촉매인 경화촉진제를 포함할 수 있고, 조성물 배합시 실리카와 같은 무기물질의 표면과 유기물질간의 화학적 결합으로 인한 접착력을 증진시키기 위한 커플링제를 포함할 수 있으며, 상기 커플링제는 통상적으로 사용되는 실란 커플링제를 사용할 수 있다.
제2관통전극(302)의 하단부에는 제2솔더범프(304)가 존재할 수 있고 제2솔더범프(304)는 제2관통전극(302)과 스프링(400)의 연결을 더욱 공고히 하는 역할을 한다. 제1관통전극(202)의 하부에는 제1솔더범프(204)가 존재할 수 있으며 제1솔더범프(204)는 기판의 기판단자(102)에 연결되고 이는 최종적으로 솔더볼(602)에 연결되어 실장될 수 있으며, 반도체 칩의 외부는 에폭시 몰딩재(604)로 몰딩될 수 있다. 제1솔더범프(204) 및 제2솔더범프(304)는 예를 들어 납과 주석(Pb+Sn), SAC(Sn-Ag-Cu) 등의 소재로 이루어질 수 있으나 본 발명이 이에 제한되는 것은 아니다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 적층 패키지의 제조공정을 나타낸 단면도이다. 이하 도 3a 내지 도 3d를 참조하여 설명하되 전술한 부분과 중복되는 내용은 생략하거나 간단히 설명하도록 한다.
도 3a를 참조하면, 인쇄회로기판, 패키지 기판, 반도체 칩, 웨이퍼 또는 인터포저 등의 제1기판과 제2기판을 준비한다. 상기 제1기판 또는 제2기판에는 관통전극이 존재할 수도 존재하지 않을 수도 있다. 일례로 도 3a에는 제1관통전극(252)이 형성된 제1웨이퍼(250)와 기판단자(266)가 형성된 제1기판(260)을 도시하였다. 제1관통전극(252)의 하부에는 제1솔더범프(254)가 그 상부에는 제1접속패드(256)가 존재할 수 있다. 제1접속패드(256)는 제1관통전극(252)의 상부면 자체일 수도 별도의 전도성 박막층일 수도 있다. 이하에서는 제1관통전극(252)이 형성된 제1웨이퍼(250)를 기준으로 설명하도록 한다.
도 3b를 참조하면, 제1웨이퍼(250) 상부에 접착제(500)를 도포한다. 접착제(500)는 스핀코팅, 스크린 프린팅, 딥 코팅 등에 의해 형성될 수 있다. 이 상태에서의 접착제(500)는 아직 경화되기 이전으로 그 점도가 낮아 유동성이 좋다.
도 3c를 참조하면, 접착제(500)에 스프링(400)을 매립한다. 스프링의 매립은 스프링 매립장치(450)에 의해 수행될 수 있다. 예를 들어, 스프링 매립장치(450)는 매립하려는 스프링을 보관하고 있다가 소정 압력을 가해 스프링(400)을 접착제(500)에 매립하는 역할을 수행할 수 있다. 접착제(500)는 스프링이 매립되어야 하므로 연성이 우수한 것이 바람직하며, 웨이퍼 레벨 패키지 제작시에는 웨이퍼의 조각화 과정에서 접착제 또한 쉽게 조각화되는 것이 바람직하다.
도 3d를 참조하면, 제2웨이퍼(350)의 제2관통전극(352)이 스프링(400) 상부에 오도록 정렬하여 위치시키고 접착제(500)를 경화시켜 제1웨이퍼(250)와 제2웨이퍼(350)를 물리적, 전기적으로 연결시킨다. 제2관통전극(352)의 하부에는 제2솔더범프(354)가 존재하거나 존재하지 않을 수도 있다. 제2솔더범프(354)는 접착제(500)의 경화시 리플로우될 수 있다. 이후 필요한 소정의 공정을 거친 후 접착된 제1웨이퍼(250)와 제2웨이퍼(350)를 조각화하여 패키지를 완성한다. 한편, 제1웨이퍼(250), 제2웨이퍼(350) 대신 조각화된 반도체 칩이 적층될 수도 있으나 편의상 웨이퍼를 기준으로 설명하였다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 적층 패키지의 제조공정을 나타낸 단면도이다. 이하 도 4a 내지 도 4c를 참조하여 설명하되 전술한 부분과 중복되는 내용은 생략하거나 간단히 설명하도록 한다.
도 4a를 참조하면, 제1관통전극(252)이 형성된 제1웨이퍼(250) 상부에 접착제(500)를 도포한다. 제1관통전극(252)의 하부에는 제1솔더범프(254)가 그 상부에는 제1접속패드(256)가 존재할 수 있으며 제1접속패드(256)의 상부에는 제3솔더범프(258)가 존재할 수 있다. 제1접속패드(256)는 제1관통전극(252)의 상부면 자체일 수도 별도의 전도성 박막층일 수도 있다. 접착제(500)는 스핀코팅, 스크린 프린팅, 딥 코팅 등에 의해 형성될 수 있으며 경화되기 이전의 상태이다.
도 4b를 참조하면, 접착제(500)에 스프링(400)을 매립한다. 스프링의 매립은 스프링 매립장치(450)에 의해 수행될 수 있다. 코일 스프링은 인덕터(L)로 기능할 수 있어, 전기적 노이즈를 발생시킬 수 있다. 이에 도 4b에 도시된 것과 같은 평판형 스프링을 사용하면 노이즈를 줄일 수 있다. 도 4c에 도시된 스프링은 하나의 판이 중심부에서 절곡된 형태의 스프링이나 그 밖에 다양한 형태의 스프링이 사용될 수 있다.
도 4c를 참조하면, 제2웨이퍼(350)의 제2관통전극(352)이 스프링(400) 상부에 오도록 정렬하여 위치시키고 접착제(500)를 경화시켜 제1웨이퍼(250)와 제2웨이퍼(350)를 물리적, 전기적으로 연결시킨다. 제2관통전극(352)의 하단부에는 제2솔더범프(354)가 존재할 수 있다. 이후 필요한 소정의 공정을 거친 후 접착된 제1웨이퍼(250)와 제2웨이퍼(350)를 조각화하여 패키지를 완성한다. 한편, 제2웨이퍼(350) 대신 조각화된 반도체 칩이 적층될 수도 있으나 편의상 웨이퍼를 기준으로 설명하였다.
한편, 접착제(500)의 경화와 제2솔더범프(354) 및 제3솔더범프(258)의 리플로우는 동시에 이루어지는 것이 바람직하다. 즉, 솔더범프(354, 258)의 리플로우 온도가 접착제의 경화 온도에 비해 너무 높으면 접착제(500)의 과도한 경화 등의 물성 변화가 생길 수 있고, 솔더범프(354, 258)의 리플로우 온도에 비해 접착제의 경화 온도가 너무 높으면 솔더범프(354, 258)의 점도가 너무 감소하여 접속 기능을 제대로 수행하지 못할 수 있다.
접착제를 도포하고 온도를 올리면 접착제의 점도가 점차 내려가다 최소값을 보이는데 이를 최저 용융점도라고 하며 이후 온도를 더 올리면 경화가 진행되어 접착제의 점도가 상승하게 된다. 즉, 접착제의 최저 용융점도에서의 온도와 스프링 접속용 솔더범프의 융점이 비슷한 것이 좋으며, 제2솔더범프(354) 및 제3솔더범프(258)의 융점과 접착제(500)가 최저 용융점도를 보이는 온도의 차가 20℃ 이내, 보다 바람직하게는 10℃ 이내인 것이 좋다. 상기 온도차 범위에서 접착제(500)를 경화시킴과 동시에 제2솔더범프(354) 및 제3솔더범프(258)의 리플로우도 진행하는 것이 유리할 수 있다.
또한, 접착제가 최저 용융점도를 보이는 온도가 150℃~300℃, 바람직하게는 150℃~250℃인 것이 좋다. 상기 온도범위에서 다양한 접착제 및 솔더를 선택할 수 있다. 제2솔더범프(354) 및 제3솔더범프(258)의 융점이 상기 온도범위인 솔더를 선택할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
아래 표 1에 나타낸 바와 같이 제2솔더범프(354) 및 제3솔더범프(258)의 솔더로 Sn-Pb계 합금 솔더, Sn-Pb-Ag계 합금 솔더 등을 이용할 수 있으며, 융점이 217℃인 SAC(Sn-Ag-Cu계) 합금 솔더를 이용할 수도 있으며 그 밖의 솔더도 이용할 수 있다. 일례로, 융점이 150℃~250℃에 속하는 Sn의 함량이 60wt% 이상인 Sn-Pb계 합금, Sn의 함량이 50w% 이상이고 Ag의 함량이 4wt% 이하인 Sn-Pb-Ag계 합금 등을 이용할 수 있으나 이에 제한되는 것은 아니고, 융점이 250℃인 35Sn-65Pb, 융점이 234℃인 40Sn-60Pb 등도 이용할 수 있다.
합금계 조성 원소(wt%) 융점(℃)
Sn Pb Ag Bi 고상선 액상선
Sn-Pb 100 232 232
63 37 183 183
60 40 183 188
50 50 216 32.2
40 60 234
10 90 302
Sn-Pb-Ag 1 97.5 1.5 309 304
1.5 96 2.5 304 -
8 87 5 397 294
50 48 2 216 178
60 39.5 0.5 190 178
60 37 3 179 178
62 36 2 178 178
62 36 1 192 178
96.5 3.5 221 221
상기 표 1에서 고상선 융점은 각 조성으로 이루어진 합금계의 상평형도에서 고상과 액상+고상의 경계선, 액상선 융점은 액상과 액상+고상의 경계선을 따르는 융점을 의미한다.
도 5a 내지 도 5e는 본 발명에 사용될 수 있는 스프링의 다양한 실시예를 나타낸 것이다.
통상적인 원통형 코일 스프링 외에도 원추형 코일 스프링(도 5a), 장고형 코일 스프링(도 5b), 드럼형 코일 스프링(도 5c), 와셔 스프링(도 5d) 및 평판 절곡형 스프링(도 5e) 등이 가능하다. 평판 절곡형 스프링은 도 4a 내지 도 4c에 일례로 제시한 형태 외에도 양단 간에 연결하고자 하는 관통전극 또는 기판단자에 보다 용이하게 부착되도록 하기 위한 지지부(402)와 양단 지지부(402)로부터 경사지게 연장되어 'V'자 형태로 절곡된 경사부(404)로 이루어질 수 있다. 두 개의 경사부(404) 간의 각도(θ)는 0도~90도이며, 바람직하게는 30도~60도의 값을 가질 수 있다. 와셔 스프링은 전기적 노이즈를 줄일 수 있으며, 평판 절곡형 스프링은 전기적 노이즈가 거의 발생하지 않는다.
100...제1기판 102, 266...기판단자
200...제1반도체칩(제2기판) 204, 254... 제1솔더범프
202, 252...제1관통전극 250...제1웨이퍼
256...제1접속패드 258...제3솔더범프
300...제2반도체칩(제3기판) 304, 354...제2솔더범프
302, 352...제2관통전극 350...제2웨이퍼
400...스프링 500...접착제

Claims (16)

  1. 접속패드를 구비한 제1기판;
    상기 제1기판 상부에 적층되며 상기 접속패드에 대응하는 위치에 제2관통전극을 구비한 제2기판;
    상기 제1기판과 상기 제2기판을 접착하는 접착제; 및
    상기 접착제 내에 매립되어 상기 접속패드와 제2관통전극을 전기적으로 연결하는 스프링을 포함하는 적층 패키지.
  2. 제1항에 있어서,
    상기 제1기판 또는 제2기판은 인쇄회로기판, 패키지 기판, 반도체 칩, 웨이퍼 또는 인터포저 중 어느 하나인 적층 패키지.
  3. 제1항에 있어서,
    상기 접속패드는 상기 제1기판 내부를 관통하는 제1관통전극의 일단에 형성된 적층 패키지.
  4. 제1항에 있어서,
    상기 스프링은 와셔 스프링 또는 평판 절곡형 스프링인 적층 패키지.
  5. 제4항에 있어서,
    상기 평판 절곡형 스프링은 상기 스프링의 부착을 용이하게 하기 위한 지지부와 상기 지지부로부터 경사지게 연장되어 탄성을 제공하는 경사부로 이루어진 적층 패키지.
  6. 제1항에 있어서,
    상기 접착제는 에폭시 수지, 경화제, 경화촉매 및 필러를 포함하는 적층 패키지.
  7. 제1항에 있어서,
    상기 스프링을 상기 접속패드 내지 제2관통전극에 부착시키는 솔더범프를 더 포함하는 적층 패키지.
  8. 제7항에 있어서,
    상기 솔더범프의 융점과 상기 접착제가 최저 용융점도를 보이는 온도와의 차이가 20℃ 이내인 적층 패키지.
  9. 접속패드를 구비한 제1기판 상부에 접착제를 도포하는 단계;
    상기 접속패드 상부에 스프링을 매립하는 단계;
    상기 스프링 상부에 제2관통전극이 위치하도록 제2관통전극이 구비된 제2기판을 적층하는 단계; 및
    상기 접착제를 경화시켜 상기 제1기판과 상기 제2기판을 접착하는 단계를 포함하는 적층 패키지의 제조방법.
  10. 제9항에 있어서,
    상기 제1기판 또는 제2기판은 인쇄회로기판, 패키지 기판, 반도체 칩, 웨이퍼 또는 인터포저 중 어느 하나인 적층 패키지의 제조방법.
  11. 제9항에 있어서,
    상기 접속패드는 상기 제1기판 내부를 관통하는 제1관통전극의 일단에 형성된 적층 패키지의 제조방법.
  12. 제9항에 있어서,
    상기 스프링은 와셔 스프링 또는 평판 절곡형 스프링인 적층 패키지의 제조방법.
  13. 제12항에 있어서,
    상기 평판 절곡형 스프링은 상기 스프링의 부착을 용이하게 하기 위한 지지부와 상기 지지부로부터 경사지게 연장되어 탄성을 제공하는 경사부로 이루어진 적층 패키지의 제조방법.
  14. 제9항에 있어서,
    상기 접착제 조성물은 에폭시 수지, 경화제, 경화촉매 및 필러를 포함하는 적층 패키지의 제조방법.
  15. 제9항에 있어서,
    상기 스프링을 상기 접속패드 내지 제2관통전극에 부착시키는 솔더범프를 더 포함하는 적층 패키지 제조방법.
  16. 제15항에 있어서,
    상기 솔더범프의 융점과 상기 접착제가 최저 용융점도를 보이는 온도와의 차이가 20℃ 이내인 적층 패키지 제조방법.
KR1020100121242A 2010-12-01 2010-12-01 스프링을 이용한 적층 패키지 및 그 제조방법 KR20120059796A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100121242A KR20120059796A (ko) 2010-12-01 2010-12-01 스프링을 이용한 적층 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100121242A KR20120059796A (ko) 2010-12-01 2010-12-01 스프링을 이용한 적층 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120059796A true KR20120059796A (ko) 2012-06-11

Family

ID=46610873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100121242A KR20120059796A (ko) 2010-12-01 2010-12-01 스프링을 이용한 적층 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20120059796A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117534815A (zh) * 2023-11-09 2024-02-09 张家港市顾乐仕生活家居科技有限公司 一种基于生物基海绵弹簧的家居制品及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117534815A (zh) * 2023-11-09 2024-02-09 张家港市顾乐仕生活家居科技有限公司 一种基于生物基海绵弹簧的家居制品及制备方法
CN117534815B (zh) * 2023-11-09 2024-05-17 张家港市顾乐仕生活家居科技有限公司 一种基于生物基海绵弹簧的家居制品及制备方法

Similar Documents

Publication Publication Date Title
US6893952B2 (en) Methods of forming a ball grid array including a non-conductive polymer core and a silver or silver alloy outer layer
JP4135565B2 (ja) 電子回路装置およびその製造方法
KR100958857B1 (ko) 반도체 장치 및 그 제조 방법
US20050263887A1 (en) Circuit carrier and fabrication method thereof
US20110128713A1 (en) Semiconductor device and method of manufacturing the same
EP1440469A2 (en) Electronic assembly with filled no-flow underfill and methods of manufacture
JPH08255965A (ja) マイクロチップモジュール組立体
WO2013027718A1 (ja) 部品実装プリント基板及びその製造方法
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
US10692832B2 (en) Manufacturing method of semiconductor structure
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
CN107342237B (zh) 制造半导体封装件的方法和制造PoP半导体装置的方法
KR102006637B1 (ko) 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법
KR101440342B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
JP4422411B2 (ja) ダイ支持を有するマイクロエレクトロニック・アセンブリを形成する方法
US20050001301A1 (en) Semiconductor device, electronic device, electronic equipment, and method of manufacturing semiconductor device
US20090279275A1 (en) Method of attaching an integrated circuit chip to a module
KR101847162B1 (ko) 반도체 패키지 및 그 제조방법
KR101253107B1 (ko) 반도체소자 고정용 필름상 접착제, 그것을 이용한반도체장치, 및 그 반도체장치의 제조방법
US20090200362A1 (en) Method of manufacturing a semiconductor package
KR20120059796A (ko) 스프링을 이용한 적층 패키지 및 그 제조방법
WO2012001644A1 (en) Method for encapsulating integrated circuit component solder joints with epoxy flux and apparatus provided with encapsulated solder joint
JP2000100865A (ja) 半導体装置およびその製造方法
JP5934057B2 (ja) プリント回路基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid