KR20030082063A - 비전도성 접착제를 이용한 플립칩 본딩 방법 - Google Patents

비전도성 접착제를 이용한 플립칩 본딩 방법 Download PDF

Info

Publication number
KR20030082063A
KR20030082063A KR1020020020592A KR20020020592A KR20030082063A KR 20030082063 A KR20030082063 A KR 20030082063A KR 1020020020592 A KR1020020020592 A KR 1020020020592A KR 20020020592 A KR20020020592 A KR 20020020592A KR 20030082063 A KR20030082063 A KR 20030082063A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
package substrate
chip
adhesive layer
chip bonding
Prior art date
Application number
KR1020020020592A
Other languages
English (en)
Inventor
임명진
황진상
Original Assignee
텔레포스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레포스 주식회사 filed Critical 텔레포스 주식회사
Priority to KR1020020020592A priority Critical patent/KR20030082063A/ko
Publication of KR20030082063A publication Critical patent/KR20030082063A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/8149—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

비전도성 접착제를 이용한 플립칩 본딩 방법에 관하여 개시한다. 본 발명에 따른 플립칩 본딩 방법에서는 범프(bump)가 형성된 반도체 칩을 준비한다. 각각 전극이 형성되어 있는 복수의 칩 본딩 영역을 가지는 패키지 기판을 준비한다. 상기 패키지 기판상의 적어도 일부 영역에 상기 전극을 덮는 비전도성 접착층을 형성한다. 상기 비전도성 접착층은 상기 반도체 칩상에 상기 범프를 덮도록 형성할 수도 있다. 상기 범프와 전극이 서로 연결되도록 상기 비전도성 접착층이 형성된 패키지 기판상에 상기 반도체 칩을 압착시킨다.

Description

비전도성 접착제를 이용한 플립칩 본딩 방법{Method of flip chip bonding using non-conductive adhesive}
본 발명은 플립칩 CSP(chip size pakage) 기술에 관한 것으로, 특히 비솔더 범프가 형성된 반도체 칩을 비전도성 접착제를 이용하여 기판상에 본딩하는 플립칩 본딩 방법에 관한 것이다.
최근의 전자 산업이 경량화, 소형화, 고속화, 다기능화 및 고성능화되어 감에 따라 보다 높은 신뢰성을 가지는 제품을 저렴하게 제조하는 기술이 요구되고 있다. 이와 같은 요구 조건의 실현을 가능하게 하기 위한 중요한 기술중의 하나가 패키지 기술이다. 반도체 칩의 고성능화 및 고속화에 수반하여 반도체 칩 패키지는 TSOP(thin small outline pakage)에서 BGA(ball grid array) 또는 CSP(chip size pakage)를 거쳐 플립칩 기술로 발전하고 있다. 그 중, CSP 기술은 패키지의 크기를 칩 크기의 수준으로 줄이고 베어칩(bare chip)의 특성을 패키지 상태에서 그대로 유지할 수 있다는 장점으로 인해 이동 통신, DVC(digital video cassette), PC(personal computer) 카드, PDA(personal digital assistant) 등에 활발하게 적용되고 있다.
통상적으로, CSP 기술을 구현하기 위하여는 칩과 패키지 기판을 본딩하는 칩 어셈블리 단계와, 패키지 기판과 회로 기판(printed circuit board: PCB)을 본딩하는 보드 어셈블리 단계를 거친다. CSP 기술 중에서도 가장 최신 기술이며, 신뢰성 및 고전기적 특성을 얻을 수 있는 플립칩 CSP 기술을 구현하기 위하여는 칩 어셈블리 단계에서 플립칩 기술을 이용한다.
칩 어셈블리 단계에서 플립칩 기술을 이용하는 종래 기술에 따른 CSP 기술로서, Au 범프를 이용하여 도전성 페이스트에 의하여 칩과 기판을 본딩한 후, 상기칩과 기판 사이를 수지 조성물로 언더필(underdill)하는 방법, 솔더볼(solder ball)을 이용하여 칩과 기판을 본딩한 후 수지 조성물로 언더필하는 방법, 와이어 본딩을 이용하는 방법 등이 알려져 있다. 그 중, 솔더볼을 이용하는 방법은 범프끼리 메탈릭 반응이 일어나므로, 범프 재료의 용융점 이상의 고온으로 가열해주어야 한다는 단점이 있다. Au 범프를 이용하는 방법은 메탈릭 반응이 일어나지 않고 물리적으로 접촉하는 것으로서, Au의 우수한 연성(ductility) 및 전성(malleability)으로 인하여 범프의 끝이 가압에 의해 쉽게 변형되어 기판상의 전극과의 접촉이 잘 이루어진다. 그러나, Au 스터드 범프에 의한 본딩한 후 언더필하는 방법 및 솔더볼에 의한 본딩 후 언더필하는 방법은 모두 언더필 공정이 추가되는 번거로움이 있으며, 기본 공정으로서 도전성 페이스트 전사 및 경화, 솔더볼 전사 및 UBM(under bump matallurgy) 증착 등과 같은 공정을 거쳐야 하므로 공정이 번거롭다. 또한, 언더필 재료로 사용되는 수지 조성물은 크기가 불균일한 실리카 입자와 같은 비전도성 무기 입자를 사용된 수지의 총 중량을 기준으로 약 70 ∼ 80 중량%의 높은 함량으로 포함하고 있다. 따라서, 공정 단가가 높아져 저가형 플립칩 기술을 구현하기 어렵다.
본 발명의 목적은 상기한 종래 기술에서의 문제점을 극복하고자 하는 것으로, 칩 레벨 어셈블리를 플립칩으로 구현하는 데 있어서 신뢰성 있는 제품을 저가형 공정에 의해 간단한 방법으로 얻을 수 있는 플립칩 본딩 방법을 제공하는 것이다.
도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 플립칩 본딩 방법을 설명하기 위한 도면들이다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 플립칩 본딩 방법을 설명하기 위한 도면들이다.
도 3a 내지 도 3d는 본 발명의 제3 실시예에 따른 플립칩 본딩 방법을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 패키지 기판, 12: 칩 본딩 영역, 14: 전극, 16: 솔더볼, 20: 비전도성 접착층, 30: 반도체 칩, 32: Al 패드, 34: 범프, 50: 플립칩 CSP 모듈, 60: 몰딩 화합물, 110: 패키지 기판, 112: 칩 본딩 영역, 120: 비전도성 접착층, 130: 반도체 칩, 210: 패키지 기판, 212: 칩 본딩 영역, 220: 비전도성 접착층, 230: 반도체 칩, 232: Al 패드, 234: 범프.
상기 목적을 달성하기 위하여, 본 발명의 일 양태에 따른 플립칩 본딩 방법에서는 범프(bump)가 형성된 반도체 칩을 준비한다. 각각 전극이 형성되어 있는 복수의 칩 본딩 영역을 가지는 패키지 기판을 준비한다. 상기 패키지 기판상의 적어도 일부 영역에 상기 전극을 덮는 비전도성 접착층을 형성한다. 상기 범프와 전극이 서로 연결되도록 상기 비전도성 접착층이 형성된 패키지 기판상에 상기 반도체 칩을 압착시킨다.
상기 비전도성 접착층은 상기 패키지 기판상의 상기 복수의 칩 본딩 영역중 하나의 칩 본딩 영역에만 형성될 수 있다. 이 경우, 상기 패키지 기판상의 모든 칩 본딩 영역에 각각 반도체 칩이 본딩될 때까지 상기 비전도성 접착층 형성 단계 및 상기 반도체 칩 압착 단계를 복수회 반복한다.
상기 비전도성 접착층은 상기 패키지 기판상의 복수의 칩 본딩 영역 전체에 형성될 수도 있다. 이 경우, 상기 반도체 칩을 압착시키는 단계는 60 ∼ 100℃의 열 및 1 ∼ 5 kgf/cm2의 압력에 의해 상기 패키지 기판상에 상기 반도체 칩을 가압착시키는 제1 압착 단계와, 130 ∼ 250℃의 열 및 1 ∼ 100 kgf/cm2의 압력에 의해 상기 패키지 기판상에 상기 반도체 칩을 완전히 압착시키는 제2 압착 단계를 포함하도록 구성할 수 있다.
상기 비전도성 접착층은 열경화성 수지, 경화제 및 비전도성 무기 입자를 포함한다. 상기 열경화성 수지는 에폭시 수지로 이루어지고, 상기 경화제는 이미다졸유도체 또는 아민 유도체로 이루어진다. 상기 비전도성 무기 입자는 실리카, 실리콘 카바이드 및 알루미나 중에서 선택되는 어느 하나 또는 둘 이상의 혼합물로 이루어진다.
또한, 상기 목적을 달성하기 위하여, 본 발명의 다른 양태에 따른 플립칩 본딩 방법에서는 범프(bump)가 형성된 반도체 칩을 준비한다. 각각 전극이 형성되어 있는 복수의 칩 본딩 영역을 가지는 패키지 기판을 준비한다. 상기 반도체 칩상에 상기 범프를 덮는 비전도성 접착층을 형성한다. 상기 범프와 전극이 서로 연결되도록 상기 패키지 기판상의 하나의 칩 본딩 영역에 상기 반도체 칩을 압착시킨다.
상기 반도체 칩을 압착시키는 단계는 130 ∼ 250℃의 열 및 1 ∼ 100 kgf/cm2의 압력에 의해 행해질 수 있다. 상기 패키지 기판상의 모든 칩 본딩 영역에 각각 반도체 칩이 본딩될 때까지 상기 비전도성 접착층 형성 단계 및 상기 반도체 칩 압착 단계를 복수회 반복한다.
바람직하게는, 상기 범프는 Au로 이루어지고, 상기 전극은 Au로 도금된 금속 전극으로 구성된다.
본 발명에 따른 플립칩 본딩 방법에서, 상기 비전도성 접착층은 필름형 비전도성 접착제를 이용한 라미네이션 방법 또는 페이스트형 비전도성 접착제를 이용한 코팅 방법에 의하여 형성된다.
또한, 본 발명에 따른 플립칩 본딩 방법에서는, 상기 반도체 칩이 압착된 상기 패키지 기판의 뒷면에 회로 기판을 본딩하기 위한 복수의 솔더볼(solder ball)을 형성하는 단계와, 상기 패키지 기판상에 압착된 반도체 칩을 몰딩 화합물(molding compound)로 엔캡슐레이션하는 단계를 더 포함한다.
본 발명에 따른 플립칩 제조 방법에 의하면 본딩 공정이 용이하며, 신뢰성 있는 플립칩 CSP 모듈을 얻을 수 있다. 또한, 안정된 구조의 플립칩 CSP 모듈을 낮은 제조 단가로 얻을 수 있으며, 생산성을 향상시킬 수 있다.
다음에, 본 발명의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
도 1a 내지 도 1f는 본 발명의 제1 실시예에 따른 플립칩 본딩 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들이다.
도 1a를 참조하면, 상면에 입출력 패드와 같은 복수의 전극(도시 생략)이 형성된 패키지 기판(10)을 준비한다. 상기 패키지 기판(10)은 복수의 칩 본딩 영역(12)을 가진다.
도 1b를 참조하면, 상기 패키지 기판(10)상의 복수의 칩 본딩 영역(12) 전체에 비전도성 접착층(20)을 형성한다. 상기 비전도성 접착층(20)은 상기 패키지 기판(10)상에 본딩될 반도체 칩에 형성된 범프의 두께에 따라 약 10 ∼ 50㎛의 범위 내에서 적절한 두께를 가지도록 형성된다. 상기 비전도성 접착층(20)은 필름형으로 가공된 비전도성 접착제를 이용하여 라미네이션 방법에 의하여 형성될 수도 있고, 페이스트형 비전도성 접착제를 코팅하는 방법에 의하여 형성될 수도 있다.
상기 비전도성 접착층(20)을 구성하는 비전도성 접착제는 열경화성 수지, 경화제 및 비전도성 무기 입자를 포함하여 구성된다. 상기 열경화성 수지는 비스페놀A 타입 에폭시 수지, 비스페놀 F 타입 에폭시 수지, 또는 이들 두 수지의 혼합물로 이루어지며, 필름형 접착제를 제조하는 경우, 또는 기타 다른 필요성에 따라 페녹시 수지를 더 포함할 수 있다. 상기 경화제는 이미다졸 유도체 또는 아민 유도체로 이루어진다. 상기 비전도성 무기 입자는 실리카, 실리콘 카바이드 및 알루미나 중에서 선택되는 어느 하나 또는 둘 이상의 혼합물로 이루어지며, 약 0.1 ∼ 1㎛의 입경을 가진다. 상기 비전도성 무기 입자는 상기 비전도성 접착층(20)의 열팽창 계수를 낮추기 위하여 첨가되는 것으로, 상기 비전도성 접착제 내에서 상기 에폭시 수지의 총 중량을 기준으로 50 중량% 이하의 낮은 함량으로도 충분하다. 바람직하게는, 상기 비전도성 무기 입자는 상기 비전도성 접착제 내에서 상기 에폭시 수지의 총 중량을 기준으로 약 10 ∼ 30 중량%의 양으로 포함된다.
도 1c를 참조하면, Au 스터드와 같은 범프(도시 생략)가 형성된 반도체 칩(30)을 상기 복수의 칩 본딩 영역(12)중 하나의 칩 본딩 영역(12)에 얼라인하고, 상기 반도체 칩(30)의 범프와 상기 패키지 기판(10)의 전극이 서로 연결되도록 상기 반도체 칩(30)을 상기 비전도성 접착층(20)이 형성된 상기 패키지 기판(10)상에 압착시킨다. 상기 패키지 기판(10)상의 복수의 칩 본딩 영역(12) 전체에 각각 개별 반도체 칩(30)이 본딩될 때까지 상기 칩 얼라인 및 압착 단계를 반복한다.
상기 반도체 칩(30)의 압착시, 단 한번의 압착 공정으로 상기 반도체 칩(30)을 완전히 본딩시킬 수도 있으나, 상기 반도체 칩(30) 각각을 일단 60 ∼ 100℃의 열 및 1 ∼ 5 kgf/cm2의 압력에 의해 가압착하는 제1 압착 단계와, 상기 반도체칩(30)을 다시 130 ∼ 250℃의 열 및 1 ∼ 100 kgf/cm2의 압력에 의해 개별적으로 완전히 압착시키는 제2 압착 단계로 이루어지는 2단계 압착 공정을 이용할 수도 있다. 필름형 비전도성 접착제를 사용한 경우에는 상기 가압착 공정을 약 80℃의 열 및 약 1 ∼ 2 kgf/cm2의 압력 하에서 약 5초 ∼ 1분 동안 행하는 것이 바람직하다. 압착 시간은 압착시 가해지는 온도에 반비례하여 변화될 수 있다.
상기한 바와 같은 2단계 압착 공정은 필름형 비전도성 접착제를 사용한 경우에 특히 유용하다. 2단계 압착 공정을 이용하는 경우에는, 하나의 반도체 칩(30)을 압착할 때 가해진 열이 그 주위에 있는 비전도성 접착층(20)에 전달되어 미리 경화되는 현상을 방지할 수 있다.
상기 반도체 칩(30)을 단 한번의 압착 공정으로 완전히 본딩시키는 경우에는 상기 반도체 칩(30)에 약 130 ∼ 250℃의 열 및 약 1 ∼ 100 kgf/cm2의 압력을 가하고, 가해진 온도에 따라 약 5초 ∼ 1분의 시간 동안 가압한다. 페이스트형 비전도성 접착제를 사용한 경우에는 압착시 약 3 ∼ 5 kgf/cm2의 압력을 가하는 것이 바람직하다.
상기 패키지 기판(10)상의 모든 칩 본딩 영역(12)에 상기 반도체 칩(30)이 본딩되었으면, 상기 패키지 기판(10)의 뒷면에 회로 기판(PCB)을 본딩하는 데 필요한 복수의 솔더볼(도시 생략)을 형성한다.
도 1d를 참조하면, 다이싱(dicing) 공정을 거쳐 각각의 플립칩 CSP 모듈(50)을 완성한다.
도 1e는 도 1d의 플립칩 CSP 모듈(50)의 개략적인 1e - 1e' 단면도이다.
도 1e에 도시한 바와 같이, 본 실시예에 따른 플립칩 본딩 방법에서는 종래 기술에서와 같이 반도체 칩 본딩 후 수지 조성물을 언더필하는 방법을 적용하지 않고, 상기 반도체 칩(30)을 본딩하기 전에 상기 패키지 기판(10)상에 비전도성 접착층(20)을 형성하는 방법을 적용한다. 따라서, 비전도성 접착제층으로서 점도가 높은 필름형 접착제를 사용하는 것이 가능하며, 그 결과 본딩 공정중 낮은 점도에 의해 접착제가 흘러내릴 염려가 없고, 본딩 공정을 안정적으로 행할 수 있다.
또한, 상기 반도체 칩(30)상의 Al 패드(32)상에 형성된 범프(34)로서 Au 스터드로 이루어지는 범프(34)를 사용한다. Au는 연성 및 전성이 우수하여 압착 공정시 상기 범프(34)의 끝이 쉽게 눌려 변형되므로 상기 패키지 기판(10)상의 전극(14)과 잘 접촉된다. 또한, 상기 범프(34)와 전극(14)과의 접촉 상태는 상기 반도체 칩(30)과 상기 패키지 기판(10)을 접착시키기 위하여 이들 사이에 개재되어 있는 비전도성 접착층(20)에 의하여 더욱 견고하게 유지될 수 있다. 상기 패키지 기판(10)상에 형성된 전극(14)은 Au로 도금된 금속 전극으로 구성될 수 있다. 예를 들면, 상기 전극(14)은 Cu/Ni/Au 또는 Au로 이루어진다.
보드 어셈블리 단계에서 회로 기판을 본딩할 수 있도록 상기 패키지 기판(10)의 뒷면에는 BGA(ball grid array)로 구성되는 복수의 솔더볼(16)이 형성되어 있다.
도 1f를 참조하면, 상기 플립칩 CSP 모듈(50)에서 상기 반도체 칩(30)을 보호하기 위하여 EMC(epoxy molding component)와 같은 몰딩 화합물(60)로 상기 반도체 칩(30)을 엔캡슐레이션(encapsulation) 한다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 플립칩 본딩 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들이다.
도 2a를 참조하면, 상면에 입출력 패드와 같은 복수의 전극(도시 생략)이 형성된 패키지 기판(110)을 준비한다. 상기 패키지 기판(110)은 복수의 칩 본딩 영역(112)을 가진다. 그 후, 상기 패키지 기판(110)상의 복수의 칩 본딩 영역(112)중 하나의 칩 본딩 영역(112)에만 비전도성 접착층(120)을 형성한다. 상기 비전도성 접착층(120)을 형성하기 위한 상세한 조건 및 방법은 도 1b를 참조하여 설명한 바와 같다.
도 2b를 참조하면, Au 스터드와 같은 범프(도시 생략)가 형성된 반도체 칩(130)을 상기 비전도성 접착층(120)이 형성된 칩 본딩 영역(112)상에 얼라인하고, 상기 반도체 칩(130)의 범프와 상기 패키지 기판(110)의 전극이 서로 연결되도록 상기 반도체 칩(130)을 상기 비전도성 접착층(120)이 형성된 상기 패키지 기판(110)상에 압착시킨다. 상기 반도체 칩(130)의 압착을 위한 상세한 조건은 도 1c를 참조하여 설명한 바와 같다.
도 2c를 참조하면, 상기 패키지 기판(110)상의 모든 칩 본딩 영역(112)에 각각 반도체 칩(130)이 본딩될 때까지 상기 비전도성 접착층(120) 형성 단계 및 상기 반도체 칩(130) 압착 단계를 복수회 반복한다.
그 후, 도 1d, 도 1e 및 도 1f를 참조하여 설명한 바와 같은 방법으로 플립칩 CSP 모듈을 완성한다.
도 3a 내지 도 3d는 본 발명의 제3 실시예에 따른 플립칩 본딩 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들이다.
도 3a를 참조하면, 상면에 입출력 패드와 같은 복수의 전극(도시 생략)이 형성된 패키지 기판(210)을 준비한다. 상기 패키지 기판(210)은 복수의 칩 본딩 영역(212)을 가진다.
도 3b의 단면도를 참조하면, Al 패드(232)상에 형성된 Au 스터드로 이루어지는 범프(234)를 구비하는 반도체 칩(230)을 준비한다. 상기 반도체 칩(230)상에 상기 범프(234)를 덮는 비전도성 접착층(220)을 형성한다. 상기 비전도성 접착층(220)을 형성하기 위한 상세한 조건 및 방법은 도 1b를 참조하여 설명한 바와 같다.
도 3c를 참조하면, 상기 패키지 기판(210)상의 복수의 칩 본딩 영역(212)중 하나의 칩 본딩 영역(212)에 상기 도 3b를 참조하여 설명한 바와 같이 상면에 비전도성 접착층(220)이 형성된 반도체 칩(230)을 얼라인하고, 상기 반도체 칩(230)의 범프와 상기 패키지 기판(210)의 전극이 서로 연결되도록 상기 반도체 칩(230)을 상기 패키지 기판(210)상에 압착시킨다. 상기 반도체 칩(230)의 압착을 위한 상세한 조건은 도 1c를 참조하여 설명한 바와 같다.
도 3d를 참조하면, 상기 패키지 기판(210)상의 모든 칩 본딩 영역(212)에 각각 반도체 칩(230)이 본딩될 때까지 상면에 비전도성 접착층(220)이 형성된 반도체칩(230)의 압착 단계를 복수회 반복한다.
그 후, 도 1d, 도 1e 및 도 1f를 참조하여 설명한 바와 같은 방법으로 플립칩 CSP 모듈을 완성한다.
본 발명에 따른 플립칩 본딩 방법에서는 종래 기술에서와 같이 반도체 칩 본딩 후 수지 조성물을 언더필하는 방법을 적용하지 않고, 미리 패키지 기판 또는 반도체 칩상에 비전도성 접착층을 형성한 후 반도체 칩을 패키지 기판에 본딩한다. 따라서, 비전도성 접착제층으로서 점도가 높은 필름형 접착제를 사용하는 것이 가능하며, 그 결과 본딩 공정중 낮은 점도에 의해 접착제가 흘러내릴 염려가 없고, 본딩 공정을 안정적으로 행할 수 있다. 따라서, 본 발명에 따른 플립칩 제조 방법에 의하면 본딩 공정이 용이하며, 신뢰성 있는 플립칩 CSP 모듈을 얻을 수 있다.
또한, 본 발명에 따른 플립칩 본딩 방법에서 사용되는 비전도성 접착제는 비전도성 무기 입자를 에폭시 수지의 총 중량을 기준으로 50 중량% 이하의 낮은 함량으로 포함하여도 본딩 구조를 안정적으로 유지시켜 원하는 효과를 얻을 수 있다. 따라서, 제조 단가를 낮출 수 있으며, 공정이 용이하여 생산성을 높일 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (19)

  1. 범프(bump)가 형성된 반도체 칩을 준비하는 단계와,
    각각 전극이 형성되어 있는 복수의 칩 본딩 영역을 가지는 패키지 기판을 준비하는 단계와,
    상기 패키지 기판상의 적어도 일부 영역에 상기 전극을 덮는 비전도성 접착층을 형성하는 단계와,
    상기 범프와 전극이 서로 연결되도록 상기 비전도성 접착층이 형성된 패키지 기판상에 상기 반도체 칩을 압착시키는 단계를 포함하는 것을 특징으로 하는 플립칩 본딩 방법.
  2. 제1항에 있어서,
    상기 비전도성 접착층은 상기 패키지 기판상의 상기 복수의 칩 본딩 영역중 하나의 칩 본딩 영역에만 형성되는 것을 특징으로 하는 플립칩 본딩 방법.
  3. 제2항에 있어서,
    상기 패키지 기판상의 모든 칩 본딩 영역에 각각 반도체 칩이 본딩될 때까지 상기 비전도성 접착층 형성 단계 및 상기 반도체 칩 압착 단계를 복수회 반복하는 것을 특징으로 하는 플립칩 본딩 방법.
  4. 제1항에 있어서,
    상기 비전도성 접착층은 상기 패키지 기판상의 복수의 칩 본딩 영역 전체에형성되는 것을 특징으로 하는 플립칩 본딩 방법.
  5. 제4항에 있어서,
    상기 반도체 칩을 압착시키는 단계는
    60 ∼ 100℃의 열 및 1 ∼ 5 kgf/cm2의 압력에 의해 상기 패키지 기판상에 상기 반도체 칩을 가압착시키는 제1 압착 단계와,
    130 ∼ 250℃의 열 및 1 ∼ 100 kgf/cm2의 압력에 의해 상기 패키지 기판상에 상기 반도체 칩을 완전히 압착시키는 제2 압착 단계를 포함하는 것을 특징으로 하는 플립칩 본딩 방법.
  6. 제2항 또는 제4항에 있어서,
    상기 비전도성 접착층은 열경화성 수지, 경화제 및 비전도성 무기 입자를 포함하는 것을 특징으로 하는 플립칩 본딩 방법.
  7. 제6항에 있어서,
    상기 열경화성 수지는 에폭시 수지로 이루어지고, 상기 경화제는 이미다졸 유도체 또는 아민 유도체로 이루어지는 것을 특징으로 하는 플립칩 본딩 방법.
  8. 제6항에 있어서,
    상기 비전도성 무기 입자는 실리카, 실리콘 카바이드 및 알루미나 중에서 선택되는 어느 하나 또는 둘 이상의 혼합물로 이루어지는 것을 특징으로 하는 플립칩 본딩 방법.
  9. 범프(bump)가 형성된 반도체 칩을 준비하는 단계와,
    각각 전극이 형성되어 있는 복수의 칩 본딩 영역을 가지는 패키지 기판을 준비하는 단계와,
    상기 반도체 칩상에 상기 범프를 덮는 비전도성 접착층을 형성하는 단계와,
    상기 범프와 전극이 서로 연결되도록 상기 패키지 기판상의 하나의 칩 본딩 영역에 상기 반도체 칩을 압착시키는 단계를 포함하는 것을 특징으로 하는 플립칩 본딩 방법.
  10. 제9항에 있어서,
    상기 비전도성 접착층은 열경화성 수지, 경화제 및 비전도성 무기 입자를 포함하는 것을 특징으로 하는 플립칩 본딩 방법.
  11. 제10항에 있어서,
    상기 열경화성 수지는 에폭시 수지로 이루어지고, 상기 경화제는 이미다졸 유도체 또는 아민 유도체로 이루어지는 것을 특징으로 하는 플립칩 본딩 방법.
  12. 제10항에 있어서,
    상기 비전도성 무기 입자는 실리카, 실리콘 카바이드 및 알루미나 중에서 선택되는 어느 하나 또는 둘 이상의 혼합물로 이루어지는 것을 특징으로 하는 플립칩 본딩 방법.
  13. 제9항에 있어서,
    상기 반도체 칩을 압착시키는 단계는 130 ∼ 250℃의 열 및 1 ∼ 100 kgf/cm2의 압력에 의해 행해지는 것을 특징으로 하는 플립칩 본딩 방법.
  14. 제9항에 있어서,
    상기 패키지 기판상의 모든 칩 본딩 영역에 각각 반도체 칩이 본딩될 때까지 상기 비전도성 접착층 형성 단계 및 상기 반도체 칩 압착 단계를 복수회 반복하는 것을 특징으로 하는 플립칩 본딩 방법.
  15. 제1항 또는 제9항에 있어서,
    상기 범프는 Au로 이루어지는 것을 특징으로 하는 플립칩 본딩 방법.
  16. 제1항 또는 제9항에 있어서,
    상기 전극은 Au로 도금된 금속 전극인 것을 특징으로 하는 플립칩 본딩 방법.
  17. 제1항 또는 제9항에 있어서,
    상기 비전도성 접착층은 필름형 비전도성 접착제를 이용한 라미네이션 방법 또는 페이스트형 비전도성 접착제를 이용한 코팅 방법에 의하여 형성되는 것을 특징으로 하는 플립칩 본딩 방법.
  18. 제1항 또는 제9항에 있어서,
    상기 반도체 칩이 압착된 상기 패키지 기판의 뒷면에 회로 기판을 본딩하기 위한 복수의 솔더볼(solder ball)을 형성하는 단계와,
    상기 패키지 기판상에 압착된 반도체 칩을 몰딩 화합물(molding compound)로 엔캡슐레이션하는 단계를 더 포함하는 것을 특징으로 하는 플립칩 본딩 방법.
  19. 제18항에 있어서,
    상기 몰딩 화합물은 EMC(epoxy molding compound)로 이루어지는 것을 특징으로 하는 플립칩 본딩 방법.
KR1020020020592A 2002-04-16 2002-04-16 비전도성 접착제를 이용한 플립칩 본딩 방법 KR20030082063A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020020592A KR20030082063A (ko) 2002-04-16 2002-04-16 비전도성 접착제를 이용한 플립칩 본딩 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020020592A KR20030082063A (ko) 2002-04-16 2002-04-16 비전도성 접착제를 이용한 플립칩 본딩 방법

Publications (1)

Publication Number Publication Date
KR20030082063A true KR20030082063A (ko) 2003-10-22

Family

ID=32379119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020020592A KR20030082063A (ko) 2002-04-16 2002-04-16 비전도성 접착제를 이용한 플립칩 본딩 방법

Country Status (1)

Country Link
KR (1) KR20030082063A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101428466B1 (ko) * 2013-11-15 2014-08-12 한국과학기술원 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법
CN109962019A (zh) * 2017-12-22 2019-07-02 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装结构及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101428466B1 (ko) * 2013-11-15 2014-08-12 한국과학기술원 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법
CN109962019A (zh) * 2017-12-22 2019-07-02 中芯长电半导体（江阴）有限公司 一种扇出型晶圆级封装结构及方法

Similar Documents

Publication Publication Date Title
US8390117B2 (en) Semiconductor device and method of manufacturing the same
US7498678B2 (en) Electronic assemblies and systems with filled no-flow underfill
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US7898083B2 (en) Method for low stress flip-chip assembly of fine-pitch semiconductor devices
US5844320A (en) Semiconductor unit with semiconductor device mounted with conductive adhesive
US9263426B2 (en) PoP structure with electrically insulating material between packages
US7026188B2 (en) Electronic device and method for manufacturing the same
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
KR100958857B1 (ko) 반도체 장치 및 그 제조 방법
US20040104261A1 (en) Method and apparatus for improving an integrated circuit device
KR100424382B1 (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
US20080001271A1 (en) Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
US20130285238A1 (en) Stud bump structure for semiconductor package assemblies
US20030143797A1 (en) High reliability non-conductive adhesives for non-solder flip chip bondings and flip chip bonding method using the same
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
JP4479582B2 (ja) 電子部品実装体の製造方法
US20070210426A1 (en) Gold-bumped interposer for vertically integrated semiconductor system
JPS5821350A (ja) 半導体集積回路の実装構造
KR20030082063A (ko) 비전도성 접착제를 이용한 플립칩 본딩 방법
US20070216003A1 (en) Semiconductor package with enhancing layer and method for manufacturing the same
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JPH04171970A (ja) 半導体装置
JP2002118210A (ja) 半導体装置用インタポーザ及びこれを用いた半導体装置
JP2002009111A (ja) 半導体フリップ・チップの実装方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination