KR101428466B1 - 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법 - Google Patents

전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법 Download PDF

Info

Publication number
KR101428466B1
KR101428466B1 KR1020130139006A KR20130139006A KR101428466B1 KR 101428466 B1 KR101428466 B1 KR 101428466B1 KR 1020130139006 A KR1020130139006 A KR 1020130139006A KR 20130139006 A KR20130139006 A KR 20130139006A KR 101428466 B1 KR101428466 B1 KR 101428466B1
Authority
KR
South Korea
Prior art keywords
polymer adhesive
electronic
electronic packaging
packaging
circuit board
Prior art date
Application number
KR1020130139006A
Other languages
English (en)
Other versions
KR20130133742A (ko
Inventor
백경욱
신지원
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020130139006A priority Critical patent/KR101428466B1/ko
Publication of KR20130133742A publication Critical patent/KR20130133742A/ko
Application granted granted Critical
Publication of KR101428466B1 publication Critical patent/KR101428466B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은, 플립칩(flip chip) 방식의 전자패키징을 위한 접착제에 관한 것으로서, 열경화성수지, 열가소성수지, 충전제, 경화제, 및 경화촉진제를 포함하고, 상기 경화제는 전자쌍주개(루이스산)를 생성하는 무수화물인 것을 특징으로 하는 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법에 관한 것이다.

Description

전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법{NON-CONDUCTIVE POLYMER ADHESIVE MATERIAL FOR PACKAGING OF DEVICE AND METHOD FOR PACKAGING OF DEVICE USING THE SAME}
본 발명은 플립칩(flip chip) 방식의 전자패키징을 위한 접착제에 관한 것으로써, 더욱 상세하게는 전자패키징 시, 전자소자의 전극 상단에 형성된 금속 솔더의 산화막을 제거시키는 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법에 관한 것이다.
오늘날 전자제품의 급속한 발달을 가능케 한 4가지 핵심기술로는 전자소자(예; 반도체 등) 기술, 패키징 기술, 제조기술, 소프트웨어 기술을 들 수 있다. 전자소자 기술은 마이크론 이하의 선 폭, 백만 개 이상의 셀(cell), 고속, 많은 열 방출 등으로 발달하고 있으나, 상대적으로 이를 패키징하는 기술은 낙후되어 있어 전자소자의 전기적 성능이 전자소자 자체의 성능보다는 패키징과 이에 따른 전기 접속에 의해 결정되고 있다.
따라서, 전자소자의 패키징 기술을 향상시키기 위하여 플립칩(flip chip)방식의 전자패키징 기술에 대한 연구가 진행되어 왔다. 플립칩 방식은 반도체 칩의 전극패드와 리드 프레임의 내부 리드를 금선 와이어를 통해 전기적으로 연결시키는 기존의 와이어 본딩 방식과는 달리, 전자소자(예; 반도체 칩)에 배치된 전극과 인쇄회로기판의 접속단자를 직접 연결시키는 방식이다.
플립칩 방식에서는 전자소자의 전극과 인쇄회로기판의 접속단자의 연결부분이 온도 및 시간의 경과 등에 따라 이종 물질 간의 팽창정도 차이에 의하여 변형되어 접속 불량을 일으키는 원인이 되므로, 전자소자의 전극과 인쇄회로기판의 접속단자의 신뢰도를 높이기 위한 노력이 이루어져 왔다.
이러한 문제점을 해결하기 위한 방법으로, 금속 솔더(solder)를 사용하여 전극을 접합시키고 전자소자와 인쇄회로기판 사이에 열경화성수지, 열가소성수지, 잠재성경화제 등을 포함하는 유전성 폴리머 물질(예; BCB, SU-8 등)을 채우는 공정이 이루어진다.
한편, 이와 같이 전자소자 또는 기판에 금속 솔더를 형성할 경우, 형성된 금속 솔더가 공기 중에 노출되면 산화되어 산화막이 형성된다. 이러한 산화막은 전자소자의 전극패드와 인쇄회로기판 사이의 접합을 방해하는 요인으로 작용하여 전자부품의 신뢰도를 저하시키게 되는 문제점이 발생된다.
본 발명의 목적은, 전자패키징 시, 전자소자의 전극 상단에 형성된 금속 솔더의 산화막을 제거시켜 전자소자와 기판 사이의 접착력을 향상시킬 수 있고, 상온에서 변질이 없이 보관 가능한 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법을 제공하기 위한 것이다.
상기한 과제를 실현하기 위한 본 발명의 실시예와 관련된 전자패키징 방법은, 전자소자 표면에 형성된 금속 솔더와 인쇄회로기판 표면에 형성된 접속단자가 일정 거리를 두고 서로 마주보도록 위치시켜 사이공간을 형성시키는 단계; 상기 사이공간에 비전도 폴리머 접착제를 위치시키는 단계; 상기 전자소자와 상기 인쇄회로기판이 접착되도록 서로 맞은편을 향하여 압력을 가하면서, 승온시키는 단계; 상기 온도가 기준온도인 170℃이상에 도달하면 상기 압력을 제거하는 단계; 및 상기 압력이 제거된 후, 설정온도인 240℃ 내지 260℃까지 재승온시키는 단계;를 포함하고, 상기 비전도 폴리머 접착제는 5 내지 20wt%의 열경화성수지, 30 내지 55wt%의 열가소성수지, 10 내지 40wt%의 충전제, 20 내지 40wt%의 경화제, 및 0.1 내지 1wt%의 경화촉진제를 포함하며, 상기 충전제의 첨가량에 따라 상기 비전도 폴리머 접착제의 점도가 조절될 수 있다.
삭제
상기 비전도 폴리머 접착제는 100 내지 200℃에서 최소 점도가 300 Pas일 수 있다.
상기 경화제는 화학식 (R1-CO)-O-(CO-R2) 로 표시되는 화합물로 이루어지는 군에서 선택되는 전자쌍주개(루이스산)를 생성하는 무수화물일 수 있다. 단, 여기서 (R1-CO)-,및 -(CO-R2)은 아실기(ACYL GROUP)에서 선택된 작용기일 수 있다.
상기 경화촉진제는 Tetraphenylphosphonium Tetraphenylborate (TPTB)일 수 있다.
상기 경화촉진제는 전체 비전도 폴리머 접착제의 중량을 기준으로 0.1 내지 1 wt% 첨가될 수 있다.
삭제
삭제
상기와 같이 구성되는 본 발명에 관련된 전자패키징 방법에 따르면, 전자패키징용 비전도 폴리머 접착제의 점도 및 전자패키징 공정 조건을 조절하여 접합상태를 미려하게 유지하면서도 전기적신뢰성을 향상시킬 수 있다.
도 1은 전자소자와 인쇄회로기판이 접착된 모습을 개념적으로 나타낸 도면이다.
도 2는 본 발명과 관련된 경화제의 실시예이다.
도 3은 본 발명과 관련된 경화제의 다른 실시예이다.
도 4는 본 발명과 관련된 경화제의 또 다른 실시예이다.
도 5는 본 발명의 비전도성 폴리머 접착제를 이용하여 접착시킨 모습을 나타낸 주사전자현미경 사진이다.
도 6은 종래의 폴리머 접착제를 이용하여 접착시킨 모습을 나타낸 주사전자현미경 사진이다.
도 7은 본 발명과 관련된 경화촉진제의 실시예이다.
도 8은 본 발명의 비전도 폴리머 접착제의 온도에 따른 점도 변화를 측정한 결과이다.
도 9는 전자패키징 후 금속 솔더가 전극과 접속단자 옆면에 융착된 모습을 보여주기 위한 주사전자현미경 사진이다.
도 10은 본 발명의 전자패키징 방법을 순서에 따라 도시한 순서도이다.
도 11은 비전도 폴리머 접착제의 점도에 따른 전자패키징 상태를 보여주기 위한 주사전자현미경 사진이다.
도 12는 본 발명의 전자패키징 방법의 실시예를 개념적으로 나타낸 그래프이다.
도 13은 본 발명의 전자패키징의 열적안정성 테스트 결과이다.
도 14는 본 발명의 전자패키징의 상온보존성 테스트 결과이다.
이하, 본 발명의 바람직한 실시예에 따른 전자패키징용 비전도성 폴리머 접착제 및 이를 이용한 전자패키징 방법에 대하여 첨부한 도면 및 사진을 참조하여 상세히 설명한다. 본 명세서에서는 서로 다른 실시예라도 동일 유사한 구성에 대해서는 동일 유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.
전자소자의 패키징 기술에는 크게 전자소자의 전극패드와 리드 프레임의 내부리드를 금선 와이어를 통해 전기적으로 연결시키는 방식인 와이어 본딩과 전자소자에 배치된 전극(21)과 인쇄회로기판(30)의 접속단자(31)를 직접 연결시키는 방식인 플립칩(flip chip)방식으로 구분할 수 있다.
이 중 플립칩 방식으로 전자소자를 패키징하는 경우, 도 1에 도시된 바와 같이, 금속 솔더(40)를 사용하여 전극(21)을 접합시키고, 전자소자(20)와 인쇄회로기판(30) 사이에 폴리머 물질을 채워 전자소자(20)와 인쇄회로기판(30)을 서로 접착시킨다.
여기서 전자소자(20)는 전자회로 및 전극(21)이 형성되어 있으며, 사용 용도에 따라서 TSV 및 범프가 더 형성될 수도 있다. TSV(Through Silicon Via; 웨이퍼 관통 비아)는 전자소자(20)를 수직방향으로 관통시키는 홀에 구리, 은, 니켈 등의 금속 또는 탄소 성분의 전도성 물질을 충진시켜, 전자소자(20)의 상부와 하부를 전기적으로 직접 연결시키는 것이다. 또한, 범프는 전자소자를 다른 전자소자 또는 기판과 전기적으로 연결시키기 위하여 전술된 TSV의 상부 또는 하부 표면에 전도성 금속물질을 융착시켜 형성된 돌기부분이다. 범프는 전자소자 간에 전기적 연결이 가능하다면, 전술된 TSV와 동종 또는 이종 재질로 형성시키는 것이 모두 가능하다.
그리고, 금속 솔더(40)는 주석, 납 등을 포함하는 금속 또는 금속합금을 전자소자(20)의 전극(21) 또는 접속단자(31) 상단에 형성시킨 것으로서, 일정 온도 이상의 조건하에서 용융되어 인접된 전극(21)과 접속단자(31)를 서로 융착시킨다. 만일, 이때 TSV 및 범프가 형성된 전자소자라면, TSV 또는 범프 상단에 금속 솔더(40)를 형성시키는 것도 가능하다.
한편, 전자소자(20)에 금속 솔더(40)의 형성시킨 후에 공기 중에 노출되면 금속 솔더(40) 표면에서 공기와 반응하여 산화막을 형성시키게 되는데, 이러한 산화막은 접합 신뢰도를 떨어뜨리는 요인이 될 수도 있다.
또한, 전자소자(20)와 인쇄회로기판(30) 사이에 채워진 폴리머 접합물질은 상기된 전자소자(20)와 인쇄회로기판(30)을 서로 접착시킨다. 상세하게는, 폴리머 접합물질을 전자소자(20) 상단 전면에 도포시킨 후 다른 전자소자(20) 또는 인쇄회로기판(30)과 접착시킴으로써 전자 패키징이 이루어지게 되는 것이다. 여기서, 폴리머 접합물질은 반고체 겔 형태 또는 반고체 필름 형태로 제조되는 것이 특징이다.
본 발명의 폴리머 접합물질은 열경화성수지, 열가소성수지, 충전제, 경화제, 및 경화촉진제를 포함하는 전자패키징용 비전도 폴리머 접착제(10; 이하, 비전도 폴리머 접착제)이다.
비전도 폴리머 접착제(10)의 열경화성수지 및 열가소성수지는 열에 의한 경화성 또는 가소성을 갖으며, 일반적으로 접착제에 다양하게 활용된다. 본 발명의 비전도 폴리머 접착제(10)에 포함되는 열경화성수지 및 열가소성수지 또한 다양한 종류가 사용될 수 있다. 특징적으로, 열경화성수지로서 분자 내에 2개 이상의 에폭시기를 가지는 에폭시수지를 활용하는 것이 바람직하다.
또한, 충전제는 경화 시에 물성을 개량하고 기포 및 광택도를 조정하기 위하여 첨가되는 것으로서, 세라믹 분말, 및 비전도성 분말 중 적어도 어느 하나를 포함하는 혼합물일 수 있다.
또한, 경화제는 온도 등의 일정 조건이 만족되면 비전도 폴리머 접착제(10)를 경화시키는 것이다. 특히 본 발명의 경화제는 전자쌍주개(루이스산)를 생성하는 무수화물인 것을 특징으로 하며, 화학식 (R1-CO)-O-(CO-R2)로 표시되는 화합물로 이루어지는 군에서 선택된다. 단, 여기서 (R1-CO)-,및 -(CO-R2)은 아실기(ACYL GROUP)에서 선택된 작용기이다. 참고로 본 발명의 경화제는 아래의 구조식으로 표현될 수도 있다.
구조식
Figure 112013104181182-pat00001
구체적으로 설명하면, 경화제는 두개의 아실기(ACYL GROUP)가 하나의 산소와 연결된 구조(도 2 내지 도 4의 "A" 부분)를 갖으며, 전자패키징 공정의 경화 반응에서 전자쌍주개(루이스산)을 생성한다. 이때 경화제로부터 생성된 전자쌍주개(루이스산)은 비전도 폴리머 접착제(10) 내에서 라디칼로 작용하면서 개시반응, 전파반응, 정지반응, 사슬이동반응을 통하여 비전도 폴리머 접착제(10)를 단량체에서 고분자로 중합시켜 경화되도록 한다. 또한, 이러한 반응 중 전자쌍주개(루이스산)의 전자(-)의 이동에 의하여 금속 솔더(40) 표면에 형성된 산화막이 제거된다.
이와 같이 금속 솔더(40)의 산화막이 제거되면, 도 5에 도시된 바와 같이 전자소자(20)의 접합부위(45)가 빈틈없이 촘촘하게 형성된다. 이에 반하여, 금속 솔더(40)의 산화막이 제거되지 않은 채로 전자소자(20)를 접합시킨 종래의 경우에는, 도 6에 도시된 바와 같이 전자소자(20)의 전극(21)과 인쇄회로기판(30)의 접속단자(31) 사이에 공극이 형성되어 전기적 신뢰성이 저하되는 문제점이 발생될 수 있다.
한편, 경화제는 전술된 바와 같이 화학식 (R1-CO)-O-(CO-R2)로 표시되는 화합물로 이루어지는 군에서 선택된 화학물질이 모두 가능하나, 전자패키징 공정 중 금속 솔더(40)가 용융되는 온도를 고려하여 경화제를 선택하는 것이 바람직하다. 실시예로는 MeTHPA(methyl-tetrahydrophthalic anhydride; 도 2), MeHHPA(methyl-hexahydrophthalic anhydride; 도 3), Trimellitic anhydride(도 4) 등이 있다. 상기 실시예들은 분자량이 높고 오각형과 육각형의 고리를 갖는 것이 특징이다.
그러나 본 발명의 경화제는 무수화물 형태의 잠재성 경화제로서 반응성이 매우 느리기 때문에, 비전도 폴리머 접착제(10)에는 경화제의 반응을 촉진하기 위한 경화촉진제가 더 첨가된다. 경화촉진제는 TPTB(Tetraphenylphosphonium Tetraphenylborate; 도 7)일 수 있으며, 비전도 폴리머 접착제(10)의 전체 중량을 기준으로 0.1 내지 1 wt% 첨가될 수 있다. 경화촉진제의 함량이 0.1 wt% 미만이면 경화촉진능이 미미하여 경화 반응이 빠르게 진행되지 않고, 경화촉진제의 함량이 1 wt% 초과이면 경화촉진능이 과도하여 금속 솔더(40)가 융착되기 전에 비전도 폴리머 접착제(10)의 경화 반응이 완료되어 전자패키징이 완료된 전자부품의 전기적 신뢰성을 저하시키게 된다.
한편, 전술된 바와 같은 비전도 폴리머 접착제(10)는 점도가 300 Pas 이상인 것이 특징이며, 여기서 점도는 비전도 폴리머 접착제(10)의 최소점도를 의미한다. 최소점도는 비전도 폴리머 접착제(10)의 온도에 따른 점도 변화를 측정하여 얻어진 최소값을 말하며, 측정결과는 도 8의 그래프로서 확인할 수 있다.
만일, 비전도 폴리머 접착제(10)는 점도가 300 Pas 미만이면, 도 9의 "B" 부분에서 보듯이 전극(21)과 접속단자(31) 사이에서 금속 솔더(40)의 용융 시 전극(21)과 접속단자(31) 옆면으로 퍼져 융착되어 전자패키징이 완료된 전자부품의 전기적 신뢰성을 저하시키는 경우가 발생된다. 반면에, 비전도 폴리머 접착제(10)의 점도가 300 Pas 이상이면, 금속 솔더(40)가 전극(21)과 접속단자(31) 옆면에 융착되는 것을 방지하여 미려한 접합상태를 유지할 수 있다.
이를 위한 비전도 폴리머 접착제(10)는 구체적으로, 5 내지 20 wt%의 열경화성수지, 30 내지 55 wt%의 열가소성수지, 20 내지 40 wt%의 경화제, 0.1 내지 1 wt%의 경화촉진제, 및 10 내지 40 wt%의 충전제를 포함할 수 있다.
이때, 열경화성수지가 5 wt% 미만이거나 열가소성수지가 30wt% 미만이면 비전도 폴리머 접착제(10)의 점도가 과도하게 낮아 접착력이 미미할 수 있다. 또한, 열경화성수지가 20 wt% 초과이거나 열가소성수지가 55 wt%초과이면 비전도 폴리머 접착제(10)의 점도가 과도하게 높아져 폴리머 접합제의 퍼짐성이 좋지 않기 때문에 전자소자(20)의 표면에 균일하게 도포하기 어려울 수 있다. 또한, 경화제가 20 wt% 미만으로 포함되면 폴리머 접합제의 접합능이 낮아질 수 있으며, 경화제가 40 wt% 초과이면 접합 시간이 과도하게 단축되어 접합이 견고하지 않을 수 있다. 또한 경화촉진제가 0.1 wt% 미만이면 경화촉진능이 미미하여 경화 반응이 빠르게 진행되지 않고, 경화촉진제의 함량이 1 wt% 초과이면 경화촉진능이 과도하여 금속 솔더(40)가 융착되기 전에 비전도 폴리머 접착제(10)의 경화 반응이 완료되어 전자패키징이 완료된 전자부품의 전기적 신뢰성을 저하시키게 된다. 이 외, 전제는 비전도 폴리머 접착제(10)의 점도 조절하기 위하여 첨가되며, 본 발명에서는 10 내지 40 wt%의 충전제를 포함시켜 비전도 폴리머 접착제(10)의 점도를 300 Pas 이상으로 맞춘다.
이하에는, 본 발명의 비전도 폴리머 접착제(10)를 이용하여 전자패키징 공정을 실시하는 방법을 후술한다.
본 발명의 전자패키징 방법은, 도 10의 순서도에 도시된 바와 같이 전자소자(20)와 인쇄회로기판(30)이 일정 거리를 두고 서로 마주보도록 위치시켜 사이공간을 형성시키는 단계(S10), 상기 사이공간에 비전도 폴리머 접착제(10)를 위치시키는 단계(S20), 상기 전자소자(20)와 상기 인쇄회로기판(30)에 압력을 가하면서, 승온시키는 단계(S30), 상기 압력을 제거하는 단계(S40), 및 재승온시키는 단계(S50)를 포함한다.
구체적으로 설명하면, 우선 전자소자(20) 표면에 형성된 금속 솔더(40)와 인쇄회로기판(30) 표면에 형성된 접속단자(31)가 일정 거리를 두고 서로 마주보도록 위치시켜 사이공간을 형성시킨다.(S10) 여기서, 금속 솔더(40)는 전자소자(20)의 전극(21) 표면에 형성된 것이거나, TSV 칩 형 전자소자(20)의 범프 표면에 형성된 것이다.
다음으로 상기 사이공간에 비전도 폴리머 접착제(10)를 위치시킨다.(S20) 비전도 폴리머 접착제(10)는 순차적으로 전자소자(20)의 금속 솔더(40)가 형성된 표면과 인쇄회로기판(30)의 접속단자(31)가 형성된 표면 중 일면에 부착된 후에 나머지 면에 부착되는데, 주로 먼저 전자소자(20)의 금속 솔더(40)가 형성된 표면에 부착되고 이어 인쇄회로기판(30)의 접속단자(31)가 형성된 표면에 부착된다.
또한, 비전도 폴리머 접착제(10)는 열경화성수지, 열가소성수지, 경화제, 충전제, 및 경화촉진제를 포함하여 이루어지며, 전술된 본 발명의 비전도 폴리머 접착제(10)의 특징과 같다.
특히, 경화제는 화학식 (R1-CO)-O-(CO-R2) 로 표시되는 화합물로 이루어지는 군에서 선택되는 전자쌍주개(루이스산)를 생성하는 무수화물이며, 여기서 (R1-CO)-,및 -(CO-R2)은 아실기(ACYL GROUP)에서 선택된 작용기이다.
경화촉진제는 TPTB(Tetraphenylphosphonium Tetraphenylborate; 도 7)이며, 경화제의 반응 속도를 촉진하기 위하여 전체 비전도 폴리머 접착제(10)의 중량을 기준으로 0.1 내지 1 wt% 첨가된다.
특징적으로, 비전도 폴리머 접착제(10)의 점도는 300 Pas 이상이며, 이러한 비전도 폴리머 접착제(10)의 점도는 충전제의 첨가량에 따라 결정된다. 즉, 기본적인 베이스 물질인 열경화성수지와 열가소성수지의 양에 따라 충전제의 첨가량을 가감하여 혼합시킴으로써 비전도 폴리머 접착제(10)의 점도를 300 Pas 이상의 값으로 조절할 수 있는 것이다. 이러한 충전제로는 세라믹 분말, 및 비전도성 분말 중 적어도 어느 하나를 포함하는 혼합물일 수 있다.
도 11은 비전도 폴리머 접착제(10)의 점도에 따른 전자패키징 상태를 보여주기 위한 주사전자현미경 사진이다. 본 사진은 비전도 폴리머 접착제(10)의 점도가 각기 다른 4개의 샘플을 이용하여 전자패키징한 결과이다. 여기서, NCF는 Non-Conductive film의 약자로서 비전도 폴리머 접착제(10)를 의미하고, 4개의 샘플의 점도는 각각 30Pas(NCF1), 90Pas(NCF2), 300Pas(NCF3), 5000Pas(NCF4)이다. 본 사진을 참고하면, 비전도 폴리머 접착제(10)의 점도가 30Pas(NCF1)과 90Pas(NCF2)인 경우에는 전극(21)과 접속단자(31)의 옆면에 금속 솔더(40)가 융착된 모습을 확인할 수 있다. 반면에, 비전도 폴리머 접착제(10)의 점도가 300Pas(NCF3), 5000Pas(NCF4)인 경우에는 전극(21)과 접속단자(31)의 옆면에 금속 솔더(40)가 융착되지 않았을 뿐만 아니라 접합부위(45)가 매우 미려함을 확인할 수 있다.
이 후, 전자소자(20)와 인쇄회로기판(30)의 외측에서 가운데의 사이공간 방향으로 압력을 가하면서, 승온시킨다.(S30) 전자패키징 공정에서는 전자소자(20)와 인쇄회로기판(30)을 부착시키고 압력을 가하기 위하여 대게 칩-툴(Chip tool)을 활용한다. 그러나, 이를 대신하여 기능할 수 있는 다른 도구를 활용할 수 있음은 당연하다.
이때의 압력은 60N(뉴턴)이 인가되며, 전자부품의 크기 및 두께, 폴리머 접착제의 점도 등의 공정 조건에 따라 다소 조절될 수 있다. 또한, 이때의 온도는 시간에 따라 가열되도록 점차 승온하는 형태로 가하여 진다.
전자소자(20)와 인쇄회로기판(30)의 온도가 점차 상승되다가 기준온도에 도달하면 압력을 제거한다.(S40) 여기서, 기준온도는 금속 솔더(40)의 연화시점의 온도보다 큰 값으로 정해지며, 본 발명에서는 170℃ 이상인 것이 바람직하다. 이는 170℃ 미만의 조건에서는 금속 솔더(40)가 충분히 연화되지 않은 상태이므로, 170℃ 미만의 온도에서 압력을 제거하게 되면 전극(21)과 접속단자(31)의 접합이 제대로 이루어지지 않을 수 있기 때문이다. 결국, 이로써 전자소자(20)의 전극(21)과 인쇄회로기판(30)의 접속단자(31)가 서로 물리적으로 접촉된 상태가 된다.
이렇게 압력이 제거된 후, 설정온도까지 재승온시킨다.(S50) 설정온도는 금속 솔더(40)의 녹는점 이상으로 설정되며, 재승온을 통하여 금속 솔더(40)가 용융되어 전극(21)과 접속단자(31)에 융착되면서 서로를 접합시키게 된다. 본 발명의 설정온도는 240℃ 내지 260℃ 사이의 온도 중 하나의 값으로 설정된다. 그 이유는 설정온도가 240℃ 미만이면 금속 솔더(40)가 완전히 용융되지않아 융착이 잘 이루어지지 않게되며, 설정온도가 260℃ 초과이면 금속 솔더(40) 및 전자소자(20)와 인쇄회로기판(30) 등의 재료들이 변형 또는 변성될 수 있다.
도 12는 본 발명의 전자패키징 방법의 실시예를 개념적으로 나타낸 그래프로서, 전술된 바와 같이 압력의 인가와 제거시점, 온도의 승온 시점 및 승온 시간 등을 시간의 순서에 따라 확인할 수 있다.
도 13은 본 발명의 전자패키징용 비전도 폴리머 접착제(10)를 이용한 전자패키징의 신뢰성을 확인하기 위한 열적안정성 테스트 결과로서, 전자패키징 제품에 온도를 점점 승온시키면서 단락이 발생되는지 확인한 것이다. 본 그래프를 참고하면, 본 발명에 의한 비전도 폴리머 접착제(10)를 이용하여 전자패키징 시 열적으로 안정하여 약 250℃까지 단락이 형성되지 않으며, 이는 종래의 경화제 또는 경화촉진제에 의한 접합보다 안정됨을 확인할 수 있다.
도 14는 본 발명의 전자패키징용 비전더 폴리머 접합제를 이용한 전자패키징의 신뢰성을 확인하기 위한 상온보존성 테스트 결과로서, 전자패키징 제품을 상온에서 4주간 보관한 후 온도에 따른 열유량을 측정한 것이다. 비교를 위하여 전자패키징 직후와 전자패키징 제품을 1주간 상온 보관한 후의 열유량을 각각 측정한 결과를 함께 나타내었다. 본 그래프를 통하여 본 발명에 의한 비전도 폴리머 접착제(10)를 이용하여 전자패키징 시, 전자패키징 직후, 1주간 상온보관 후, 4주간 상온보관 후의 온도에 따른 열유량에 큰 변화가 없음을 확인할 수 있으며, 이로써 상온보존성이 매우 좋은 것으로 판단할 수 있다.
상기와 같이 구성되는 본 발명에 관련된 전자패키징용 비전도 폴리머 접착제에 따르면, 전자패키징 시, 전자소자의 전극 상단에 형성된 금속 솔더의 산화막을 제거시켜 전자소자와 기판 사이의 접착력을 향상시킬 수 있고, 별도의 보관조건이 요구되지 않고 상온에서 변질이 없이 장시간 보관 가능한 전자패키징용 비전도 폴리머 접착제를 제공할 수 있다.
또한, 상기와 같이 구성되는 본 발명에 관련된 전자패키징 방법에 따르면, 전자패키징용 비전도 폴리머 접착제의 점도 및 전자패키징 공정 조건을 조절하여 접합상태를 미려하게 유지하면서도 전기적신뢰성을 향상시킬 수 있다.
상기와 같은 전자패키징용 비전도성 폴리머 접착제 및 이를 이용한 전자패키징 방법은 위에서 설명된 실시예들의 구성과 작동 방식에 한정되는 것이 아니다. 상기 실시예들은 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 다양한 변형이 이루어질 수 있도록 구성될 수도 있다.
10: 비전도 폴리머 접착제
20: 전자소자
21: 전극
30: 인쇄회로기판
31: 접속단자
40: 금속 솔더
45: 접합부위

Claims (8)

  1. 전자소자 표면에 형성된 금속 솔더와 인쇄회로기판 표면에 형성된 접속단자가 일정 거리를 두고 서로 마주보도록 위치시켜 사이공간을 형성시키는 단계;
    상기 사이공간에 비전도 폴리머 접착제를 위치시키는 단계;
    상기 전자소자와 상기 인쇄회로기판이 접착되도록 서로 맞은편을 향하여 압력을 가하면서, 승온시키는 단계;
    상기 온도가 기준온도인 170℃이상에 도달하면 상기 압력을 제거하는 단계; 및
    상기 압력이 제거된 후, 설정온도인 240℃ 내지 260℃까지 재승온시키는 단계;를 포함하고, 상기 비전도 폴리머 접착제는 5 내지 20wt%의 열경화성수지, 30 내지 55wt%의 열가소성수지, 10 내지 40wt%의 충전제, 20 내지 40wt%의 경화제, 및 0.1 내지 1wt%의 경화촉진제를 포함하며, 상기 충전제의 첨가량에 따라 상기 비전도 폴리머 접착제의 점도가 조절되는 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 비전도 폴리머 접착제는 100 내지 200℃에서 최소 점도가 300 Pas인 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법.
  4. 청구항 1에 있어서,
    상기 경화제는 화학식 (R1-CO)-O-(CO-R2) 로 표시되는 화합물로 이루어지는 군에서 선택되는 전자쌍주개(루이스산)를 생성하는 무수화물인 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법.
    단, 여기서 (R1-CO)-,및 -(CO-R2)은 아실기(ACYL GROUP)에서 선택된 작용기임.
  5. 청구항 1에 있어서,
    상기 경화촉진제는 Tetraphenylphosphonium Tetraphenylborate (TPTB)인 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법.

  6. 삭제
  7. 삭제
  8. 삭제
KR1020130139006A 2013-11-15 2013-11-15 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법 KR101428466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130139006A KR101428466B1 (ko) 2013-11-15 2013-11-15 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130139006A KR101428466B1 (ko) 2013-11-15 2013-11-15 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20120056512A Division KR101390437B1 (ko) 2012-05-29 2012-05-29 전자패키징용 비전도 폴리머 접착필름

Publications (2)

Publication Number Publication Date
KR20130133742A KR20130133742A (ko) 2013-12-09
KR101428466B1 true KR101428466B1 (ko) 2014-08-12

Family

ID=49981620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130139006A KR101428466B1 (ko) 2013-11-15 2013-11-15 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법

Country Status (1)

Country Link
KR (1) KR101428466B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038532A (ko) * 2000-11-17 2002-05-23 카나가와 치히로 액상 에폭시 수지 조성물 및 반도체 장치
KR20030082063A (ko) * 2002-04-16 2003-10-22 텔레포스 주식회사 비전도성 접착제를 이용한 플립칩 본딩 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020038532A (ko) * 2000-11-17 2002-05-23 카나가와 치히로 액상 에폭시 수지 조성물 및 반도체 장치
KR20030082063A (ko) * 2002-04-16 2003-10-22 텔레포스 주식회사 비전도성 접착제를 이용한 플립칩 본딩 방법

Also Published As

Publication number Publication date
KR20130133742A (ko) 2013-12-09

Similar Documents

Publication Publication Date Title
US6689635B1 (en) Apparatus and method for face-to-face connection of a die to a substrate with polymer electrodes
US7341642B2 (en) Manufacturing method for electric device
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP5425589B2 (ja) 電子デバイスの製造方法
JPWO2007032406A1 (ja) 封止充填剤用樹脂組成物、それを用いたフリップチップ実装方法及びフリップチップ実装品
JPH11150135A (ja) 熱伝導性が良好な導電性ペースト及び電子部品
AU695142B2 (en) Semiconductor unit package, semiconductor unit packaging method and encapsulant for use in semiconductor unit packaging
KR101399957B1 (ko) 이중층 비전도성 폴리머 접착필름 및 전자패키지
JP2006128567A (ja) 半導体パッケージのプリント配線板への接続方法
JP3558576B2 (ja) 半導体装置の製造方法および半導体装置
JP2006265484A (ja) 接着性樹脂組成物及び電子装置
KR101428466B1 (ko) 전자패키징용 비전도 폴리머 접착제를 이용한 전자패키징 방법
JP3779091B2 (ja) 封止用樹脂組成物
KR101390437B1 (ko) 전자패키징용 비전도 폴리머 접착필름
US20230070488A1 (en) Method for manufacturing connection body, and connection body
KR101376190B1 (ko) 전자 패키징용 비전도 폴리머 접합물질 및 이를 이용한 전자 패키징용 필름
JP2574369B2 (ja) 半導体チップの実装体およびその実装方法
JP3957244B2 (ja) 半導体装置の製法
JP7149099B2 (ja) 半導体装置の製造方法
Zhang et al. Double-layer no-flow underfill materials and process
Lee et al. A Study on the Curing Properties and Viscosities of Non-Conductive Films (NCFs) for Sn-Ag Solder Bump Flip Chip Assembly
Zhong Stud bump bond packaging with reduced process steps
JP2006059905A (ja) 半導体装置の製造方法
JPH11320176A (ja) はんだペースト
JP2014107320A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180725

Year of fee payment: 5