JPS60254761A - 半導体装置用リ−ドフレ−ム - Google Patents

半導体装置用リ−ドフレ−ム

Info

Publication number
JPS60254761A
JPS60254761A JP59111525A JP11152584A JPS60254761A JP S60254761 A JPS60254761 A JP S60254761A JP 59111525 A JP59111525 A JP 59111525A JP 11152584 A JP11152584 A JP 11152584A JP S60254761 A JPS60254761 A JP S60254761A
Authority
JP
Japan
Prior art keywords
lead frame
alloy
chip
semiconductor device
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59111525A
Other languages
English (en)
Inventor
Nobuo Ogasa
小笠　伸夫
Seisaku Yamanaka
山中　正策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP59111525A priority Critical patent/JPS60254761A/ja
Publication of JPS60254761A publication Critical patent/JPS60254761A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は樹脂封止型集積回路（ＩＣ）装置用リードフ
レーム（以下単にリードフレームと略称する）に関する
ものである。
〔従来の技術〕
現在使用されているリードフレームは、材質から大別す
るとＦｅ−ＮｉＪｔ、Ｏｕ系、Ｆｅ系などがあるが、使
用目的特にＩＣそのものの高信頼性を必要とするものに
ついては、Ｉｒｅ−Ｎｉ系が主として使用されている。
これは半導体チップとリードフレームとの熱膨張の差に
起因するものであり、特に大型チップ、高集積チップに
ついてはＦｅ　Ｎｉ　系’Ｊ−ドフレームが用いられて
いる。
このＦｅ−Ｎｉ系リードフレームの金属被膜に関しては
、チップボンド、ワイヤーボンドなどの工Ｃ組立実装の
点からＡｕＸＡｇなどが用いられており、これらはＩＣ
の信頼性の要求度合、　Ｓｉチップの搭載方式、金属被
膜のコストなどにより使い分けられている。
そしてこれら金属の被膜形状としては、リードフレーム
全面あるいはスポット状に形成されているが、チップボ
ンド、ワイヤーボンドなどの特性およびコスト面から見
た場合、これら金属の単一組成での被膜がＩＣ実装で必
ずしも最適とは云えないというのが現状である。
第２図に従来の一般的なＡｕ又はＡｇの単一組成金属被
膜Φを有するＦｅ−Ｎ１合金のリードフレームを用いた
樹脂封止型ＩＯの断面を示す。
即ち、Ａｕ単一被膜では、被膜自体が極めて高価な為に
使用されるＩＣが限定される。また、Ａｕワイヤー６と
接続されるインナーリード部ａは、必ずしもＡｕである
必要がない。
又、Ａｇ単一被膜では、被膜コストはＡｕに比べ大幅に
低減するもののリードフレーム素材との密着性を確保す
るために下地としてＡｕあるいはＡｇあるいはＯｕのス
トライク層が必要であり、またＳｉチップ５の塔載の際
−オーミック接合性あるいは熱伝導性が要求される場合
、Ａｕ−３ｉ共晶合金形成による接続法を用いる為、Ａ
ｕ箔あるいはＡｕ　−８ｉ片の挿入が必要となり、結果
として高コストになっている。
〔発明が解決しようとする問題点〕
以上の背景で、Ａｕ−５ｉ共晶法によるチップボンデイ
ングが低コストで行なえるリードフレームが強く要求さ
れている。
〔問題点を解決するための手段〕
この発明は上記したような現状の問題点に鑑み、リード
フレームにおいて少なくともインナーリード部とグイバ
ット部にＡｕ−Ａｇ合金被膜をしておくことにより、信
頼性の高いチップボンドとワイヤーボンドを、従来より
も低コストで可能とすることを目的としている。
この発明のリードフレームは、樹脂封止型工Ｃの中のＡ
ｕ−３ｉ共晶合金チップボンドタイプに用いられるリー
ドフレームを対象としてはいるが、他のチップボンドタ
イプに適用できることは勿論である。
次に、この発明のリードフレームの構造をその一例を示
す第１図にて説明すると１リードフレーム１のインナー
リード部３とグイバット部２上にＡｕ　−’Ａｇ合金被
膜８が被覆されているものである。
これらの被膜は湿式めっきにて行なえるが、他の方法例
えば蒸着法で行なっても良い。
〔作用〕
被膜をＡｕ−Ａｇ合金とする理由は、発明者等が種々の
検討を行なった結果、Ａｕのもつ良好なＦｅ−Ｎｉ合金
との密着性、更にＡｕ−８ｉ共晶合金チップボンドが直
接性なえるという特長と、ＡｇのもっＡｕワイヤーとの
良好な密着性およびＡｕに比べて格段の低コスト性があ
るという特長をＡｕ　−Ａｇ合金被膜により生かせるこ
とを見出したことにある。
この発明において、Ａｕ−Ａｇ合金被膜厚を０．５〜５
．０μｍと規定した理由は、０．５μｍ以下では３５０
〜４・５０Ｃという工Ｃ実着温度でＦｅ−Ｎｉ合金素材
との安定な密着性を保持することが困難である為であり
、５．０μｍ以上では本発明の目的の一つである省Ａｕ
効果がうすれることによる。
又、Ａｕ−８ｉ共晶合金法によりＳ１チツプをＡｕ箔あ
るいはＡｕ−８ｉ片の挿入なしに現状の実装条件下で行
なうには、被膜全体を均一組成で形成する場合は、Ａｕ
５０原子％以上、Ａｇ５０原子％以下の合金層を形成す
れば良い。又、電流密度等のめつき条件をコントロール
して、特に最表面から少なくとも０．１μｍまでの組成
をＡｕ７５原子％以上にすることによっても本目的は達
せられる。
又、Ｆｅ−Ｎｉ合金素材と接する少なくとも０．１μｍ
の層の組成をＡｕ７５原子％以上とすることにより、下
地としてのＡｕあるいはＡｇあるいはＯｕを用いたスト
ライク層を不要とする素材との密着性の良い被膜が得ら
れる。
〔実施例〕
次にこの発明を実施例によって説明する。
実施例（１） 打抜加工により得た４２重量％Ｎｉ−Ｆｅ合金リードフ
レーム上に、インナーリード部およびグイバット部に開
口を有する弾性体シートを用いて、ＫＡｕ（ＯＮ）　２
０　ｇ／１１ＫＡｇ（ＯＮ）　１０　ｇ／ｌ、ＫＯＮ　
１００　ｌ１％２　２ ＫＳｅＯＮ　０．５　ｇ、／ｌのめつき浴にて電流密度
ＩＯＡ／／ｄＩＴ＋２で処理して、膜厚３μｍのＡｕ　
−Ａｇ合金めつき（Ａｕニア０重量％、Ａｇ　’　３０
重量％）を施した。このようにして得られたリードフレ
ームを用いて、Ｓｌチップを共晶条件で接合し、Ａｕワ
イヤーボンディングしても、従来のＡｕ被膜を有するリ
ードフレームの場合と同等のＳｉチップ接合性（オーミ
ック接合性、機械的接合強度）とＡｕワイヤー接合性が
得られた。
実施例（２） 実施例（１）と同様のめつき浴を用い、電流密度を２０
Ａ／ｄｍ→５Ｖｄｍ→２０　Ａ７’ｄｍ　とコントロー
ルすることにより、素材からＯ，ＯａμｍまではＡｕ　
ｇ００原子＼Ａｇ　２０原子％の合金層を形成し、その
上に２．０μｍのＡｕ　２０原子％、Ａｇ　８０原子％
の合金層を形成し、更にＯ，ａμｍのＡｕ　８０原子％
、Ａｇ２Ｏ原子％の合金層を形成した。このり・−ドフ
レームを用いて、Ｓｉチップを共晶条件で接合し、更に
Ａｕワイヤーボンディングしても、従来のＡｕ被膜を有
するリードフレームの場合と同等のＳｉチップ接合性、
Ａｕワイヤー接合性が得られた。
実施例（３） 実施例（１）と同様のめつき浴を用い、電流密度を２０
　Ａ／ｄｍ→５　Ａ／ｃＬｍ　とコントロールすること
により、素材から０．０３μｍまではＡｕ　８０原子％
、Ａｇ２Ｏ原子％の合金層を形成し、更に２．５μｍの
Ａｕ２０原子％、Ａｇ　８０原子％の合金層を形成した
。このリードフレームを用いて、Ｓｉチップをエポキシ
系Ａｇペーストを用いて接合し、更にＡｕワイヤーボン
ディングを行なったところ、従来のＡｕストライク（０
，０３μｍ）＋Ａｇめつき（４，０μｍ）を施したリー
ドフレームを用いた場合と同等の８１チップ接合性、Ａ
ｕワイヤー接合性が得られた。
〔発明の効果〕
以上詳述のように、この発明は少なくともインナーリー
ド部およびダイノぐット部にＡｕ−Ａｇ合金被膜を形成
することにより、現状実装工程を変更することなく高信
頼性、低コストのＩＣ生産を可能とするものである。
【図面の簡単な説明】
第１図は本発明のリードフレームを用Ｉ／′Ｉた樹脂封
止型ＩＣの断面図、第２図は従来の１ノードフレームを
用いた樹脂封止型工Ｃの断面図である。 第１図 箆２図 ８−−−　Ａｕ−勺台今被膜

Claims (5)

    【特許請求の範囲】
  1. （１）打抜加工あるいはエツチングにより形成したリー
    ドフレームにおいて、少なくともインナーリード部及び
    グイバット部にＡｕ　−Ａｇ合金被膜が形成されている
    ことを特徴とする半導体装置用リードフレーム。
  2. （２）　インナーリード部及びダイパッド部のＡｕ　−
    Ａｇ合金被膜厚が０．５〜５．０μｍであることを特徴
    とする特許請求の範囲（１）項記載の半導体装置用リー
    ドフレーム。
  3. （３）　インナーリード部及びグイバット部のＡｕ−Ａ
    ｇ合金被膜組成がＡｕ５０原千−以上に対しＡｇ　５Ｑ
    原子％以下であることを特徴とする特許請求の範囲（１
    ）項または（２）項記載の半導体装置用リードフレーム
    。
  4. （４）　インナーリード部及びグイバット部のＡｕ　−
    Ａｇ合金被膜の、リードフレーム素材から少なくとも０
    ．０１μｍまでの組成がＡｕ７５原千％以上に対しＡｇ
    ２５原子％以下であることを特徴とする特許請求の範囲
    （１）項または（２）項記載の半導体装置用リードフレ
    ーム。
  5. （５）　グイバット部のＡｕ　−Ａｇ合金被膜の最表面
    から少なくとも０．１μｍまでの組成がＡｕ７５原千％
    以上に対しＡｇ２５原子％以下であることを特徴とする
    特許請求の範囲（１）項または（２）項または（４）項
    記載の半導体装置用リードフレーム。
JP59111525A 1984-05-31 1984-05-31 半導体装置用リ−ドフレ−ム Pending JPS60254761A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59111525A JPS60254761A (ja) 1984-05-31 1984-05-31 半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59111525A JPS60254761A (ja) 1984-05-31 1984-05-31 半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS60254761A true JPS60254761A (ja) 1985-12-16

Family

ID=14563538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59111525A Pending JPS60254761A (ja) 1984-05-31 1984-05-31 半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS60254761A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2752334A1 (fr) * 1996-07-15 1998-02-13 Matsushita Electronics Corp Dispositif a semiconducteurs muni d'un cadre de montage et son procede de fabrication
WO2004049415A1 (ja) * 2002-11-26 2004-06-10 Sharp Kabushiki Kaisha 半導体用合金材料、該合金材料を用いた半導体チップ及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2752334A1 (fr) * 1996-07-15 1998-02-13 Matsushita Electronics Corp Dispositif a semiconducteurs muni d'un cadre de montage et son procede de fabrication
WO2004049415A1 (ja) * 2002-11-26 2004-06-10 Sharp Kabushiki Kaisha 半導体用合金材料、該合金材料を用いた半導体チップ及びその製造方法
KR100742672B1 (ko) 2002-11-26 2007-07-25 샤프 가부시키가이샤 반도체용 합금재료, 그 합금재료를 사용한 반도체 칩 및제조방법
CN100386848C (zh) * 2002-11-26 2008-05-07 夏普株式会社 半导体用合金材料及半导体芯片的制备方法

Similar Documents

Publication Publication Date Title
KR100371567B1 (ko) Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임
US5252855A (en) Lead frame having an anodic oxide film coating
JPH0612796B2 (ja) 半導体装置
JPS5948546B2 (ja) リ−ドフレ−ム用金属ストリップ及びその製造方法
US6139977A (en) Palladium surface coating suitable for wirebonding and process for forming palladium surface coatings
US8703544B2 (en) Electronic component employing a layered frame
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
JPH118341A (ja) 半導体装置用リードフレーム
JPH1022434A (ja) 集積回路用リードフレーム及びその製造方法
JPS60254761A (ja) 半導体装置用リ−ドフレ−ム
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JPS60254760A (ja) 半導体装置用リ−ドフレ−ム
JPS59147450A (ja) 半導体装置用リ−ドフレ−ム
JPS59219948A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JPS62154658A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPS6232622B2 (ja)
JPS62154657A (ja) 半導体装置用リ−ドフレ−ムの製造方法
JPH0294658A (ja) Ｉｃリード用部材
JPH03206633A (ja) 半導体装置
JPS59219949A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JPS59144159A (ja) プラスチツク封止型ｉｃ
JPH0362560A (ja) はんだ付け適性仕上げを形成する方法
JPS6042853A (ja) 半導体装置
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム