JPS62154658A - 半導体装置用リ−ドフレ−ムの製造方法 - Google Patents
半導体装置用リ−ドフレ−ムの製造方法Info
- Publication number
- JPS62154658A JPS62154658A JP29438385A JP29438385A JPS62154658A JP S62154658 A JPS62154658 A JP S62154658A JP 29438385 A JP29438385 A JP 29438385A JP 29438385 A JP29438385 A JP 29438385A JP S62154658 A JPS62154658 A JP S62154658A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resist
- coating
- coat
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000004080 punching Methods 0.000 claims abstract description 7
- 238000000576 coating method Methods 0.000 claims description 30
- 239000011248 coating agent Substances 0.000 claims description 27
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 claims description 5
- 239000007864 aqueous solution Substances 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 4
- 238000005238 degreasing Methods 0.000 abstract description 3
- 239000003960 organic solvent Substances 0.000 abstract description 2
- 238000004299 exfoliation Methods 0.000 abstract 1
- 238000003825 pressing Methods 0.000 abstract 1
- JBJWASZNUJCEKT-UHFFFAOYSA-M sodium;hydroxide;hydrate Chemical compound O.[OH-].[Na+] JBJWASZNUJCEKT-UHFFFAOYSA-M 0.000 abstract 1
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 239000002585 base Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000007654 immersion Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910003271 Ni-Fe Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000010186 staining Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路（工Ｃ）などの半導体装置用のリード
フレームの製造方法に関する。
フレームの製造方法に関する。
現在、半導体装置用として使用されている’Ｊ −ドフ
レームは材質から大別すると、フバールを含む鉄−ニッ
ケル合金系、銅系及び鉄系があるが、半導体チップとの
熱膨張の差が小さい鉄−ニッケル合金系のリードフレー
ムが高信頼性を要するもの、特に大型チップや高集積チ
ップの搭載に使用されている。
レームは材質から大別すると、フバールを含む鉄−ニッ
ケル合金系、銅系及び鉄系があるが、半導体チップとの
熱膨張の差が小さい鉄−ニッケル合金系のリードフレー
ムが高信頼性を要するもの、特に大型チップや高集積チ
ップの搭載に使用されている。
鉄−ニッケル合金のリードフレームには、半導体チップ
の塔載やワイヤーボンド等のために、必要個所に表面層
としてｋｌ ％ Ａｕ及びＡｇのいずれか単一種の金属
被覆が全面、ストライブ状あるいはスポット状に形成さ
れる。しかし、ダイボンドやワイヤーボンド等に要求さ
れる特性が益々厳しくなり且つコストの低減が望まれる
中で、上記の如き単一種での金属被覆が必ずＩ５も最適
とはなっていない現状である。
の塔載やワイヤーボンド等のために、必要個所に表面層
としてｋｌ ％ Ａｕ及びＡｇのいずれか単一種の金属
被覆が全面、ストライブ状あるいはスポット状に形成さ
れる。しかし、ダイボンドやワイヤーボンド等に要求さ
れる特性が益々厳しくなり且つコストの低減が望まれる
中で、上記の如き単一種での金属被覆が必ずＩ５も最適
とはなっていない現状である。
即ち、Ａ、ｇ被覆では基本的にコスト高となると共に、
エレクトロマイグレーションの発生なト信頼性に問題が
ある。加えて、Ａｇ被覆ではボンディングワイヤーとし
てＡｕ線を用いなければならず、最近の多ピン化傾向に
より一層コスト高となってしまう。
エレクトロマイグレーションの発生なト信頼性に問題が
ある。加えて、Ａｇ被覆ではボンディングワイヤーとし
てＡｕ線を用いなければならず、最近の多ピン化傾向に
より一層コスト高となってしまう。
Ａｕ被覆では、コスト及びチップとのボンディング信頼
性の点でボンディングワイヤーとしてＡｌ線が使用され
ているが、インナーリード接続においてＡｕ／Ａｌ接合
となり、Ａｕ −Ａｌｌ金量間化合物形成されていわゆ
るパープルブレーク発生の原因となり、半導体装置の信
頼性が損なわれる。
性の点でボンディングワイヤーとしてＡｌ線が使用され
ているが、インナーリード接続においてＡｕ／Ａｌ接合
となり、Ａｕ −Ａｌｌ金量間化合物形成されていわゆ
るパープルブレーク発生の原因となり、半導体装置の信
頼性が損なわれる。
一方、Ａｔ被覆においては、低コストであり且つボンデ
ィングワイヤーとしてＡ、ｌ線を使用できるのでボンデ
ィングの信頼性は確保できる。しかし、Ａｔ被覆にアウ
ターリードを接続することはエレクトロマイグレーショ
ン及び半田付は性等から不可能であり、Ａ４ストライブ
の熱圧着によるリードフレーム基材の長さ方向中央に直
線的Ａ４被覆を形成する方法が、・チップサイズの大型
化、多ビン化及びパッケージの小型化にもかかわらず、
ビンの２方向取り、いわゆるＤ工Ｐ （Ｄｕａｌｉｎ
ＬｉｎｅＰａｅａｇｅ ）方式では採用できない等の問
題点があった。
ィングワイヤーとしてＡ、ｌ線を使用できるのでボンデ
ィングの信頼性は確保できる。しかし、Ａｔ被覆にアウ
ターリードを接続することはエレクトロマイグレーショ
ン及び半田付は性等から不可能であり、Ａ４ストライブ
の熱圧着によるリードフレーム基材の長さ方向中央に直
線的Ａ４被覆を形成する方法が、・チップサイズの大型
化、多ビン化及びパッケージの小型化にもかかわらず、
ビンの２方向取り、いわゆるＤ工Ｐ （Ｄｕａｌｉｎ
ＬｉｎｅＰａｅａｇｅ ）方式では採用できない等の問
題点があった。
〔発明が解決しようとする問題点）
本発明は、低コストであり、単一種の金属被覆では達成
できなかったダイボンド及びワイヤーボンド両方の安定
化を達成でさ、もって半導体装置の信頼性を高めること
のできる、複数種の金属被覆を有するリードフレームの
製造方法を提供することを目的とする。
できなかったダイボンド及びワイヤーボンド両方の安定
化を達成でさ、もって半導体装置の信頼性を高めること
のできる、複数種の金属被覆を有するリードフレームの
製造方法を提供することを目的とする。
本発朗の半導体装置用リードフレームの製造方法ハ、鉄
−ニッケル合金のリードフレーム用基材の片面に物理的
蒸着法により全面ｋｌ被覆Ｉ−１全面Ａｌ被覆のうちイ
ンナーリー ド部となるべき部分にレジストを塗布し、
レジストで覆われていない部分のＡｔ被覆をアルカリ水
溶液で除去し、グイバット部及び／またはアウターリー
ド部となるべき部分以外を弾性体マスクで覆って湿式電
気７メッキ法によりダイパット部及び／またはアウター
リード部となるべき部分にＡｕＭＷを直接形成し、レジ
ストを剥離した後、プレス加工によりリードフレーム本
体の形状に打ち抜くことを特徴とする。
−ニッケル合金のリードフレーム用基材の片面に物理的
蒸着法により全面ｋｌ被覆Ｉ−１全面Ａｌ被覆のうちイ
ンナーリー ド部となるべき部分にレジストを塗布し、
レジストで覆われていない部分のＡｔ被覆をアルカリ水
溶液で除去し、グイバット部及び／またはアウターリー
ド部となるべき部分以外を弾性体マスクで覆って湿式電
気７メッキ法によりダイパット部及び／またはアウター
リード部となるべき部分にＡｕＭＷを直接形成し、レジ
ストを剥離した後、プレス加工によりリードフレーム本
体の形状に打ち抜くことを特徴とする。
Ａｕ被覆は通常０．５〜３μｍの膜厚を及びＡｔ被覆は
通常１〜１０μｍの膜厚を有する。Ａｕ被覆の形成は湿
式電気メッキ法により行なう。物理的蒸着法などでは炉
壁へのＡｕの付着等により実効歩留が悪く極端なコスト
アップとなる。また、Ａｔ被覆の形成は物理的蒸着法に
より行なう。Ａｌテープの圧着法ではテープ自体の厚さ
に制限があるほか前記の如＜ ＤＩＰ法に適用できず、
無電解メッキ法ではＡｌ−基板間の密着性が劣るほか製
造コストも高くなる。
通常１〜１０μｍの膜厚を有する。Ａｕ被覆の形成は湿
式電気メッキ法により行なう。物理的蒸着法などでは炉
壁へのＡｕの付着等により実効歩留が悪く極端なコスト
アップとなる。また、Ａｔ被覆の形成は物理的蒸着法に
より行なう。Ａｌテープの圧着法ではテープ自体の厚さ
に制限があるほか前記の如＜ ＤＩＰ法に適用できず、
無電解メッキ法ではＡｌ−基板間の密着性が劣るほか製
造コストも高くなる。
本発朗方法では、打抜またはエツチング前のリードフレ
ーム用基材から出発するが、レジストのスクリーン印刷
及びリードフレームの打抜加工の精度を上げるために、
上記印刷工程以前にプレス打抜加工によりガイド孔を設
けることが好ましい。
ーム用基材から出発するが、レジストのスクリーン印刷
及びリードフレームの打抜加工の精度を上げるために、
上記印刷工程以前にプレス打抜加工によりガイド孔を設
けることが好ましい。
また、Ａｕ被覆工程後までレジストを残すのは、Ａｕ被
密の前処理で前に形成したＡｔ被覆が腐食されることを
防ぐためである。更に、プレス加工により基材からリー
ドフレームの形状に打抜く工程を最後にするのは、プレ
ス加工を前にすればアルカリ浸漬により不要部のＡ４被
覆を除去する際に細いリードビンが腐食されて寸法精度
を損なうこと、及びプレス加工によりレジストが割れた
り、プレスの刃がレジストにより汚れたりすることを防
止するためである。
密の前処理で前に形成したＡｔ被覆が腐食されることを
防ぐためである。更に、プレス加工により基材からリー
ドフレームの形状に打抜く工程を最後にするのは、プレ
ス加工を前にすればアルカリ浸漬により不要部のＡ４被
覆を除去する際に細いリードビンが腐食されて寸法精度
を損なうこと、及びプレス加工によりレジストが割れた
り、プレスの刃がレジストにより汚れたりすることを防
止するためである。
（実施例〕
以下の実施例により本発明方法を詳細に説明する。
板厚０．１２５μｍの４２％Ｎｉ −Ｆｅ合金からなる
テープ状のリードフレーム用基材の片面に、真空容器内
において真空度１０””’Ｔｏｒｒ及びブレヒー）１８
０Ｃで、連続的に膜厚３．５μｍの全面Ａ７被覆ひ形成
した。その後、公知の有機除去タイプのレジストを用い
て、インナーリード部となるべき部分にのみレジスト膜
を形成し、６０Ｃに加熱した１５％ＮａＯＨ水溶液に通
過させて露出した不要部のＡｌを除去した。
テープ状のリードフレーム用基材の片面に、真空容器内
において真空度１０””’Ｔｏｒｒ及びブレヒー）１８
０Ｃで、連続的に膜厚３．５μｍの全面Ａ７被覆ひ形成
した。その後、公知の有機除去タイプのレジストを用い
て、インナーリード部となるべき部分にのみレジスト膜
を形成し、６０Ｃに加熱した１５％ＮａＯＨ水溶液に通
過させて露出した不要部のＡｌを除去した。
かくして得られた部分的にＡノ被覆とレジスト膜とを有
する基材のグイバット部及びアウターリード部以外をゴ
ムマスクで覆って、脱脂及び表面エツチング処理した後
Ａｕを連続的にメッキした。
する基材のグイバット部及びアウターリード部以外をゴ
ムマスクで覆って、脱脂及び表面エツチング処理した後
Ａｕを連続的にメッキした。
脱脂は６０Ｃの１０％ＮａＯＨ水溶液に１６Ａ／ｄｍ
で通電しながら３０ ｓｅｃ浸漬保持することにより
、また表面エツチング処理は室温で１８％ＨＣＩに３０
ｓｅｃ浸漬することにより実施した。Ａｕメッキは、
ＫＡｕ（ＣＮ）２１５ｇ／／ｌ及びＫ ＨＰＯ９０ｇ／
ｌの浴を使用し、電流密度ＤＣ５Ａ、／ｄｍ にて浴温
度６０″Ｃで２Ｑ ｓｅａ行ない、ダイパット部及びア
ウターリード部にのみ膜厚２μｍのＡｕ被覆を形成した
。
で通電しながら３０ ｓｅｃ浸漬保持することにより
、また表面エツチング処理は室温で１８％ＨＣＩに３０
ｓｅｃ浸漬することにより実施した。Ａｕメッキは、
ＫＡｕ（ＣＮ）２１５ｇ／／ｌ及びＫ ＨＰＯ９０ｇ／
ｌの浴を使用し、電流密度ＤＣ５Ａ、／ｄｍ にて浴温
度６０″Ｃで２Ｑ ｓｅａ行ない、ダイパット部及びア
ウターリード部にのみ膜厚２μｍのＡｕ被覆を形成した
。
その後、有機溶剤に６０ ｓｅｃ浸漬してレジストを除
去し、ブレス打抜により所定の形状のリードフレームに
形成した。得られたリードフレームは、第１図及び第２
図に示すように、リードフレーム本体１のグイバット部
にＡｕ被ｆｉ２ａ、アウターリード部にＡｕ被覆２ｂ及
びインナーリード部にＡノ被覆３が各々直接付着した構
造を有していた。
去し、ブレス打抜により所定の形状のリードフレームに
形成した。得られたリードフレームは、第１図及び第２
図に示すように、リードフレーム本体１のグイバット部
にＡｕ被ｆｉ２ａ、アウターリード部にＡｕ被覆２ｂ及
びインナーリード部にＡノ被覆３が各々直接付着した構
造を有していた。
本発明によれば、従来の単一種の金属被覆を有するリー
ドフレームでは達成できなかったダイボンド及びワイヤ
ーボンド両方の安定化を達成でき、もって半導体装置の
信頼性を高めることのできる複数種の金属被覆を備えた
リードフレームを低コストにて提供することができる。
ドフレームでは達成できなかったダイボンド及びワイヤ
ーボンド両方の安定化を達成でき、もって半導体装置の
信頼性を高めることのできる複数種の金属被覆を備えた
リードフレームを低コストにて提供することができる。
第１図は本発明のリードフレーム（１ピース）の平面図
であり、第２図は第１図のＡ−Ａ線に沿った断面図であ
る。 １・・リードフレーム本体 ２・・Ａｕ被覆３・・Ａ／
被覆
であり、第２図は第１図のＡ−Ａ線に沿った断面図であ
る。 １・・リードフレーム本体 ２・・Ａｕ被覆３・・Ａ／
被覆
Claims (1)
- （１）鉄−ニッケル合金のリードフレーム用基材の片面
に物理的蒸着法により全面Ａｌ被覆し、全面Ａｌ被覆の
うちインナーリード部となるべき部分にレジストを塗布
し、レジストで覆われていない部分のＡｌ被覆をアルカ
リ水溶液で除去し、ダイパット部及び／またはアウター
リード部となるべき部分以外を弾性体マスクで覆つて湿
式電気メッキ法によりダイパット部及び／またはアウタ
ーリード部となるべき部分にＡｕ被覆を直接形成し、レ
ジストを剥離した後、プレス加工によりリードフレーム
本体の形状に打ち抜くことを特徴とする半導体装置用リ
ードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29438385A JPS62154658A (ja) | 1985-12-26 | 1985-12-26 | 半導体装置用リ−ドフレ−ムの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29438385A JPS62154658A (ja) | 1985-12-26 | 1985-12-26 | 半導体装置用リ−ドフレ−ムの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62154658A true JPS62154658A (ja) | 1987-07-09 |
Family
ID=17807012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29438385A Pending JPS62154658A (ja) | 1985-12-26 | 1985-12-26 | 半導体装置用リ−ドフレ−ムの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62154658A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04152661A (ja) * | 1990-10-17 | 1992-05-26 | Hitachi Cable Ltd | Ｉｃ用リードフレーム |
| JP2005097714A (ja) * | 2003-08-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | スポットめっき皮膜形成方法 |
| EP1854133A2 (en) * | 2005-02-18 | 2007-11-14 | Texas Instruments Incorporated | Low cost, high volume lead frame production |
| KR100860262B1 (ko) | 2006-10-11 | 2008-09-25 | (주)우신엠.에스 | 연속 부분 금도금을 위한 마스크 및 스트립의 구조 |
-
1985
- 1985-12-26 JP JP29438385A patent/JPS62154658A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04152661A (ja) * | 1990-10-17 | 1992-05-26 | Hitachi Cable Ltd | Ｉｃ用リードフレーム |
| JP2005097714A (ja) * | 2003-08-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | スポットめっき皮膜形成方法 |
| EP1854133A2 (en) * | 2005-02-18 | 2007-11-14 | Texas Instruments Incorporated | Low cost, high volume lead frame production |
| EP1854133A4 (en) * | 2005-02-18 | 2011-09-07 | Texas Instruments Inc | PRODUCTION AT LOW COST AND IN IMPORTANT VOLUME OF CONNECTION GRIDS |
| KR100860262B1 (ko) | 2006-10-11 | 2008-09-25 | (주)우신엠.에스 | 연속 부분 금도금을 위한 마스크 및 스트립의 구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6034422A (en) | Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame | |
| US6194777B1 (en) | Leadframes with selective palladium plating | |
| EP1480270B1 (en) | Packaging component and semiconductor package | |
| CN110265377B (zh) | 引线框架表面精整 | |
| US6706561B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
| US6403457B2 (en) | Selectively coating bond pads | |
| KR20100036169A (ko) | 리드 프레임 및 그 제조방법 | |
| EP0074168B1 (en) | Device and method for packaging electronic devices | |
| JP2000133763A (ja) | 樹脂封止型半導体装置用の回路部材およびその製造方法 | |
| JPS62154658A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| JPH11121673A (ja) | リードフレーム | |
| US5482735A (en) | Method for making multi-layer ceramic packages | |
| US6677055B1 (en) | Tape structure and manufacturing method | |
| JPS62154657A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
| JPH07231062A (ja) | リードフレームの加工方法 | |
| JPH02250364A (ja) | リードフレーム及びその製造方法 | |
| JPS6178150A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| KR100294911B1 (ko) | 반도체리드프레임 | |
| JPS6148953A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPH09331009A (ja) | リードフレームとリードフレーム部材、およびこれらを用いた樹脂封止型半導体装置 | |
| JPH07231061A (ja) | リードフレームの加工方法 | |
| JPH04174546A (ja) | 銅合金製半導体リードフレームの製造方法 | |
| CA1242531A (en) | Device header and method of making same | |
| JPS59147450A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH05160319A (ja) | リードフレーム及びその製造方法 |