KR100294911B1 - 반도체리드프레임 - Google Patents

Abstract

반도체 리드 프레임이 개시된다. 개시된 반도체 리드 프레임은, 금속 기판; 상기 금속 기판 위에 직접 또는 하지금속피막을 개재시켜 형성된 Pd 도금층; 및 상기 Pd 도금층 위에 형성된 Au 합금의 도금층;을 포함하는 것을 그 특징으로 한다. 본 발명에 따르면, 박막화가 가능하고 내식성을 증대시킬 수 있는 다층구조의 반도체 리드 프레임이 제공될 수 있다.

Description

반도체 리드 프레임{Lead frame for a semiconductor}

본 발명은 반도체 리드 프레임에 관한 것으로서, 보다 상세하게는 내식성을 증가시키기 위하여 리드 프레임 소재에 다층으로 도금시킨 반도체 리드 프레임에 관한 것이다.

반도체 리드 프레임은 반도체 칩과 함께 반도체 패키지를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해 주는 도선(lead)의 역할과 반도체 칩을 지지해 주는 지지체의 역할을 겸한다. 이러한 반도체 리드 프레임은 통상 스템핑 프로세스(Stamping process)와, 에칭 프로세스(Etching process)라는 두 가지 방법에 의해 제조된다.

상기의 스템핑 프로세스는 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재를 소정 형상으로 타발하여 성형하는 것으로서, 이 방법은 주로 반도체 리드 프레임을 대량 생산하는 경우에 적용하는 제조방법이다.

반면에, 상기의 에칭 프로세스는 화학약품을 이용하여 소재의 국소 부위를 부식시킴으로써 제품을 형성하는 화학적 식각방법으로, 이 방법은 반도체 리드 프레임을 소량 생산하는 경우에 주로 적용하는 제조방법이다.

상기한 두 가지 제조방법 중 어느 하나의 방법에 의해 제조되는 반도체 리드 프레임은 기판에 실장되는 형태 등에 따라 다양한 구조가 있다.

도 1은 통상적인 반도체 리드 프레임의 구조를 나타내 보인 개략적인 평면도이다.

도면을 참조하면, 반도체 리드 프레임(10)은 기억소자인 반도체 칩(Chip)을 탑재하여 정적인 상태로 유지하여 주는 다이 패드(die pad)부(11)와, 와이어본딩(wire bonding)에 의해 칩과 연결되는 내부 리드(internal lead)(12) 및 외부 회로와의 연결을 위한 외부 리드(external lead)(13)를 포함하는 구조로 이루어진다.

이와 같은 구조를 가지는 반도체 리드 프레임(10)은 다른 부품, 예를 들면 기억소자인 칩 등과의 조립과정을 거쳐 반도체 패키지를 이루게 된다. 이러한 반도체 패키지의 조립과정중 반도체 칩과 리드 프레임의 내부 리드(12)와의 와이어 본딩성과, 다이 패드부(11)의 다이(die) 특성을 좋도록 하기 위해서 다이 패드부(11)와 리드 프레임의 내부 리드(12)에 소정 특성을 갖는 금속 소재를 도금하는 경우가 많으며, 또한 수지 보호막 몰딩후 기판 실장을 위한 납땝성 향상을 위해 외부 리드(13)의 일정 부위에 솔더(Sn-Pb) 도금을 행한다.

그런데, 상기한 솔더 도금 과정에 있어서 도금액이 내부 리드(12)까지 침투하게 되는 경우가 빈번하게 발생하므로, 이를 제거하기 위한 추가 공정을 필요로 하는 문제점이 있었다.

이러한 문제점을 해결하기 위해 제안된 것이 일본 특허소63-2358 공보에 개시되어 있는 선도금 리드 프레임(Pre-Plated Frame, 이하 "PPF" 라 한다)방법이다. 이 방법에 의하면 반도체 패키지 공정 전에 납 젖음성(solder wettability)이 양호한 소재의 기면(substrate)을 미리 도포하여 중간 도금층을 형성한다.

도 2 내지 도 3에는 전술한 바와 같은 중간 도금층이 형성된 반도체 리드 프레임의 도금층 구조를 개략적으로 도시하였다.

도면을 각각 참조하면, 도 2에 도시된 바와 같이, 일반적인 반도체 리드 프레임의 도금층 구조의 일 실시예는, 소정 소재의 기판(21)과, 이 기판(21) 위에 중간 도금층으로서 Ni 도금층(22)과, Pd 도금층(23)이 순차적으로 적층되어 있다. 이러한 도 2의 다층구조를 이루는 반도체 리드프레임은 일본특허공고88-49382에 개시되어 있다. 그리고 도 3에 도시된 바와 같이, 일반적인 반도체 리드 프레임의 도금층 구조의 다른 실시예는, 소정 소재의 기판(31)과, 이 기판(31) 위에 중간 도금층으로서 Ni 도금층(32)과, Pd 도금층(33), 및 Au 도금층(34)이 순차적으로 적층되어 있다. 이는 일본특허공개92-115558에 개시되어 있다. 한편 상기 기판(21, 31)은 일반적으로 전기 전도성 및 납땜성이 우수한 Cu 또는 Ni계 합금이 이용된다.

상술한 바와 같은 종래의 기술에 따른 반도체 리드 프레임의 다층 도금층에 있어서, 상기 기판(21, 31) 위에 적층된 Ni 도금층(22, 32)은 기판(21, 31) 소재의 Cu 또는 Fe의 표면확산 방지와, 확산을 지연시키는 베리어(barrier) 역할을 하며, 상기 Cu 소재의 내식성을 향상시킨다. 그리고 상기 Pd 도금층(23, 33)은 노블(noble)한 금속으로서 하지 Ni 도금층(22, 32) 및 기판(21, 31)의 소재를 보호한다. 그리고 미국특허5, 684, 329에 개시된 바와 같이, 열처리에 의한 Ni, Pd 등의 확산과 산화 등의 문제점을 가지고 있어서 전술한 바와 같이 와이어 본딩성과, 납젖음성을 확보하기 위한 방법을 제시하고 있다.

그러나 실제로 산업상 상술한 바와 같은 기술은 상용화되지 않고 있으며, 어느 정도의 산화와 확산의 문제점에도 불구하고 종래의 방법에 의해 상품화가 되며, 그 대안으로 Pd 도금층(23, 33)의 두께가 3마이크로인치(0.075㎛) 이상으로 하여 전술한 문제점을 극복하고자 하였다. 그러나 이와 같은 도금층의 구조에서는 귀금속의도금층 형성과 그 두께로 인해서 점차로 경쟁력을 상실해 가고 있는 실정이다. 또한 전술된 특허에서 지적했듯이 현재의 전기도금방법에 의해서는 2차중간층 및 최외각의 도금층 두께가 0.005㎛ 내지 10㎛의 범위 안에 있어야 본딩성, 젖음성, 및 반도체 패키지를 형성할 때 몰딩의 부착성을 가지면서 가격 경쟁력이 있다.

그러나 최근 새로운 전기도금방법의 창출로 도금두께가 현저하게 작으면서도 종래의 각 도금층이 만족해야 하는 특성들 보다 좋은 특성을 가지는 도금방법에 의해 도금두께가 전술한 특허에서 지적한 두께보다 작은 도금두께 예컨대 0.1마이크로인치 이하로 도금을 실시할 수 있게 되었다.

한편 이러한 도금두께의 박막화에 따라 여러 가지 물성치와 가격면에서 우수한 경쟁력을 가지게 되었지만, 박막에 따른 내식성 문제가 대두된다. 종래의 박막이 아닌 도금층의 두께가 0.075㎛에서도 박막 위에 Au를 도금하였을 경우에 기저금속 보다 현저한 부식이 발생되었다.

이러한 문제를 해결하기 위해서는 0.5㎛ 이상으로 최외각층을 형성해야 하기 때문에 가격면에서도 도저히 사용할 수 없다. 통상 Au의 1/3가격인 Pd에 대해서도 3마이크로인치 이상은 도금하지 않는다. 따라서 도 3에 도시된 일본공개특허92-115558은 현재의 박막 도금층에서의 최외각층인 Au 도금층(34)의 형성은 이용될 수 없는 기술이라 볼 수 있다. 물론 상기 Au 도금층(34)의 두께가 0.5㎛로 이상이면 좋은 내식성을 구비할 수 있으나, 제조비용의 상승문제로 산업상 이용이 어렵다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 내식성을 향상시킬 수 있으며, 저렴한 생산비용으로 제조될 수 있는 반도체 리드 프레임을 제공하는데 그 목적이 있다.

도 1은 일반적인 반도체 리드 프레임의 개략적인 평면도.

도 2는 종래의 기술에 따른 반도체 리드 프레임의 일 실시예를 나타낸 단면도.

도 3은 종래의 기술에 따른 반도체 리드 프레임의 다른 실시예를 나타낸 단면도.

도 4는 본 발명에 따른 반도체 리드 프레임을 나타낸 단면도.

도 5는 본 발명에 따른 반도체 리드 프레임의 도금층의 부식 속도를 실험 데이터를 그래프 나타낸 도면.

<도면의 주요부분에 대한 부호의 설명>

41. 금속 기판

42. Ni 도금층

43. Pd 도금층

44. Au 합금의 도금층

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 리드 프레임은, 금속 기판; 상기 금속 기판 위에 직접 또는 하지금속피막을 개재시켜 형성된 Pd 도금층; 및 상기 Pd 도금층 위에 형성된 Au 합금의 도금층;을 포함하는 것을 그 특징으로 한다.

본 발명에 있어서, 상기 금속 기판은 구리, 구리합금, 또는 니켈 합금중 어느 하나로 이루어지는 것이 바람직하다.

여기서, 상기 Pd 도금층의 두께는 0.025㎛ 이하이고, 상기 Au 합금은 Au-Ag, Au-Pd, 또는 Pd-Au 합금중 어느 하나로 이루어진다.

그리고 상기 Au 합금의 도금층의 두께는 0.001㎛∼0.1㎛ 범위인 것이 바람직하다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.

도 4에는 본 발명에 따른 반도체 리드 프레임의 다층 도금구조를 나타낸 단면도가 도시되어 있다.

도면을 참조하면, 본 발명에 따른 반도체 리드 프레임은, 이 리드 프레임의 소재가 되는 금속 기판(41) 위에 중간 도금층으로서, 상기 금속 기판(41) 위에 직접 형성하거나, 소정의 하지금속피막을 개재시켜 형성된 Pd 도금층(43)과, 상기 Pd도금층(43) 위에는 본 발명에 따른 리드 프레임의 최외각층으로서 Au 합금의 도금층(44)이 각각 형성된다. 그리고 상기 하지금속피막은 Ni 도금층(42)을 포함하여 이루어진다.

이와 같이 형성된 본 발명에 따른 반도체 리드 프레임에 있어서, 상기 금속 기판(41)은 구리, 구리합금, 또는 니켈 합금중 어느 하나로 이루어지는 것이 바람직하다. 상기 Pd 도금층(43)은 0.025㎛ 이하로 형성된다. 그리고 상기 Au 합금의 도금층(44)은 Au-Ag, Au-Pd, 또는 Pd-Au 합금중 어느 하나로 이루어지고, 상기 Au 합금의 도금층(44)은 박막의 도금층으로서 0.001㎛∼0.1㎛ 범위로 이루어진다.

상술한 바와 같은 반도체 리드 프레임의 Pd 도금층(43)의 두께가 얇아짐에 따라 와이어 본딩성과 납땜성이 증대되며, Au-Ag, Au-Pd, 및 Pd-Au 합금으로 이루어진 Au 합금의 도금층(44)의 형성으로 내식성이 증대되었다. 그리고 상기 Au 합금의 도금층(44)은 0.001㎛∼0.1㎛ 범위로 형성하는 것은 경제성을 고려한 것이다. 이는, 99.9% 이상의 순수한 Au 도금층(도 3의 34)을 형성하면서 그 두께가 박막일 때, 다공성 Au 도금으로 내식성이 오히려 감소하고 생산비용이 증대된 반면, Au-Ag, Au-Pd, 및 Pd-Au 합금으로 도금을 실시할 경우 박막에서도 도금조직이 치밀하여 내식성이 증가하고 생산비용도 절감된다.

상술한 바와 같은 내용을 입증하기 위하여 다음과 같은 실험을 실시하였다.

[실험]

도 5에는 상술한 바와 같은 장점을 실험에 의해 증명하기 위한 순수한 Au 도금층과, Au 합금의 도금층의 내식성을 각각 비교 실험한 결과를 그래프로 나타낸도면이 도시되어 있다.

도 5를 참조하면, 도 5의 그래프에서 X축은 도금두께(㎛)를 나타낸 것이며, Y축은 도금두께에 따라 변하는 부식속도(mmpy)를 각각 나타냈다. 도 5의 그래프에서, 내식성이 가장 좋을 것으로 예상했던 Au에서 오히려 가장 나쁜 내식성 결과가 나타났고, 전반적으로 귀금속 모두에서 귀금속 박막 도금의 내식성을 평가하기 위한 내식성이 높은 소재로서 비교시편인 A42(Alloy 42) 보다 좋지 않은 내식성을 보이고 있다.

따라서 상기 A42 위의 초박막 귀금속 도금은 도금층의 건전성과 시편의 표면상태에 의하여 소양극 대음극의 효과를 나타내며, 금속 기판(41)과 이 금속 기판(41) 위의 도금층 사이의 포텐셜(potential)차를 높이는 것으로 보인다.

그리고 1㎛ 이상의 도금두께에서는 각 금속들의 부식속도는 차이가 미소하지만, 1㎛ 이하의 도금두께에서는 순수한 Au와 Au합금의 도금층(44)의 일 실시예인 Au-Ag합금과 차이가 있음을 알 수 있다. 또한 0.5㎛ 이하에서는 기저금속보다 내식성이 작으며 특히, 도 3에 도시된 종래의 기술에 따른 반도체 리드 프레임의 다층 구조에서 순수한 Au나, Pd으로 된 것에서 더욱 그 내식성이 작게 나타났다. 특히 Au합금과 순수 Au는 0.001㎛∼0.1㎛의 박막 도금두께에서는 그래프에 도시된 바와 같이 부식속도가 현저한 차이가 있음을 알 수 있다.

따라서 상기 Au합금의 도금층(44)이 Au 도금층(34)에 비해 상대적으로 뛰어난 내식성이 있음을 알 수 있다.

상술한 바와 같은 본 발명에 따른 반도체 리드 프레임은 다음과 같은 효과를 갖는다.

Pd 도금층 및 Au 합금의 도금층의 박막화로 생산비용이 절감되고, 상기 Au 합금의 도금층인 Au-Ag, Au-Pd, 또는 Pd-Au 합금의 도금으로 내식성이 증대된다.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다.

따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims (1)

1. 금속 기판;

   상기 금속 기판 위에 직접 또는 Ni 의 하지금속피막을 개재시켜 형성된 두께 0.0250㎛ 이하의 Pd 도금층; 및

   상기 Pd 도금층 위에 형성된 두께0.001 내지 0.1㎛의 Au-Ag 합금의 도금층;을 포함하는 것을 특징으로 하는 반도체 리드 프레임.