JPS59219948A - プラスチツク封止型半導体装置用リ−ドフレ−ム - Google Patents

プラスチツク封止型半導体装置用リ−ドフレ−ム

Info

Publication number
JPS59219948A
JPS59219948A JP58095930A JP9593083A JPS59219948A JP S59219948 A JPS59219948 A JP S59219948A JP 58095930 A JP58095930 A JP 58095930A JP 9593083 A JP9593083 A JP 9593083A JP S59219948 A JPS59219948 A JP S59219948A
Authority
JP
Japan
Prior art keywords
lead frame
lead
sealing
polyimide
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58095930A
Other languages
English (en)
Inventor
Seisaku Yamanaka
山中　正策
Nobuo Ogasa
小笠　伸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP58095930A priority Critical patent/JPS59219948A/ja
Publication of JPS59219948A publication Critical patent/JPS59219948A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は封止の信頼性を改善したプラスチック封止型
ＩＣ用リードフレームに関し、詳しくのべると、プラス
チック封止型ＩＣにおけるリードフレームとプラスチッ
クとの接合をリードフレームのインナーリード部両面に
形成したポリイミド層を介して行なわせる高封止信頼性
の機能をもったリードフレームを提供するものである。
従来のプラスチック封止型ＩＣは第１図に示すように、
鉄−ニッケル合金あるいは銅合金を素材としたリードフ
レーム１のチップボンディング部２およびワイヤーボン
ディング部６にＡｕまたはＭを部分的にメッキ４し、チ
ップボンディング部２のメッキ４」二にＳｉチップ５を
塔載したのち、ワイヤーボンディング６をし、プラスチ
ック７で封止したＩＣが広く用いられている。しかしな
がら、このようなプラスチック封止型ＩＣではリードフ
レームの素材であるＦｅ−Ｎｉ合金やＣｕ合金と封止材
料として用いられるシリコン樹脂やエポキシ樹脂などの
プラスチックとの接着性が悪く、このため両者の接合界
面から外界の水分がパッケージ内に侵入することがあり
、そしてこの水分がＳｉチップに達すると、Ｎａ　、　
Ｋ　、　ＣＩなどのイオンと共にＳｉチップ素子そのも
のおよび電極配線を腐蝕して特性を劣化′させるという
欠点がある。またこの欠点を防止しようとしてリードフ
レーム全面にＡｇメッキを施こすことも行イっれたが、
Ａｇが貴金属で高価であるために、リードフレームその
ものが高価になってしまうこと、さらにエレクトロマイ
グレーション現象によるリード間の短絡など副次的な問
題が生じること、などの欠点も有しているのである。本
発明者らは］１記の点に鑑みてす−ドフレームとプラス
チックとの接合性を改善したプラスチック封止型ＩＣ用
リードフレームについて検討した結果、この発明に至っ
たものである。
以下この発明をその一実施例を示す第２図に基づいて説
明する。即ち、この発明はリードフレーム１１のプラス
チック１２との封止部分であるインナーリード部１６の
画商にポリイミド被膜１４の薄層を形成させることによ
り、封止樹脂１２とリードフレーム１１間の接合性を向
上させ、接合界面からパッケージ内部への水分の侵入を
防止し、これによってＩＣの信頼性を向上せしめるもの
である。この発明において、プラスチック封止材料１２
とリードフレーム１１のインナーリード部１３との接合
性改善にポリイミド層１４を用いるのは、ポリイミドが
封止用樹脂であるエポキシ樹脂や、リードフレームとし
て用いられているＦｅ−Ｎｉ合金（例４２アロイ）や銅
合金との密着性が良好なことのためである。またＩＣの
組立工程であるチップボンディングやワイヤボンディン
グ工程での加熱によるリードフレーム表面の酸化状態の
バラツキがなくなり、常にリードフレームの表面性状を
一定とすることができるので、封止条件とのマツチング
が容易であり、特にリークパスが小さくなる大型Ｓｉチ
ップを使用するＩＣや小型パッケージではその効果が大
きいのである。なお第２図において１６はＳ１チツプ１
５を塔載するチップボンディング部、１７はワイヤーボ
ンディング、１８はＡｕまたはＡｇメッキ層である。こ
の発明で得られるプラスチック封止ＩＣ用リードフレー
ムは今後ますますＳ１チツプの大型化やパッケージ形状
の小型化が要求される分野を中心にして広くその使用が
期待される。以下実施例によりこの発明の詳細な説明す
る。
実施例 ０．１２５ｔの４２アロイ（４２％Ｎｉ−Ｆｅ合金）を
プレスで打抜いてリードフレーム状にしたのち、このリ
ードフレームのチップボンディング部およびワイヤーボ
ンディング部にスポット状にＡｇ層を厚さ７４１５μｍ
にわたり電気メツキ方法で形成し、その外周のインナー
リード部およびリードフレームの反対面に夫々リング状
にポリイミド層をスクリーン印刷を使って形成した。こ
の後通常のチップボンディング、ワイヤーボンディング
を行ったのちプラスチックで封止を行いＩＣを作成した
。
得られたＩＣは、従来のポリイミド層を有しないリード
フレームを用いたＩＣに比べると、１２５°Ｃ２ａｔｍ
の水蒸気中での特性劣化テストにおける寿命が約２倍の
１００〜１５０時間を示し、リードフレームとプラスチ
ックの界°面をリークパスとする水分の侵入を抑制し、
プラスチック封止型ＩＣの信頼性を、高価で生産性に劣
るが信頼性の高いセラミック封止型ＩＣに近ずけること
が可能であることを確認した。
【図面の簡単な説明】
第１図は従来のプラスチック封止型ＩＣの断面図、第２
図はこの発明をとかかるプラスチック封止型ＩＣの断面
図である。 １１・・・・・・・・・リードフレーム１２・・・・・
・・・プラスチック封止材料１５・・・・・・・・イン
ナーリード部１４・・・・・・・・ポリイ　ミ　ド層１
５・・・・・・Ｓｉチップ

Claims (1)

    【特許請求の範囲】
  1. （１２インナーリード部両面にポリイミド層を有するこ
    とを特徴とするプラスチック封止型半導体装置用リード
    フレーム
JP58095930A 1983-05-30 1983-05-30 プラスチツク封止型半導体装置用リ−ドフレ−ム Pending JPS59219948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58095930A JPS59219948A (ja) 1983-05-30 1983-05-30 プラスチツク封止型半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58095930A JPS59219948A (ja) 1983-05-30 1983-05-30 プラスチツク封止型半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS59219948A true JPS59219948A (ja) 1984-12-11

Family

ID=14150986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58095930A Pending JPS59219948A (ja) 1983-05-30 1983-05-30 プラスチツク封止型半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS59219948A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288052A (ja) * 1987-05-20 1988-11-25 Nitto Electric Ind Co Ltd 樹脂封止半導体装置
JPH0243758A (ja) * 1988-08-03 1990-02-14 Fuji Electric Co Ltd 樹脂封止型半導体素子
WO1992004729A1 (en) * 1990-09-10 1992-03-19 Olin Corporation Leadframe for molded plastic electronic packages
US5371044A (en) * 1991-05-27 1994-12-06 Hitachi, Ltd. Method of uniformly encapsulating a semiconductor device in resin
TWI640101B (zh) * 2014-02-04 2018-11-01 日商艾普凌科有限公司 光感測器裝置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288052A (ja) * 1987-05-20 1988-11-25 Nitto Electric Ind Co Ltd 樹脂封止半導体装置
JPH0243758A (ja) * 1988-08-03 1990-02-14 Fuji Electric Co Ltd 樹脂封止型半導体素子
WO1992004729A1 (en) * 1990-09-10 1992-03-19 Olin Corporation Leadframe for molded plastic electronic packages
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5371044A (en) * 1991-05-27 1994-12-06 Hitachi, Ltd. Method of uniformly encapsulating a semiconductor device in resin
TWI640101B (zh) * 2014-02-04 2018-11-01 日商艾普凌科有限公司 光感測器裝置
US10340397B2 (en) 2014-02-04 2019-07-02 Ablic Inc. Optical sensor device

Similar Documents

Publication Publication Date Title
JPH0870084A (ja) 半導体パッケージおよびその製造方法
JPS59219948A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JPH0810208Y2 (ja) プラスチック封止型半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS61140160A (ja) 半導体用リ−ドフレ−ム
JPS59219951A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JPS59219949A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JPS59219947A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JPS59219950A (ja) プラスチツク封止型半導体装置用リ−ドフレ−ム
JPS59219952A (ja) リ−ドフレ−ム
JPS6060742A (ja) リ−ドフレ−ム
JPH0451582A (ja) 混成集積回路装置
JPS6035552A (ja) 半導体装置
US11631627B2 (en) Method of manufacturing semiconductor having double-sided substrate
JPS59144159A (ja) プラスチツク封止型ｉｃ
JPH0437050A (ja) 樹脂封止型半導体装置
JPH07135203A (ja) 半導体装置
KR100214857B1 (ko) 멀티 칩 패키지
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH04322435A (ja) 半導体装置およびその製造方法
JP3382316B2 (ja) 半導体実装構造及び半導体実装方法
JPH05166871A (ja) 半導体装置
JPH0637221A (ja) 樹脂封止型半導体装置
JPH0927583A (ja) 半導体集積回路装置およびその製造方法