JPS59219949A - プラスチツク封止型半導体装置用リ−ドフレ−ム - Google Patents
プラスチツク封止型半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS59219949A JPS59219949A JP58095931A JP9593183A JPS59219949A JP S59219949 A JPS59219949 A JP S59219949A JP 58095931 A JP58095931 A JP 58095931A JP 9593183 A JP9593183 A JP 9593183A JP S59219949 A JPS59219949 A JP S59219949A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- sealing
- lead
- sio2
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49586—Insulating layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は封止の信頼性を改善したプラスチック封止型
IC用リードフレームに関し、詳しくのべると、プラス
チック封止型ICにおけるリードフレームとプラスチッ
クとの接合をリードフレームのインナーリード部両面に
形成したS i02又はSi3N4層を介して行なわせ
る高封止信頼性の機能をもったリードフレームを提供す
るものである。
IC用リードフレームに関し、詳しくのべると、プラス
チック封止型ICにおけるリードフレームとプラスチッ
クとの接合をリードフレームのインナーリード部両面に
形成したS i02又はSi3N4層を介して行なわせ
る高封止信頼性の機能をもったリードフレームを提供す
るものである。
従来のプラスチック封止型ICは第1図に示すように、
鉄−ニッケル合金あるいは銅合金を素材としたリードフ
レーム1のチップボンディング部2およびワイヤーボン
ディング部6にAuまたはAgを部分的にメッキ4し、
チップボンディング部2のメッキ4上にS1チツプ5を
塔載したのち、ワイヤーボンディング6をし、プラスチ
ック7で封止したICが広く用いられている。しかしな
がら、このようなプラスチック封止型ICではリードフ
レームの素材であるFe −Ni合金やCu合金と封止
材料として用いられるシリコン樹脂やエポキシ樹脂など
のプラスチックとの接着性が悪く、このため両者の接合
界面から外界の水分がパッケージ内に侵入することがあ
り、そしてこの水分がSiチップに達すると、Na、に
、C7などのイオンと共に51チツプ素子そのものおよ
び電極配線を腐蝕して特性を劣化させるという欠点があ
る。またこの欠点を防止しようとしてり−1・゛フレー
ム全面にAgメッキを施こすことも行われたが、Agが
貴金属で高価であるために、リードフレームそのものが
高価になってしまうこと、さらにエレクトロマイグレー
ション現象によるリード間の短絡など副次的な問題点が
生じるこ°と、などの欠点も有しているのである。本発
明者らは上記の点に鑑みてす−ドフレームとプラスチッ
クとの接合性を改善したプラスチック封止型IC用リー
ドフレームについて検討した結果、この発明に至ったも
のである。
鉄−ニッケル合金あるいは銅合金を素材としたリードフ
レーム1のチップボンディング部2およびワイヤーボン
ディング部6にAuまたはAgを部分的にメッキ4し、
チップボンディング部2のメッキ4上にS1チツプ5を
塔載したのち、ワイヤーボンディング6をし、プラスチ
ック7で封止したICが広く用いられている。しかしな
がら、このようなプラスチック封止型ICではリードフ
レームの素材であるFe −Ni合金やCu合金と封止
材料として用いられるシリコン樹脂やエポキシ樹脂など
のプラスチックとの接着性が悪く、このため両者の接合
界面から外界の水分がパッケージ内に侵入することがあ
り、そしてこの水分がSiチップに達すると、Na、に
、C7などのイオンと共に51チツプ素子そのものおよ
び電極配線を腐蝕して特性を劣化させるという欠点があ
る。またこの欠点を防止しようとしてり−1・゛フレー
ム全面にAgメッキを施こすことも行われたが、Agが
貴金属で高価であるために、リードフレームそのものが
高価になってしまうこと、さらにエレクトロマイグレー
ション現象によるリード間の短絡など副次的な問題点が
生じるこ°と、などの欠点も有しているのである。本発
明者らは上記の点に鑑みてす−ドフレームとプラスチッ
クとの接合性を改善したプラスチック封止型IC用リー
ドフレームについて検討した結果、この発明に至ったも
のである。
以下この発明をその一実施例を示す第2図に基づいて説
明する。即ち、この発明はリードフレーム11のプラス
チック12との封止部分であるインナーリード部16の
両面にS i02又はSi3N4被膜14の薄層を形成
させることにより、封止樹脂12とリードフレーム11
間の接合性を向上させ、接合界面からパッケージ内部へ
の水分の侵入を防止し、これによってICの信頼性を向
上せしめるものである。この発明において、プラスチッ
ク封止材料12とリードフレーム11のインナーリード
部16との接合性改善にS i02又はSi3N4層1
4を用いるのは、これらシリコン化合物が封止用樹脂で
あるエポキシ樹脂や、リードフレームとして用いられて
いるFe−Ni合金(例42アロイ)や銅合金との密着
性が良好なことのためである。またICの組立工程であ
るチップボンディングやワイヤボンディング工程での加
熱によるリードフレーム表面の酸化状態のバラツキがな
くなり、常にリードフレームの表面性状を一定とするこ
とができるので、封止条件とのマ函チングが容易であり
、特にリークパスが小さくなる大型S1チツプを使用す
るICや小型パッケージではその効果が大きいのである
。なお第2図において16はSiチップ15を塔載する
チップボンディング部、17はワイヤーボンディング、
18はAj+またはAgメッキ層である。この発明で得
られるプラスチック封止IC用リードフレームは今後ま
すますSiチップの大型化やパッケージ形状の小型化が
要求される分野を中心にして広くその使用が期待される
。
明する。即ち、この発明はリードフレーム11のプラス
チック12との封止部分であるインナーリード部16の
両面にS i02又はSi3N4被膜14の薄層を形成
させることにより、封止樹脂12とリードフレーム11
間の接合性を向上させ、接合界面からパッケージ内部へ
の水分の侵入を防止し、これによってICの信頼性を向
上せしめるものである。この発明において、プラスチッ
ク封止材料12とリードフレーム11のインナーリード
部16との接合性改善にS i02又はSi3N4層1
4を用いるのは、これらシリコン化合物が封止用樹脂で
あるエポキシ樹脂や、リードフレームとして用いられて
いるFe−Ni合金(例42アロイ)や銅合金との密着
性が良好なことのためである。またICの組立工程であ
るチップボンディングやワイヤボンディング工程での加
熱によるリードフレーム表面の酸化状態のバラツキがな
くなり、常にリードフレームの表面性状を一定とするこ
とができるので、封止条件とのマ函チングが容易であり
、特にリークパスが小さくなる大型S1チツプを使用す
るICや小型パッケージではその効果が大きいのである
。なお第2図において16はSiチップ15を塔載する
チップボンディング部、17はワイヤーボンディング、
18はAj+またはAgメッキ層である。この発明で得
られるプラスチック封止IC用リードフレームは今後ま
すますSiチップの大型化やパッケージ形状の小型化が
要求される分野を中心にして広くその使用が期待される
。
以下実施例によりこの発明の詳細な説明する。
実施例
0.125tの4270イ (42%Ni−Fe合金)
をプレスで打抜いてリードフレーム状にしたのち、この
リードフレームのチップボンディング部およびワイヤー
ボンディング部にスポット状にAg層を厚さ5μmにわ
たり電気メツキ方法で形成し、その外周のインナーリー
ド部およびリードフレームの反対面に夫々リング状にイ
オンブレーティング法によりS i02層を厚さ5μm
にわたり被覆した。
をプレスで打抜いてリードフレーム状にしたのち、この
リードフレームのチップボンディング部およびワイヤー
ボンディング部にスポット状にAg層を厚さ5μmにわ
たり電気メツキ方法で形成し、その外周のインナーリー
ド部およびリードフレームの反対面に夫々リング状にイ
オンブレーティング法によりS i02層を厚さ5μm
にわたり被覆した。
この後通常のチップボンディング、ワイヤーボンディン
グを行ったのちプラスチックで封止を行いICを作成し
た。得られたICは、従来のシリコン化合物層を有しな
いリードフレームを用いたICに比べると、125°C
2atmの水蒸気中での特性劣化テストにおける野命が
約2倍の100〜150時間を示し、リードフレームと
プラスチックの界面をリークパスとする水分の侵入を抑
制し、プラスチック封止型ICの信頼性を、高価で生産
性に劣るが信頼性の高いセラミック封止型ICに近ずけ
ることが可能であることを確認した。
グを行ったのちプラスチックで封止を行いICを作成し
た。得られたICは、従来のシリコン化合物層を有しな
いリードフレームを用いたICに比べると、125°C
2atmの水蒸気中での特性劣化テストにおける野命が
約2倍の100〜150時間を示し、リードフレームと
プラスチックの界面をリークパスとする水分の侵入を抑
制し、プラスチック封止型ICの信頼性を、高価で生産
性に劣るが信頼性の高いセラミック封止型ICに近ずけ
ることが可能であることを確認した。
なお、シリコン化合物層の被覆方法としては、物理的蒸
着法(PVD法)、化学的蒸着法(CVD法)のいずれ
でも可能である。
着法(PVD法)、化学的蒸着法(CVD法)のいずれ
でも可能である。
第1図は従来のプラスチック封止型ICの断面図、第2
図はこの発明にかかるプラスチック封止型ICの断面図
である。 11・・・・・・・リードフレーム 12・・・・・・プラスチック封止材料13・・・・・
・・インナーリード部 14・−・−8i02又は5isN4層15・・・・・
・・・Siチップ 16・・・・曲チップボンディング部
図はこの発明にかかるプラスチック封止型ICの断面図
である。 11・・・・・・・リードフレーム 12・・・・・・プラスチック封止材料13・・・・・
・・インナーリード部 14・−・−8i02又は5isN4層15・・・・・
・・・Siチップ 16・・・・曲チップボンディング部
Claims (1)
- (1)インナーリード部両面にS i02層又は5i5
N4層を有することを特徴とするプラスチック封止型半
導体装置用リードフレーム
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58095931A JPS59219949A (ja) | 1983-05-30 | 1983-05-30 | プラスチツク封止型半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58095931A JPS59219949A (ja) | 1983-05-30 | 1983-05-30 | プラスチツク封止型半導体装置用リ−ドフレ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59219949A true JPS59219949A (ja) | 1984-12-11 |
Family
ID=14151012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58095931A Pending JPS59219949A (ja) | 1983-05-30 | 1983-05-30 | プラスチツク封止型半導体装置用リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59219949A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5455453A (en) * | 1991-07-01 | 1995-10-03 | Sumitomo Electric Industries, Ltd. | Plastic package type semiconductor device having a rolled metal substrate |
EP0867935A3 (en) * | 1997-03-25 | 2000-03-15 | Mitsui Chemicals, Inc. | Plastic package, semiconductor device, and method of manufacturing plastic package |
-
1983
- 1983-05-30 JP JP58095931A patent/JPS59219949A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5455453A (en) * | 1991-07-01 | 1995-10-03 | Sumitomo Electric Industries, Ltd. | Plastic package type semiconductor device having a rolled metal substrate |
US5643834A (en) * | 1991-07-01 | 1997-07-01 | Sumitomo Electric Industries, Ltd. | Process for manufacturing a semiconductor substrate comprising laminated copper, silicon oxide and silicon nitride layers |
EP0867935A3 (en) * | 1997-03-25 | 2000-03-15 | Mitsui Chemicals, Inc. | Plastic package, semiconductor device, and method of manufacturing plastic package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040038509A1 (en) | Chip scale surface mounted device and process of manufacture | |
JPS59219949A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
JPS59219948A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
US4974052A (en) | Plastic packaged semiconductor device | |
US4765528A (en) | Plating process for an electronic part | |
JPS59219947A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
JPS61140160A (ja) | 半導体用リ−ドフレ−ム | |
JPS6060742A (ja) | リ−ドフレ−ム | |
JPS59219951A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
JPS5916353A (ja) | リ−ドフレ−ム | |
JPS59219950A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
JPS61139050A (ja) | リ−ドフレ−ム | |
JPS59144159A (ja) | プラスチツク封止型ic | |
JPS6035552A (ja) | 半導体装置 | |
JPS60206054A (ja) | リ−ドフレ−ム | |
JPS6083356A (ja) | 半導体装置 | |
JPH0567069B2 (ja) | ||
JPS63187655A (ja) | 電子部品用リ−ドフレ−ム | |
JPS62154657A (ja) | 半導体装置用リ−ドフレ−ムの製造方法 | |
JPS59147450A (ja) | 半導体装置用リ−ドフレ−ム | |
JPH0290637A (ja) | 半導体集積回路装置 | |
JPS60254761A (ja) | 半導体装置用リ−ドフレ−ム | |
JP2531441B2 (ja) | 半導体装置 | |
JPS6184852A (ja) | 半導体リ−ドフレ−ム | |
JPS628533A (ja) | 金めつきされた電子部品パツケ−ジ |