JPS59219950A - プラスチツク封止型半導体装置用リ−ドフレ−ム - Google Patents
プラスチツク封止型半導体装置用リ−ドフレ−ムInfo
- Publication number
- JPS59219950A JPS59219950A JP58095932A JP9593283A JPS59219950A JP S59219950 A JPS59219950 A JP S59219950A JP 58095932 A JP58095932 A JP 58095932A JP 9593283 A JP9593283 A JP 9593283A JP S59219950 A JPS59219950 A JP S59219950A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- epoxy resin
- sealing
- lead
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49558—Insulating layers on lead frames, e.g. bridging members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は封止の信頼性を改善したプラスチック封止型
ff1lc用リードフレームに関し、詳しくのべると、
プラスチック封止型ICにおけるリードフレームとプラ
スチックとの接合をリードフレームのインナーリード部
両面に形成したエポキシ樹脂層を介して行なわせる高封
止信頼性の機能をもったリードフレームを提供するもの
である。
ff1lc用リードフレームに関し、詳しくのべると、
プラスチック封止型ICにおけるリードフレームとプラ
スチックとの接合をリードフレームのインナーリード部
両面に形成したエポキシ樹脂層を介して行なわせる高封
止信頼性の機能をもったリードフレームを提供するもの
である。
従来のプラスチック封止型ICは第1図に示すように、
鉄−ニッケル合金あるいは銅合金を素材としたリードフ
レーム1のチップボンディング部2およびワイヤーボン
ディング部乙にAUまたはAgを部分的にメッキ4し、
チップボンディング部2のメッキ4上にSiチップ5を
塔載したのち、ワイヤーボンディング6をし、プラスチ
ック7で封止したIcが広く用いられている。しかしな
がら、このよのなプラスチック封止型ICではリードフ
レームの素材であるFe −Ni合金やCU金合金封止
材料として用いられる離型剤の入ったシリコン樹脂やエ
ポキシ樹脂などのプラスチックとの接着性が悪く、この
ため両者の接合界面から外界の水分がパッケージ内に侵
入することがあり、そしてこの水分がSiチップに達す
ると、Na 、 K 。
鉄−ニッケル合金あるいは銅合金を素材としたリードフ
レーム1のチップボンディング部2およびワイヤーボン
ディング部乙にAUまたはAgを部分的にメッキ4し、
チップボンディング部2のメッキ4上にSiチップ5を
塔載したのち、ワイヤーボンディング6をし、プラスチ
ック7で封止したIcが広く用いられている。しかしな
がら、このよのなプラスチック封止型ICではリードフ
レームの素材であるFe −Ni合金やCU金合金封止
材料として用いられる離型剤の入ったシリコン樹脂やエ
ポキシ樹脂などのプラスチックとの接着性が悪く、この
ため両者の接合界面から外界の水分がパッケージ内に侵
入することがあり、そしてこの水分がSiチップに達す
ると、Na 、 K 。
CIなどのイオンと共にSiチップ素子そのものおよび
電極配線をJ腐蝕して特性を劣化させるという欠点があ
る。またこの欠点を防止しようとしてリードフレーム全
面にAgメッキを施こすことも行われたが、Agが貴金
属で高価であるために、リードフレームそのものが高価
になってしまうこと、さらにエレクトロマイグレーショ
ン現象によるリード間の短絡など副次的な問題が生じる
こと、などの欠点も有しているのである。本発明者らは
上記の点に鑑みてリードフレームとプラスチックとの接
合性を改善したプラスチック封止型IC用リードフレー
ムについて検討した結果、この発明に至ったものである
。以下この発明をその一実施例を示す第2図に基づいて
説明する。即ち、この発明はリードフレーム11のプラ
スチック12との封止部分であるインナーリード部16
の両面にエポキシ樹脂被膜14の薄層を形成さぜること
により、封止樹脂12とリードフレーム11間の接合性
を向上させ、接合界面からパッケージ内部への水分の侵
入を防止し、これによってICの信頼性を向上せしめる
ものである。この発明において、プラスチック封止材料
12とリードフレーム11のインナーリード部16との
接合性改善にエポキシ樹脂層14を用いるのは、エポキ
シ樹脂が封止用樹脂である離型剤入りエポキシ樹脂や、
リードフレームとして用いられているFe −Ni合金
(例42アロイ)や銅合金との密着性が良好なことのた
めである。またICの組立工程であるチップボンディン
グやワイヤボンディング工程での加熱によるリードフレ
ーム表面の酸化状態のバラツキがなくなり、常にリード
フレームの表面性状を一定とすることができるので、封
止条件とのマツチングが容易であり、特にリークパスが
小さくなる大型S1チツプを使用するICや小型パッケ
ージではその効果が大きいのである。なお第2図におい
て16はSiチップ15を塔載するチップボンディング
部、17はワイヤーボンディング、18はAuまたはA
gメッキ層である。この発明で得られるプラスチック封
止IC用リードフレームは今後ますますSiチップの大
型化やパッケージ形状の小型化が要求される分野を中心
にして広くその使用が期待される。以下実施例によりこ
の発明の詳細な説明する。
電極配線をJ腐蝕して特性を劣化させるという欠点があ
る。またこの欠点を防止しようとしてリードフレーム全
面にAgメッキを施こすことも行われたが、Agが貴金
属で高価であるために、リードフレームそのものが高価
になってしまうこと、さらにエレクトロマイグレーショ
ン現象によるリード間の短絡など副次的な問題が生じる
こと、などの欠点も有しているのである。本発明者らは
上記の点に鑑みてリードフレームとプラスチックとの接
合性を改善したプラスチック封止型IC用リードフレー
ムについて検討した結果、この発明に至ったものである
。以下この発明をその一実施例を示す第2図に基づいて
説明する。即ち、この発明はリードフレーム11のプラ
スチック12との封止部分であるインナーリード部16
の両面にエポキシ樹脂被膜14の薄層を形成さぜること
により、封止樹脂12とリードフレーム11間の接合性
を向上させ、接合界面からパッケージ内部への水分の侵
入を防止し、これによってICの信頼性を向上せしめる
ものである。この発明において、プラスチック封止材料
12とリードフレーム11のインナーリード部16との
接合性改善にエポキシ樹脂層14を用いるのは、エポキ
シ樹脂が封止用樹脂である離型剤入りエポキシ樹脂や、
リードフレームとして用いられているFe −Ni合金
(例42アロイ)や銅合金との密着性が良好なことのた
めである。またICの組立工程であるチップボンディン
グやワイヤボンディング工程での加熱によるリードフレ
ーム表面の酸化状態のバラツキがなくなり、常にリード
フレームの表面性状を一定とすることができるので、封
止条件とのマツチングが容易であり、特にリークパスが
小さくなる大型S1チツプを使用するICや小型パッケ
ージではその効果が大きいのである。なお第2図におい
て16はSiチップ15を塔載するチップボンディング
部、17はワイヤーボンディング、18はAuまたはA
gメッキ層である。この発明で得られるプラスチック封
止IC用リードフレームは今後ますますSiチップの大
型化やパッケージ形状の小型化が要求される分野を中心
にして広くその使用が期待される。以下実施例によりこ
の発明の詳細な説明する。
実施例
0.125tの4270イ (42%Ni−Fe合金)
をプレスで打抜いてリードフレーム状にしたのち、この
リードフレームのチップボンディング部およびワイヤー
ボンディング部にスポット状にAg層を厚さ5μmにわ
たり電気メツキ方法で形成し、その外周のインナーリー
ド部およびリードフレームの反対面に夫々リング状にエ
ポキシ樹脂をスクリーン印刷を使って形成し、150’
C10分キュアーを行った。この通常のチップボンディ
ング、ワイヤーボンディングを行ったのちプラスチック
で封止を行いICを作成した。得られたICは、従来ノ
エポキシ樹脂層を有しないリードフレームを用いたIC
に比べると、125°C2atmの水蒸気中での特性劣
化テストにおける寿命が約2倍の1゜0〜150時間を
示し、リードフレームとプラスチックの界面をリークパ
スとする水分の侵入を抑制し、プラスチック封止型IC
の信頼性を、高価で住産性に劣るが信頼性の高いセラミ
ック封止型ICに近ずけることが可能であることを確認
した。
をプレスで打抜いてリードフレーム状にしたのち、この
リードフレームのチップボンディング部およびワイヤー
ボンディング部にスポット状にAg層を厚さ5μmにわ
たり電気メツキ方法で形成し、その外周のインナーリー
ド部およびリードフレームの反対面に夫々リング状にエ
ポキシ樹脂をスクリーン印刷を使って形成し、150’
C10分キュアーを行った。この通常のチップボンディ
ング、ワイヤーボンディングを行ったのちプラスチック
で封止を行いICを作成した。得られたICは、従来ノ
エポキシ樹脂層を有しないリードフレームを用いたIC
に比べると、125°C2atmの水蒸気中での特性劣
化テストにおける寿命が約2倍の1゜0〜150時間を
示し、リードフレームとプラスチックの界面をリークパ
スとする水分の侵入を抑制し、プラスチック封止型IC
の信頼性を、高価で住産性に劣るが信頼性の高いセラミ
ック封止型ICに近ずけることが可能であることを確認
した。
第1図は従来のプラスチック封止型ICの断面図、第2
図はこの発明にかがるプラスチック封止型ICの断面図
である。 11・・・・・・リードフレーム 12・・・・−プラスチック封止材料 16・・・・・インナーリード部 14−・・・エポキシ樹脂/?? 15・−・・・Siチップ 16・・・・・チップボンディング部
図はこの発明にかがるプラスチック封止型ICの断面図
である。 11・・・・・・リードフレーム 12・・・・−プラスチック封止材料 16・・・・・インナーリード部 14−・・・エポキシ樹脂/?? 15・−・・・Siチップ 16・・・・・チップボンディング部
Claims (1)
- (1ン インナーリード部両面にエポキシ樹脂層をイ
アすることを特徴とするプラスチック封止型半導体装置
用リードフレーム
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58095932A JPS59219950A (ja) | 1983-05-30 | 1983-05-30 | プラスチツク封止型半導体装置用リ−ドフレ−ム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58095932A JPS59219950A (ja) | 1983-05-30 | 1983-05-30 | プラスチツク封止型半導体装置用リ−ドフレ−ム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59219950A true JPS59219950A (ja) | 1984-12-11 |
Family
ID=14151042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58095932A Pending JPS59219950A (ja) | 1983-05-30 | 1983-05-30 | プラスチツク封止型半導体装置用リ−ドフレ−ム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59219950A (ja) |
-
1983
- 1983-05-30 JP JP58095932A patent/JPS59219950A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7368328B2 (en) | Semiconductor device having post-mold nickel/palladium/gold plated leads | |
KR20020049944A (ko) | 반도체 패키지 및 그 제조방법 | |
JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
JP2002299393A (ja) | 半導体装置用導電性硬化樹脂及び半導体装置 | |
US7125750B2 (en) | Leadframe with enhanced encapsulation adhesion | |
KR100366111B1 (ko) | 수지봉합형 반도체장치의 구조 | |
JPH0810208Y2 (ja) | プラスチック封止型半導体装置 | |
US7579680B2 (en) | Packaging system for semiconductor devices | |
JPS59219948A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
JPS59219950A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
JPS6116555A (ja) | プラスチツク封止型半導体装置 | |
JPS59219951A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
JP3680812B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR100220244B1 (ko) | 솔더 범프를 이용한 스택 패키지 | |
JP2686240B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS59219949A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
JPS59219947A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
JPS5854507B2 (ja) | リ−ドフレ−ムの製造方法 | |
JPS59219952A (ja) | リ−ドフレ−ム | |
JPH0637221A (ja) | 樹脂封止型半導体装置 | |
JPS617654A (ja) | レジンモ−ルド半導体の製造法 | |
JPH0927583A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH03265161A (ja) | 樹脂封止型半導体装置 | |
JPS6037754A (ja) | フラツトパツケ−ジ | |
JPH08195467A (ja) | リードフレームおよびそれを用いた半導体集積回路装置の製造方法 |