JPS6116555A - プラスチツク封止型半導体装置 - Google Patents
プラスチツク封止型半導体装置Info
- Publication number
- JPS6116555A JPS6116555A JP59137453A JP13745384A JPS6116555A JP S6116555 A JPS6116555 A JP S6116555A JP 59137453 A JP59137453 A JP 59137453A JP 13745384 A JP13745384 A JP 13745384A JP S6116555 A JPS6116555 A JP S6116555A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- semiconductor device
- corners
- plastic
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプラスチック封止型半導体装置に関するもので
、半導体素子を搭載、する余端７レームの形状、さらに
詳しくは直接半導体素子を金属フレームに搭載する部分
（以下アイランドと略す）の形状に関するものである。
、半導体素子を搭載、する余端７レームの形状、さらに
詳しくは直接半導体素子を金属フレームに搭載する部分
（以下アイランドと略す）の形状に関するものである。
通常トランジスタ、ＩＣ，ＬＳＩなどの半導体素子は、
フレームのアイランド上に金メッキをしてシリコン〜金
との共晶で接着固定するか、銀ペーストと呼ばれるエポ
キシ樹脂を主成分とする接着剤で固定するか又はポリイ
ミド樹脂を主成分とする接着剤で固定するかの３通りで
行なわれている。アイランドのサイズは、搭載する素子
サイズよりも若干大きめの通常０．５〜０゜５ｆｆ１ｍ
ａ度の余裕をもった大きさとなっている。
フレームのアイランド上に金メッキをしてシリコン〜金
との共晶で接着固定するか、銀ペーストと呼ばれるエポ
キシ樹脂を主成分とする接着剤で固定するか又はポリイ
ミド樹脂を主成分とする接着剤で固定するかの３通りで
行なわれている。アイランドのサイズは、搭載する素子
サイズよりも若干大きめの通常０．５〜０゜５ｆｆ１ｍ
ａ度の余裕をもった大きさとなっている。
ＩＣパッケージの断面図を第２図に、金践フレームの概
略図を第３図に示す。第２図中の１のアイランドの部分
に金メッキをするかもしくは接着剤を塗布して素子を固
定するわけである。
略図を第３図に示す。第２図中の１のアイランドの部分
に金メッキをするかもしくは接着剤を塗布して素子を固
定するわけである。
プラスチック封止されたＩＣの信頼性試験は、最近ます
ます厳しくなり耐熱衝撃性、耐半田耐湿性などユーザー
からのレベルアップの要求が強まっている。しかもパッ
ケージ形状は薄型、小型化しており、特性向上には難し
い傾向にある。
ます厳しくなり耐熱衝撃性、耐半田耐湿性などユーザー
からのレベルアップの要求が強まっている。しかもパッ
ケージ形状は薄型、小型化しており、特性向上には難し
い傾向にある。
本発明は素子を搭載するアイランドを工夫して耐熱衝撃
性、耐湿性の向上したプラスチック封止型半導体装置を
得ようとするものである。
性、耐湿性の向上したプラスチック封止型半導体装置を
得ようとするものである。
本発明者らは耐熱衝撃性試験による不良品を詳細にチェ
ックした結果、クラックの発生はアイランドのコーナー
部より起こり始めていることがわかった。この理由は、
封止材料と金属フレームとの熱膨張係数の差により発生
する応力がアイランドのコーナー部に集中するためであ
る。とくにこのコーナー部に集中した応力は封止材料と
フレームおよび封止材料と累子間の接着性にも影響を及
ぼし、最終的には剥離の現像を引きおこす。
ックした結果、クラックの発生はアイランドのコーナー
部より起こり始めていることがわかった。この理由は、
封止材料と金属フレームとの熱膨張係数の差により発生
する応力がアイランドのコーナー部に集中するためであ
る。とくにこのコーナー部に集中した応力は封止材料と
フレームおよび封止材料と累子間の接着性にも影響を及
ぼし、最終的には剥離の現像を引きおこす。
また耐湿性試験を行なりた場合、浸入した水分が熱応力
の集中によって生じたこの空間に凝縮し水膜を形成する
ため不良発生の原因となることがわかった。
の集中によって生じたこの空間に凝縮し水膜を形成する
ため不良発生の原因となることがわかった。
本発明は素子を搭載するフレーム４カ所のコーナー部に
長方形もしくは楕円形の横長の貫通孔を設けて、成形特
封止する材料がこの穴を連結できるようにすることによ
り発生する応力の局所集中を避けることができコーナー
の応力を小さくさせることが可能となる。プラスチック
封止によって発生する全応力値を減少させることはでき
ないが、応力の分散が可能となるため接着力が小さくて
も応力によって生じる素子と材料、フレームと材料の剥
離現像を抑制することができる。とくに膨張、収縮の（
り返しである耐熱衝撃試験や急激な熱ショックを与える
半田浸漬後の耐湿性試験には、効果が大きい。
長方形もしくは楕円形の横長の貫通孔を設けて、成形特
封止する材料がこの穴を連結できるようにすることによ
り発生する応力の局所集中を避けることができコーナー
の応力を小さくさせることが可能となる。プラスチック
封止によって発生する全応力値を減少させることはでき
ないが、応力の分散が可能となるため接着力が小さくて
も応力によって生じる素子と材料、フレームと材料の剥
離現像を抑制することができる。とくに膨張、収縮の（
り返しである耐熱衝撃試験や急激な熱ショックを与える
半田浸漬後の耐湿性試験には、効果が大きい。
本発明に採用するコーナー部の形状は、第１図（ａ）（
ｂ）に示すようにコーナー間の対角線に対して直角にな
るよう位置する必要がある。プラスチック封止によって
発生する応力の方向は、コーナー間の対角線の交点に向
かって発生するため、加工位置はこの対角綜忙対して直
角に位置することで最も大きな効果を得ることができる
。
ｂ）に示すようにコーナー間の対角線に対して直角にな
るよう位置する必要がある。プラスチック封止によって
発生する応力の方向は、コーナー間の対角線の交点に向
かって発生するため、加工位置はこの対角綜忙対して直
角に位置することで最も大きな効果を得ることができる
。
本発明に用いる加工形状は巾０．３ ｍｍ以上、長さ［
１，５＋ｎｍ以上が望ましくその上限は素子を接着する
際の作業性とフレームのコーナー部の強度によって決定
される。コーナーからの距離は上記レベルを満足すれば
、できる限りコーナーに近い方が望ましい。
１，５＋ｎｍ以上が望ましくその上限は素子を接着する
際の作業性とフレームのコーナー部の強度によって決定
される。コーナーからの距離は上記レベルを満足すれば
、できる限りコーナーに近い方が望ましい。
以下実施例に従って本発明の詳細な説明するが、本発明
を伺ら制限するものではない。
を伺ら制限するものではない。
〔実施例１〕
第１図（ａ）に示した様に、材質４２７０イアイランド
寸法ａＯｍｎｌＸ４．Ｏｍｍの１６ビンＤＩＰ−に、巾
０．５ ｍｍ長さ０． ８ｍｍの貫通孔をコーナーから
の距離１．５ ｍｍでコーナー間の対角線の中心に向か
って直角になる位置に加工した。このフレーム上に銀ペ
ースト（日立化成製エピナールＥＮ−４０００）を滴下
し、テスト素子を搭載して１７５℃１時間加熱し接着し
た。用いたテスト素子は線巾１０μｍのアルミ配線パタ
ーンを素子上に形成しており、そのサイズは乙［］ｍｍ
×３．５ｍｍである。これらの平面図を第４図に示す。
寸法ａＯｍｎｌＸ４．Ｏｍｍの１６ビンＤＩＰ−に、巾
０．５ ｍｍ長さ０． ８ｍｍの貫通孔をコーナーから
の距離１．５ ｍｍでコーナー間の対角線の中心に向か
って直角になる位置に加工した。このフレーム上に銀ペ
ースト（日立化成製エピナールＥＮ−４０００）を滴下
し、テスト素子を搭載して１７５℃１時間加熱し接着し
た。用いたテスト素子は線巾１０μｍのアルミ配線パタ
ーンを素子上に形成しており、そのサイズは乙［］ｍｍ
×３．５ｍｍである。これらの平面図を第４図に示す。
同時比較としてアイランドを全く加工しない上記フレー
ムを用い同様にテスト素子を搭載した。これら各フレー
ムを、エポキシ樹脂成形材料（日立化成製ＣＥＬ−Ｆ−
７０７ＢＫ−１）で金型温度１８０℃、硬化時間９０秒
、成形圧カフ０ｋｇ／−で成形し、アフタキュア条件は
１７５℃、５時間行なってサンプルＡ、Ｂを作成した。
ムを用い同様にテスト素子を搭載した。これら各フレー
ムを、エポキシ樹脂成形材料（日立化成製ＣＥＬ−Ｆ−
７０７ＢＫ−１）で金型温度１８０℃、硬化時間９０秒
、成形圧カフ０ｋｇ／−で成形し、アフタキュア条件は
１７５℃、５時間行なってサンプルＡ、Ｂを作成した。
サンプルＡが本発明によるフレームを使用したもの、サ
ンプルＢは従来の比較品である。
ンプルＢは従来の比較品である。
これらを用いて耐熱衝撃性試験を行なった結果を表１に
示す。表中の分母は総数、分子は発生不良数を示す。
示す。表中の分母は総数、分子は発生不良数を示す。
表１
耐熱衝撃性試験は液体チッ素−１９６℃２分間浸漬、シ
リコーンオイル１５０℃２分間浸漬し途中の室温放置は
行なわなかった。これを１サイクルとして、外観上にあ
られれるクラックで判定した。表１の結果より、本発明
の効果の大きいことがわかる。
リコーンオイル１５０℃２分間浸漬し途中の室温放置は
行なわなかった。これを１サイクルとして、外観上にあ
られれるクラックで判定した。表１の結果より、本発明
の効果の大きいことがわかる。
次に作成したサンプルＡ、Ｂを用いて耐湿性試験を行な
った。各サンプルは２６０℃の半田浴に２０秒間浸漬し
、その後２気圧１２１℃の水蒸気中に放置して、素子上
の回路の断線で信頼性をチェックした。水蒸気が浸入し
て不純物が抽出されたり、素子と材料間、リードフレー
ムを材料間の剥離によって生じた隙間に水分が凝集する
ことにより、回路のアルミニウムが腐食するためである
。結果を第５図に示す。横軸はけ放置時間、縦軸はＡＩ
断線による不良車を示す。耐湿性試験に対しても本発明
の効果が大きいことがわかる。
った。各サンプルは２６０℃の半田浴に２０秒間浸漬し
、その後２気圧１２１℃の水蒸気中に放置して、素子上
の回路の断線で信頼性をチェックした。水蒸気が浸入し
て不純物が抽出されたり、素子と材料間、リードフレー
ムを材料間の剥離によって生じた隙間に水分が凝集する
ことにより、回路のアルミニウムが腐食するためである
。結果を第５図に示す。横軸はけ放置時間、縦軸はＡＩ
断線による不良車を示す。耐湿性試験に対しても本発明
の効果が大きいことがわかる。
〔実施例２〕
第１図（ｂ）如示したように、材質４２７０イ、アイラ
ンド寸法６．３ｍｍＸ６．３ｍｍの５４ビアＦＰ（Ｆｌ
ａｔ Ｐａｃｋａｇｅ）のフレームのコーナーに、巾０
．５ｍｍ、長さ１． ［１ｍｍの溝をコーナーからの距
離ｉ、 Ｑ ｍｍでコーナー間の対角線の中心に向かっ
て直角になる位置に加工した。このアイランドとを金メ
ッキ、３５０°Ｃの熱板上でテスト素子を金〜シリコン
共晶で接着した。用いたテスト素子は６． ＯＸ ６０
ｍｍで実施例１で使用したテスト素子と同様線巾１０
μｍのアルミ配線による回路が形成しである。同時比較
として実施例１と同じ（溝のないフレームで同様に比較
量を作成した。これら各フレームを実施例１と同様、同
条件で成形し、サンプルｃ１サンプルＤ（比較量）を作
成した。サンプルＣ，Ｄの耐熱衝撃性試験の結果を表２
に示す。高温側は実施例１と異なり１８０’ＧＫ上げて
より厳しいものにし ４゜た。表中の分母は試験総数
、分子は発生不良数を示す。本発明により、従来に比べ
て２倍の寿命、不良の立ち上がりサイクルとしては３倍
以上向上することがわかる。
ンド寸法６．３ｍｍＸ６．３ｍｍの５４ビアＦＰ（Ｆｌ
ａｔ Ｐａｃｋａｇｅ）のフレームのコーナーに、巾０
．５ｍｍ、長さ１． ［１ｍｍの溝をコーナーからの距
離ｉ、 Ｑ ｍｍでコーナー間の対角線の中心に向かっ
て直角になる位置に加工した。このアイランドとを金メ
ッキ、３５０°Ｃの熱板上でテスト素子を金〜シリコン
共晶で接着した。用いたテスト素子は６． ＯＸ ６０
ｍｍで実施例１で使用したテスト素子と同様線巾１０
μｍのアルミ配線による回路が形成しである。同時比較
として実施例１と同じ（溝のないフレームで同様に比較
量を作成した。これら各フレームを実施例１と同様、同
条件で成形し、サンプルｃ１サンプルＤ（比較量）を作
成した。サンプルＣ，Ｄの耐熱衝撃性試験の結果を表２
に示す。高温側は実施例１と異なり１８０’ＧＫ上げて
より厳しいものにし ４゜た。表中の分母は試験総数
、分子は発生不良数を示す。本発明により、従来に比べ
て２倍の寿命、不良の立ち上がりサイクルとしては３倍
以上向上することがわかる。
表２ ｉ
〔発明の効果〕
本発明により耐熱衝撃性、耐湿性の向上したプラスチッ
ク封止型半導体装置が得られた。
ク封止型半導体装置が得られた。
第１図（ａ）（ｂ）はそれぞれＤＩＰタイプ、ＦＰタイ
プの加工したアイランドの平面図、第２図は耐湿性の試
験結果を示すグラフである。 １号の説明 １ アイランド ２ 半導体集子 ５ 金＆！ ４ リードピン５ 封止材料
６ 貫通孔 第４図 第５図 放置時間（ｈ）
プの加工したアイランドの平面図、第２図は耐湿性の試
験結果を示すグラフである。 １号の説明 １ アイランド ２ 半導体集子 ５ 金＆！ ４ リードピン５ 封止材料
６ 貫通孔 第４図 第５図 放置時間（ｈ）
Claims (1)
- 【特許請求の範囲】 １、半導体素子を金属フレームに搭載して封止用成形材
料で成形するプラスチック封止型半導体装置において、
素子を搭載するフレーム部分の４カ所のコーナー部に横
長の貫通孔を設けた金属フレームを用いたことを特徴と
するプラスチック封止型半導体装置。 ２、貫通孔の位置が、フレームのコーナー間の対角線に
対して直角になるよう設けたことを特徴とする特許請求
の範囲第１項記載のプラスチック封止型半導体装置。 ３、貫通孔の形状が、巾０．３ｍｍ以上長さ０．５ｍｍ
以上であることを特徴とする特許請求範囲第２項記載の
プラスチック封止型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137453A JPS6116555A (ja) | 1984-07-03 | 1984-07-03 | プラスチツク封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137453A JPS6116555A (ja) | 1984-07-03 | 1984-07-03 | プラスチツク封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6116555A true JPS6116555A (ja) | 1986-01-24 |
Family
ID=15198958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59137453A Pending JPS6116555A (ja) | 1984-07-03 | 1984-07-03 | プラスチツク封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6116555A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187031A (ja) * | 1987-01-28 | 1988-08-02 | Matsushita Seiko Co Ltd | 空気調和機の室外機 |
| EP0293970A2 (en) * | 1987-06-03 | 1988-12-07 | SGS-THOMSON MICROELECTRONICS S.p.A. | Pad for supporting a chip of an integrated-circuit electronic component |
| US4942452A (en) * | 1987-02-25 | 1990-07-17 | Hitachi, Ltd. | Lead frame and semiconductor device |
| US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
| US5708294A (en) * | 1995-02-28 | 1998-01-13 | Nec Corporation | Lead frame having oblique slits on a die pad |
| USRE37690E1 (en) * | 1987-02-25 | 2002-05-07 | Hitachi, Ltd. | Lead frame and semiconductor device |
| CN105185752A (zh) * | 2010-05-12 | 2015-12-23 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676542A (en) * | 1979-11-28 | 1981-06-24 | Hitachi Ltd | Resin-sealed semiconductor device |
-
1984
- 1984-07-03 JP JP59137453A patent/JPS6116555A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676542A (en) * | 1979-11-28 | 1981-06-24 | Hitachi Ltd | Resin-sealed semiconductor device |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63187031A (ja) * | 1987-01-28 | 1988-08-02 | Matsushita Seiko Co Ltd | 空気調和機の室外機 |
| JPH0526104B2 (ja) * | 1987-01-28 | 1993-04-15 | Matsushita Seiko Kk | |
| US4942452A (en) * | 1987-02-25 | 1990-07-17 | Hitachi, Ltd. | Lead frame and semiconductor device |
| USRE37690E1 (en) * | 1987-02-25 | 2002-05-07 | Hitachi, Ltd. | Lead frame and semiconductor device |
| EP0293970A2 (en) * | 1987-06-03 | 1988-12-07 | SGS-THOMSON MICROELECTRONICS S.p.A. | Pad for supporting a chip of an integrated-circuit electronic component |
| EP0293970A3 (en) * | 1987-06-03 | 1989-04-26 | SGS-THOMSON MICROELECTRONICS S.p.A. | Pad for supporting a chip of an integrated-circuit electronic component |
| US5021864A (en) * | 1989-09-05 | 1991-06-04 | Micron Technology, Inc. | Die-mounting paddle for mechanical stress reduction in plastic IC packages |
| US5708294A (en) * | 1995-02-28 | 1998-01-13 | Nec Corporation | Lead frame having oblique slits on a die pad |
| CN105185752A (zh) * | 2010-05-12 | 2015-12-23 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| EP2571052A4 (en) * | 2010-05-12 | 2017-04-19 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3718181B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| KR960002495B1 (ko) | 개량된 리드를 갖는 반도체장치 | |
| JPH1140723A (ja) | 集積回路パッケージのリードフレーム及びその製造方法 | |
| US6078099A (en) | Lead frame structure for preventing the warping of semiconductor package body | |
| JPH0810208Y2 (ja) | プラスチック封止型半導体装置 | |
| JPS6116555A (ja) | プラスチツク封止型半導体装置 | |
| US6576491B1 (en) | Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame | |
| JPH0263142A (ja) | モールド・パッケージおよびその製造方法 | |
| US7572674B2 (en) | Method for manufacturing semiconductor device | |
| JP3226244B2 (ja) | 樹脂封止型半導体装置 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| JPS61123162A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS59219948A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
| JPH0258361A (ja) | リード付電子部品搭載用基板 | |
| KR950013052B1 (ko) | 반도체 패키지 | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JP2911920B2 (ja) | リードフレーム及びその製造方法 | |
| JPH05166967A (ja) | 半導体装置 | |
| KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
| KR0163310B1 (ko) | 고집적 메모리 패키지 | |
| KR950000101Y1 (ko) | 반도체 패키지용 리드 프레임 | |
| JPS60262449A (ja) | 半導体用リ−ドフレ−ム | |
| JPH08279585A (ja) | リードフレームおよびその半導体装置 | |
| JPH0555412A (ja) | 半導体装置 | |
| JPS59219951A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム |