JP3680812B2 - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP3680812B2
JP3680812B2 JP2002120597A JP2002120597A JP3680812B2 JP 3680812 B2 JP3680812 B2 JP 3680812B2 JP 2002120597 A JP2002120597 A JP 2002120597A JP 2002120597 A JP2002120597 A JP 2002120597A JP 3680812 B2 JP3680812 B2 JP 3680812B2
Authority
JP
Japan
Prior art keywords
heat sink
lead frame
plating
resin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002120597A
Other languages
English (en)
Other versions
JP2003318346A (ja
Inventor
直仁 水野
嘉治 原田
本田  匡宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2002120597A priority Critical patent/JP3680812B2/ja
Publication of JP2003318346A publication Critical patent/JP2003318346A/ja
Application granted granted Critical
Publication of JP3680812B2 publication Critical patent/JP3680812B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

【0001】
【発明の属する技術分野】
本発明は、ヒートシンク、半導体素子およびリードフレームを樹脂で封止してなる樹脂封止型半導体装置製造方法に関する。
【0002】
【従来の技術】
この種の樹脂封止型半導体装置の一般的な概略断面構成を図2に示す。このものは、ヒートシンク10の一面側にダイボンド材30等を介して半導体素子20を搭載した後、半導体素子20とリードフレーム40とをワイヤ50を介して電気的に接続し、続いて、これらヒートシンク10、半導体素子20、およびリードフレーム40を封止用樹脂60にて包み込むように封止してなる。
【0003】
ここにおいて、従来では、ヒートシンク10の表面を酸で処理して酸化するという、いわゆる黒化処理を行うことにより、ヒートシンク10の表面上に黒化処理膜(酸化膜)70を形成し、それにより、ヒートシンク10と封止用樹脂(モールド樹脂)60との密着性を良好なものとしている。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来技術においては、次の二つの問題点がある。一つは、ヒートシンク10を黒化処理した後、このヒートシンク10に対してリードフレーム40をポリイミド等の接着材80にて接合しているため、接着材80が必要であり、その接着材80を配設する手間がかかるなど、構造が複雑となり製造費が高くなるという問題がある。
【0005】
ここで、ヒートシンク10とリードフレーム40との接合を比較的簡易なかしめ固定する構造とした場合、かしめ部においてヒートシンク10の黒化処理膜70が破壊し、ダストが発生するという問題がある。
【0006】
二つ目は、ヒートシンク10の全面に黒化処理を施しているため、ヒートシンク10とリードフレーム40との間では導通の保証が困難であり、リードフレーム40を介してヒートシンク10と半導体素子20との間の導通をとる設計を採用することができないという問題である。そのため、設計上の制約が生じる。
【0007】
さらに、このような樹脂封止型半導体装置は、リードフレーム40のアウターリードにて、はんだを介して基板上に実装されるが、近年では、はんだの鉛フリー化対応のため、リフロー温度が上昇し、パッケージ信頼性の向上が望まれており、リードフレーム40と樹脂60との密着性も向上させたいという要求が強い。
【0008】
そこで、本発明は上記問題に鑑み、半導体素子およびリードフレームとヒートシンクとの間の導通をとること、および、ヒートシンクおよびリードフレームと封止用樹脂との密着性を向上させることの両立を、簡易な構成にて実現することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、ヒートシンク(10)と、このヒートシンクの一面側に搭載された半導体素子(20)と、この半導体素子と電気的に接続されたリードフレーム(40)と、ヒートシンク、半導体素子、およびリードフレームを包み込むように封止する封止用樹脂(60)とを備える樹脂封止型半導体装置の製造方法であって、ヒートシンクおよびリードフレームとしてCuもしくはCu合金からなるものを用い、ヒートシンクの表面のうち半導体素子の搭載領域、およびリードフレームの表面のうち半導体素子および外部との電気的接続部に、めっき処理を施すとともに、ヒートシンクおよびリードフレームを互いにかしめ固定して一体化した後、ヒートシンクおよびリードフレームの表面のうちめっき処理が施されていない部位に、めっき処理にて形成されためっき膜(11、41)をマスクとして封止用樹脂との密着性を高める黒化処理を施すことを特徴とする。
【0010】
それによれば、ヒートシンクとリードフレームとが、簡易なかしめにより固定されているため、かしめ部(40b)を介してリードフレームとヒートシンクとの間の導通をとることができる。
【0011】
また、ヒートシンクの表面のうち半導体素子の搭載領域、およびリードフレームの表面のうち半導体素子および外部との電気的接続部には、めっき膜が形成されており、このめっき膜表面には、上記黒化処理膜のような封止用樹脂との密着性を高める処理が施されていない。そのため、このめっき膜を介して、半導体素子とリードフレームとの間の導通、および半導体素子とヒートシンクとの間の導通をとることができる。
【0012】
また、ヒートシンクおよびリードフレームの表面のうちめっき膜が形成されていない部位には、封止用樹脂との密着性を高める黒化処理が施されている。つまり、ヒートシンクおよびリードフレームの表面のうち電気的な導通が必要な部分を除き、封止用樹脂と接触する大部分に、封止用樹脂との密着性を高める黒化処理が施された形となる。
【0013】
本発明では、ヒートシンクおよびリードフレームの表面の所望部分にめっき膜を形成し、ヒートシンクとリードフレームとをかしめ固定した後、封止用樹脂との密着性を高める黒化処理を行っている。このように、かしめ固定を行う工程を、黒化処理を行う工程の前に行っているため、かしめ部においてヒートシンクの黒化処理膜が破壊し、ダストが発生するという問題が生じない。また、めっき膜をマスクとして所望部位に黒化処理を形成しているから、簡易に黒化処理膜を形成でき、製造コストが安価である。
【0014】
したがって、本発明によれば、導体素子およびリードフレームとヒートシンクとの間の導通をとること、および、ヒートシンクおよびリードフレームと封止用樹脂との密着性を向上させることの両立を、簡易な構成にて実現できる樹脂封止型半導体装置の製造方法を提供することができる。
【0025】
また、請求項に記載の発明では、めっき処理を、Agめっき、Auめっき、Niめっき、Pdめっき、PtめっきおよびSn系めっきのいずれかより選択されためっき、またはこれらのめっきを2層以上含むめっき層として行うことを特徴とする。
【0027】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0028】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は本発明の実施形態に係る樹脂封止型半導体装置S1の構成図である。この樹脂封止型半導体装置S1は、リードフレーム40のうち樹脂60から露出したアウターリードにて、図示しない基板にはんだ等を介して実装されるものである。
【0029】
ここで、図1において、(a)は封止用樹脂60の一部を透視して示す一部透視平面図であり、透視部分において樹脂60の外形は破線にて示してある。また、図1において(b)は(a)中のA−A線に沿った概略断面図であり、(c)は(a)中のB−B線に沿った概略断面図である。
【0030】
ヒートシンク10は、CuもしくはCu合金を用いた矩形板状をなすものである。ヒートシンク10の一面側には、半導体素子としてのシリコン基板等からなるICチップ20が搭載され、ヒートシンク10とICチップ20とは、はんだや導電性接着剤等のダイボンド材30を介して接着固定されている。
【0031】
ここで、ヒートシンク10の一面におけるICチップ20の搭載領域(半導体素子の搭載領域)、およびヒートシンク10の他面における上記基板への接続部には、Agめっき等からなるめっき膜11が形成されている。そして、このAgめっき膜11において、ヒートシンク10とICチップ20とはダイボンド材30を介して接着されている。
【0032】
また、ヒートシンク10の周囲には、CuもしくはCu合金等からなるリードフレーム40が複数本配置されており、ICチップ20とリードフレーム40とは金やアルミ等からなるワイヤ50によって結線され電気的に接続されている。
【0033】
ここで、リードフレーム40のうち、ICチップ20との電気的接続部すなわちワイヤ50が接続される面、および、外部(基板)との電気的接続であるアウターリードの表面には、Agめっき等からなるめっき膜41が形成されている。そして、このめっき膜41にワイヤ50がボンディングされている。また、アウターリードは、このめっき膜41を介して上記基板と電気的に接続される。
【0034】
また、リードフレーム40のうちの一部40aがヒートシンク10にかしめられることによりかしめ部40bが形成されている。このかしめ部40bにより、樹脂モールド前の各リードフレーム40がフレーム部やタイバーで一体に連結された状態において、リードフレーム40とヒートシンク10とは一体にかしめ固定されたものとなる。
【0035】
また、ヒートシンク10およびリードフレーム40の表面のうちめっき膜11、41が形成されていない部位には、封止用樹脂60との密着性を高める処理として黒化処理が施されており、それにより形成された黒化処理膜70が形成されている。この黒化処理膜70はCuの酸化膜からなる。
【0036】
そして、封止用樹脂60は、ヒートシンク10の他面側を露出させつつヒートシンク10、ICチップ20、リードフレーム40およびワイヤ50を包み込むように封止している。ここで、封止用樹脂60はエポキシ系樹脂等からなり、さらに熱膨張係数を調整する等のためにシリカ等からなるフィラーが含有されたものである。
【0037】
次に、図1に示す構成に基づき、本実施形態の樹脂封止型半導体装置S1の製造方法について述べる。まず、プレス加工やエッチング加工等により形成されたヒートシンク10およびリードフレーム40を用意する。このリードフレーム40は、フレーム部やタイバーで一体に連結された状態のものである。
【0038】
次に、ヒートシンク10の表面のうち半導体素子の搭載領域、およびリードフレーム40の表面のうち半導体素子および外部との電気的接続部に、めっき処理を施す(めっき処理工程)。
【0039】
すなわち、ヒートシンク10の一面におけるICチップ20の搭載領域およびヒートシンク10の他面における上記基板への接続部、リードフレーム40のうちワイヤ50が接続される面およびアウターリードの表面に、Agめっき処理等を行い、上記めっき膜11、41を形成する。
【0040】
次に、ヒートシンク10とリードフレーム40とを互いにかしめ固定して一体化する(かしめ工程)。すなわち、リードフレーム40のうちかしめ固定される部位40aに対して、ヒートシンク10をかしめる。具体的には、ヒートシンク10側に突起を設け、この突起をリードフレーム40a側の穴に挿入し、この突起をかしめて潰すことによりかしめ部40bを形成する。
【0041】
こうして、ヒートシンク10およびリードフレーム40の表面にめっき膜11、41が形成されるとともに、ヒートシンク10およびリードフレーム40がかしめ固定されて一体化された一体化部材が形成される。なお、上記とは反対に、かしめ工程を先に行い、次にめっき処理工程を行っても良い。
【0042】
次に、上記一体化部材におけるヒートシンク10およびリードフレーム40の表面のうちめっき処理が施されていない部位、すなわちめっき膜11、41が形成されていない部位に、めっき膜11、41をマスクとして封止用樹脂60との密着性を高める処理を施す(密着性向上処理工程)。
【0043】
本例では、黒化処理を施す。この黒化処理は、具体的には、亜塩素酸ナトリウムとりん酸ナトリウムと水酸化ナトリウムとの混合液を使用して、100℃、5分程度の条件で処理を行う。これにより、Cuの酸化膜からなる黒化処理膜70が形成される。
【0044】
この密着性向上処理工程の後、ヒートシンク10の一面側にダイボンド材30を介してICチップ20を搭載して接着固定し、続いて、ワイヤボンディング等を行うことによりワイヤ50を形成し、ICチップ20とリードフレーム40とを結線する。
【0045】
その後、金型内にワークをセットし、封止用樹脂60を注入し硬化させることにより、封止用樹脂60による封止構造が形成される。その後、リードフレーム40の成形、カットを行うことにより、本実施形態の樹脂封止型半導体装置S1が完成する。
【0046】
ところで、本実施形態によれば、ヒートシンク10とリードフレーム40とが、簡易なかしめにより固定されているため、かしめ部40bを介してリードフレーム40とヒートシンク10との間の導通をとることができる。
【0047】
また、かしめ工程は、上記密着性向上処理工程の前に行うため、かしめ部においてヒートシンクの黒化処理膜が破壊し、ダストが発生するという問題はそもそも生じない。そして、めっき膜11、41をマスクとして所望部位に黒化処理膜70を形成できることから、簡単な構成で簡便に黒化処理膜70を形成でき、製造コストが安価である。
【0048】
そして、図1に示すように、リードフレーム40のうちヒートシンク10とかしめ固定されたかしめ部40bを有する部位40aが、ICチップ20とワイヤ50を介して電気的に接続されている。そのため、ワイヤ50、リードフレーム40aおよびかしめ部40bを介して、ヒートシンク10とICチップ20との間の導通をとることが容易にできる。
【0049】
また、ヒートシンク10の表面のうちICチップ20の搭載領域、およびリードフレーム40の表面のうちワイヤ50との接続部(ICチップ20との電気的接続部)およびアウターリード(外部との電気的接続部)には、めっき膜11、41が形成されており、このめっき膜11、41表面には、上記黒化処理膜70が形成されない。
【0050】
そのため、このめっき膜11、41を介して、ICチップ20とリードフレーム40との間の導通、およびICチップ20とヒートシンク10との間の導通をとることが容易にできる。
【0051】
また、ヒートシンク10およびリードフレーム40の表面のうちめっき膜11、41が形成されていない部位には、封止用樹脂60との密着性を高める処理が施され黒化処理膜70が形成されている。つまり、ヒートシンク10およびリードフレーム40の表面のうち電気的な導通が必要な部分を除き、封止用樹脂60と接触する大部分に、封止用樹脂60との密着性を高める処理が施された形となっている。
【0052】
そして、このような本実施形態の樹脂封止型半導体装置S1は、上記した製造方法に述べたように、かしめやめっきといった簡易な手法により製造することができ、また、構成の複雑化も抑制されている。
【0053】
したがって、本実施形態によれば、樹脂封止型半導体装置S1において、ICチップ20およびリードフレーム40とヒートシンク10との間の導通をとること、および、ヒートシンク10およびリードフレーム40と封止用樹脂60との密着性を向上させることの両立を、簡易な構成にて実現することができる。
【0054】
そして、ICチップ20およびリードフレーム40とヒートシンク10との間の導通をとることができることから、設計上の自由度が増加する。また、ヒートシンク10およびリードフレーム40と封止用樹脂60との密着性を向上できるから、装置S1のリフロー耐熱性を向上させることができる。
【0055】
また、本実施形態では、リードフレーム40のアウターリードやヒートシンク10の他面といった外部との電気的接続部すなわち樹脂封止型半導体装置における端子部にも、めっき膜11、41を予め形成した後、黒化処理を行っている。
【0056】
もし、これら端子部にめっき膜11、41を形成せずに黒化処理を行うと、例えば、黒化処理膜の剥離→はんだめっき形成といった端子部の処理が必要となるが、本実施形態ではそのような端子部の処理が不要となり、大幅なコストダウンが図れる。
【0057】
(他の実施形態)
なお、封止用樹脂60との密着性を高める処理としては、上記黒化処理に限定されるものではなく、めっき膜11、41をマスクとして処理できるものであればよい。例えば、Cuからなるヒートシンク10やリードフレーム40を大気中で酸化させる処理方法を採用しても良い。
【0058】
また、めっき膜11、41としては、Agめっき以外のめっきとして、封止用樹脂との密着性を高める処理においてマスクとなることができ且つワイヤボンディング可能なAuめっき、Niめっき、Pdめっき、Ptめっき、Sn系めっき等、またはこれらのめっきを2層以上含むめっき層が使用できる。
【図面の簡単な説明】
【図1】(a)は、本発明の実施形態に係る樹脂封止型半導体装置の一部透視平面図、(b)は(a)中のA−A線に沿った概略断面図、(c)は(a)中のB−B線に沿った概略断面図である。
【図2】従来の樹脂封止型半導体装置の一般的な概略断面図である。
【符号の説明】
10…ヒートシンク、11、41…めっき膜、20…ICチップ、
40…リードフレーム、
40a…リードフレームのうちヒートシンクとかしめ固定された部位、
60…封止用樹脂。

Claims (2)

  1. ヒートシンク(10)と、
    このヒートシンクの一面側に搭載された半導体素子(20)と、
    この半導体素子と電気的に接続されたリードフレーム(40)と、
    前記ヒートシンク、前記半導体素子、および前記リードフレームを包み込むよ
    うに封止する封止用樹脂(60)とを備える樹脂封止型半導体装置の製造方法であって、
    前記ヒートシンクおよび前記リードフレームとしてCuもしくはCu合金からなるものを用い、
    前記ヒートシンクの表面のうち前記半導体素子の搭載領域、および前記リードフレームの表面のうち前記半導体素子および外部との電気的接続部に、めっき処理を施すとともに、前記ヒートシンクおよび前記リードフレームを互いにかしめ固定して一体化した後、
    前記ヒートシンクおよび前記リードフレームの表面のうち前記めっき処理が施されていない部位に、前記めっき処理にて形成されためっき膜(11、41)をマスクとして前記封止用樹脂との密着性を高める黒化処理を施すことを特徴とする樹脂封止型半導体装置の製造方法
  2. 前記めっき処理を、Agめっき、Auめっき、Niめっき、Pdめっき、PtめっきおよびSn系めっきのいずれか、またはこれらめっきを二つ以上含むめっき層より選択されためっきとして行うことを特徴とする請求項1に記載の樹脂封止型半導体装置の製造方法
JP2002120597A 2002-04-23 2002-04-23 樹脂封止型半導体装置の製造方法 Expired - Fee Related JP3680812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002120597A JP3680812B2 (ja) 2002-04-23 2002-04-23 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002120597A JP3680812B2 (ja) 2002-04-23 2002-04-23 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003318346A JP2003318346A (ja) 2003-11-07
JP3680812B2 true JP3680812B2 (ja) 2005-08-10

Family

ID=29536777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002120597A Expired - Fee Related JP3680812B2 (ja) 2002-04-23 2002-04-23 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3680812B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4556895B2 (ja) * 2006-03-27 2010-10-06 株式会社デンソー 樹脂封止型半導体装置
CN101459147B (zh) * 2007-12-14 2011-04-20 三星电子株式会社 一种散热片、含该散热片的封装件及封装方法
JP5691831B2 (ja) * 2011-05-18 2015-04-01 株式会社デンソー 半導体装置およびその製造方法
JP7395331B2 (ja) * 2019-11-27 2023-12-11 長華科技股▲ふん▼有限公司 リードフレームの製造方法

Also Published As

Publication number Publication date
JP2003318346A (ja) 2003-11-07

Similar Documents

Publication Publication Date Title
JP3839321B2 (ja) 半導体装置およびその製造方法
JP3780122B2 (ja) 半導体装置の製造方法
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
KR100867575B1 (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
JPH07321252A (ja) 樹脂封止型半導体装置
JP2001274316A (ja) 半導体装置及びその製造方法
JP2003017524A (ja) 樹脂封止型半導体装置の製造方法
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2000003988A (ja) リードフレームおよび半導体装置
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JP4822038B2 (ja) ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム
US5606204A (en) Resin-sealed semiconductor device
US11004742B2 (en) Methods and apparatus for an improved integrated circuit package
JP2001068486A (ja) 半導体装置及びその製造方法
JPH08115941A (ja) 半導体装置
JP3642545B2 (ja) 樹脂封止型半導体装置
JP3013810B2 (ja) 半導体装置の製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP4311294B2 (ja) 電子装置およびその製造方法
JPH0595078A (ja) 樹脂封止型半導体装置
JP2000100864A (ja) 半導体装置及びその組立体
JPH0637221A (ja) 樹脂封止型半導体装置
JP5003451B2 (ja) 樹脂モールドパッケージタイプの電子装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130527

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees