JP4822038B2 - ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム - Google Patents

ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム Download PDF

Info

Publication number
JP4822038B2
JP4822038B2 JP2001257688A JP2001257688A JP4822038B2 JP 4822038 B2 JP4822038 B2 JP 4822038B2 JP 2001257688 A JP2001257688 A JP 2001257688A JP 2001257688 A JP2001257688 A JP 2001257688A JP 4822038 B2 JP4822038 B2 JP 4822038B2
Authority
JP
Japan
Prior art keywords
lead frame
discrete
lead
package
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001257688A
Other languages
English (en)
Other versions
JP2003068958A (ja
Inventor
知加雄 池永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2001257688A priority Critical patent/JP4822038B2/ja
Priority to US10/226,239 priority patent/US20030057529A1/en
Publication of JP2003068958A publication Critical patent/JP2003068958A/ja
Application granted granted Critical
Publication of JP4822038B2 publication Critical patent/JP4822038B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Description

【０００１】
【発明の属する技術分野】
本発明は、ダイオード、トランジスタ、コンデンサー等の所謂ディスクリートの技術分野に属し、詳しくはディスクリートを封止したパッケージに関するものである。
【０００２】
【従来の技術】
近年、電子機器の軽薄短小化が進み、それに使用する各種電子部品に対しても同様に軽薄短小化が要求されている。ディスクリート（ダイオード、トランジスタ、コンデンサー等の単機能デバイス）向けのパッケージについても事情は同様であって、その小型化には背面実装型が提案されており、セラミック基板を用いて組み立て封止をしたものが知られている。ところが、このタイプのものは、セラミック部材が高価であるため、市場価格に合わないという問題点があった。
【０００３】
それに対し、図１に示すように、一括封止型のＱＦＮ（ Quad Flat Non-Leaded Package ）のようなパッケージ構造を採り、セラミック背面実装型パッケージと同じ構造としたディスクリート用パッケージが提案されている。この図１は製造途中で示しており、同図において、１と２はそれぞれリードフレームの端子部とダイパッド、３はそのリードフレームの裏面に貼り付けられた樹脂バリ防止用テープ、４はダイパッド２の上に搭載されたディスクリート素子、５はディスクリート素子上面の電極とリードフレームの端子部とを電気的に接続したワイヤー、６はワイヤーを含むディスクリート素子とリードフレームの端子部との外囲領域を一括封止したモールド樹脂であり、図示のように一括封止した後で、樹脂バリ防止用テープ３を剥離してダイシング用テープに貼り替えて、ダイシングにより個片化するものである。
【０００４】
【発明が解決しようとする課題】
上記した構成のディスクリート用パッケージは、リードフレームにダイパッドが存在しているため、パッケージ厚みは、リードフレーム基板の厚み、チップの厚み、ワイヤーの高さ、ワイヤートップからの樹脂厚の合計となり、０．５ｍｍ以下の実現が困難である。ディスクリートは、特殊用途として、水晶発振子のようなモジュール内に搭載されることがあり、その場合、モジュールの厚みを薄くするため、現在では０．４ｍｍ厚以下のパッケージが求められているが、上記のディスクリート用パッケージではこの要求に応えられず、また他に適当な部材が見当たらないのが現状である。
【０００５】
また、ディスクリートであるダイオード、トランジスタ、コンデンサー等のデバイスは、チップの背面に電極があるため、チップ裏面をメタライズし、リードフレームとはＡｕ−Ｓｉ共晶結合により４３０℃の高温でダイボンディングされているが、一括封止型ＱＦＮ構造を採った場合、樹脂バリ防止用テープの耐熱温度が低いため、ダイボンディングが上手くできないか、通常の導電性ペーストでは電気特性をデバイスによっては満足できず、特殊な導電性ペーストを開発して低温でのダイボンディングを行う必要があるといった問題点もある。
【０００６】
本発明は、このような問題点に鑑みてなされたものであり、その目的とするところは、部材費のコストダウンが可能で、総厚を極力薄くすることが可能なディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレームを提供することにある。
【０００７】
【課題を解決するための手段】
上記の目的を達成するため、本発明のディスクリート用パッケージは、樹脂で一括封止した後で個片化されたディスクリート用パッケージであって、裏面をメタライズされたディスクリート素子と、リードフレームにおける接続用の端子部と、ディスクリート素子上面の電極とリードフレームの端子部とを電気的に接続したワイヤーと、ディスクリート素子の裏面とリードフレームの端子部の裏面とがそれぞれ露出した状態で、ワイヤーを含むディスクリート素子とリードフレームの端子部との外囲領域を封止したモールド樹脂とを備え、端子部よりも厚さの薄いリード部を端子部側面に有しており、そのリード部の先端はパッケージの側面から露出していることを特徴とする。
【０００８】
そして、上記構成のディスクリート用パッケージは、接続用の端子部をその端子部よりも厚さの薄いリード部で接続したリードフレームを準備し、そのリードフレームの裏面に樹脂バリ防止用の耐熱性テープを貼り付け、その耐熱性テープの表側から裏面をメタライズされたディスクリート素子を搭載し、次いでディスクリート素子上面の電極とリードフレームの端子部とをワイヤーボンディングし、ワイヤーを含むディスクリート素子とリードフレームの端子部との外囲領域をモールド樹脂で一括封止した後、耐熱性テープを剥離してダイシング用テープに貼り替えて、端子部の側面にリード部を残して行うダイシングにより個片化することで製造することができる。
【０００９】
また、上記構成のディスクリート用パッケージに用いるリードフレームは、裏面をメタライズされたディスクリート素子と、リードフレームにおける接続用の端子部と、ディスクリート素子上面の電極とリードフレームの端子部とを電気的に接続したワイヤーと、ディスクリート素子の裏面とリードフレームの端子部の裏面とがそれぞれ露出した状態で、ワイヤーを含むディスクリート素子とリードフレームの端子部との外囲領域を封止したモールド樹脂とを備え、端子部よりも厚さの薄いリード部を端子部側面に有しており、そのリード部の先端はパッケージの側面から露出している、樹脂で一括封止した後で個片化されるディスクリート用パッケージに用いられるリードフレームであって、接続用の端子部がリード部で接続され、全体に格子状になった平面形状をしており、リード部はハーフエッチングが施されて端子部に比べて薄くなっていることを特徴とする。
【００１０】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。
【００１１】
図２は本発明に係るディスクリート用パッケージの一例を示す断面図であり、同図に示されるディスクリート用パッケージ１０は、裏面をメタライズされたディスクリート素子１１と、リードフレームの端子部１２と、ディスクリート素子上面の電極とリードフレームの端子部１２とを電気的に接続したワイヤー１３と、ディスクリート素子１１の裏面とリードフレームの端子部１２の裏面とがそれぞれ露出した状態で、ワイヤー１３を含むディスクリート素子１１とリードフレームの端子部１２との外囲領域を封止したモールド樹脂１４とを備えている。
【００１２】
図３（Ａ）は図２に示すディスクリート用パッケージ１０を製造するのに用いられるリードフレームを示す全体図、図３（Ｂ）は図３（Ａ）においてＰで示す部分の拡大図であり、このリードフレーム２０は、接続用の端子部１２をリード部２１で接続しており、全体に格子状になった平面形状をしている。また、端子部１２はリードフレーム基板自体の厚さがあるが、リード部２１はハーフエッチングが施されて端子部１２に比べて薄くなっている。なお、図３（Ｂ）において点線で示す部分２２はダイシングラインを示し、一点鎖線で示す部分２３はディスクリート素子の搭載位置を示している。
【００１３】
このリードフレーム２０を用いて図２に示すディスクリート用パッケージ１０を製造する手順を図４により次に説明する。まず、図４（Ａ）に示すように、リードフレーム２０の裏面に樹脂バリ防止用の耐熱性テープ２４を貼り付ける。次いで、図４（Ｂ）に示すように、その耐熱性テープ２４の所定位置に裏面をメタライズされたディスクリート素子１１を搭載する。続いて、図４（Ｃ）に示すように、ディスクリート素子上面の電極とリードフレームの端子部１２とをワイヤーボンディングしてから、図４（Ｄ）に示すように、ワイヤー１３を含むディスクリート素子１１とリードフレーム２０の端子部１２との外囲領域をモールド樹脂１４で一括封止する。その後、耐熱性テープ２４を剥離してダイシング用テープに貼り替えて、ダイシングにより個片化する。これにより、図１に示すディスクリート用パッケージ１０が得られる。
【００１４】
【実施例】
この実施例では、ダイオード素子をモールド樹脂で封止した構造の２ピン背面実装型パッケージを製造した。
【００１５】
まず、厚さ０．１５ｍｍの銅合金（古河電工製「ＥＦＴＥＣ６４Ｔ」）を使用して、ダイパッドが存在しない図３に示す如き一括封止型リードフレームを作製した。そして、そのリードフレームの裏面に樹脂バリ防止用の耐熱性テープ（日東電工製「ＴＲＭ６２５０」）を貼り付けた。次いで、裏面にメタライズされたダイオード素子を該テープ上に直接配置した。配置する場所は図３（Ｂ）にて一点鎖線で示すところである。この際、熱等の処理は施さなかった。
【００１６】
続いて、ワイヤーボンディングを行い、一括樹脂封止を行い、樹脂バリ防止用の耐熱性テープを剥離した。次いで、ダイシングテープ上に貼り付け、ダイシングを行い、一括検査し、紫外線照射により、該テープより個片化した。このようにして得られたダイオードパッケージの厚みは０．４ｍｍであった。
【００１７】
以上、本発明の実施の形態について詳細に説明してきたが、本発明によるディスクリート用パッケージ及びその製造方法は、上記実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは当然のことである。
【００１８】
【発明の効果】
本発明のディスクリート用パッケージは、樹脂で一括封止した後で個片化されたディスクリート用パッケージであって、裏面をメタライズされたディスクリート素子と、リードフレームにおける接続用の端子部と、ディスクリート素子上面の電極とリードフレームの端子部とを電気的に接続したワイヤーと、ディスクリート素子の裏面とリードフレームの端子部の裏面とがそれぞれ露出した状態で、ワイヤーを含むディスクリート素子とリードフレームの端子部との外囲領域を封止したモールド樹脂とを備え、端子部よりも厚さの薄いリード部を端子部側面に有しており、そのリード部の先端はパッケージの側面から露出していることを特徴としているので、ディスクリート素子の下にはダイパッドが存在しないため、パッケージの総厚を極力薄くすることが可能となった。
【００１９】
また、上記構成のディスクリート用パッケージの製造方法として、接続用の端子部がリード部で接続され、全体に格子状になった平面形状をしており、リード部はハーフエッチングが施されて端子部に比べて薄くなっている構成のリードフレームを用い、そのリードフレームの裏面に樹脂バリ防止用の耐熱性テープを貼り付け、その耐熱性テープの表側から裏面をメタライズされたディスクリート素子を搭載し、次いでディスクリート素子上面の電極とリードフレームの端子部とをワイヤーボンディングし、ワイヤーを含むディスクリート素子とリードフレームの端子部との外囲領域をモールド樹脂で一括封止した後、耐熱性テープを剥離してダイシング用テープに貼り替えて、端子部の側面にリード部を残して行うダイシングにより個片化する製造方法を採ることによって、製造時においては、高温でのダイボンディングを行うことなく、一括封止型ＱＦＮ構造にすることができるようになり、セラミック基板を用いる従来のパッケージ構造に比べて部材費のコストダウンを図ることができる。
【図面の簡単な説明】
【図１】 従来提案されているディスクリート用パッケージの構造を製造途中で示す断面図である。
【図２】 本発明に係るディスクリート用パッケージの一例を示す断面図である。
【図３】 図３（Ａ）は図２に示すディスクリート用パッケージを製造するのに用いられるリードフレームを示す全体図、図３（Ｂ）は図３（Ａ）においてＰで示す部分の拡大図である。
【図４】 図２に示すディスクリート用パッケージの製造手順を示す工程図である。
【符号の説明】
１０ ディスクリート用パッケージ
１１ ディスクリート素子
１２ 端子部
１３ ワイヤー
１４ モールド樹脂
２０ リードフレーム
２１ リード部
２２ ダイシングライン
２３ 搭載位置
２４ 耐熱性テープ

Claims (3)

  1. 樹脂で一括封止した後で個片化されたディスクリート用パッケージであって、裏面をメタライズされたディスクリート素子と、リードフレームにおける接続用の端子部と、ディスクリート素子上面の電極とリードフレームの端子部とを電気的に接続したワイヤーと、ディスクリート素子の裏面とリードフレームの端子部の裏面とがそれぞれ露出した状態で、ワイヤーを含むディスクリート素子とリードフレームの端子部との外囲領域を封止したモールド樹脂とを備え、端子部よりも厚さの薄いリード部を端子部側面に有しており、そのリード部の先端はパッケージの側面から露出していることを特徴とするディスクリート用パッケージ。
  2. 接続用の端子部をその端子部よりも厚さの薄いリード部で接続したリードフレームを準備し、そのリードフレームの裏面に樹脂バリ防止用の耐熱性テープを貼り付け、その耐熱性テープの表側から裏面をメタライズされたディスクリート素子を搭載し、次いでディスクリート素子上面の電極とリードフレームの端子部とをワイヤーボンディングし、ワイヤーを含むディスクリート素子とリードフレームの端子部との外囲領域をモールド樹脂で一括封止した後、耐熱性テープを剥離してダイシング用テープに貼り替えて、端子部の側面にリード部を残して行うダイシングにより個片化することを特徴とするディスクリート用パッケージの製造方法。
  3. 裏面をメタライズされたディスクリート素子と、リードフレームにおける接続用の端子部と、ディスクリート素子上面の電極とリードフレームの端子部とを電気的に接続したワイヤーと、ディスクリート素子の裏面とリードフレームの端子部の裏面とがそれぞれ露出した状態で、ワイヤーを含むディスクリート素子とリードフレームの端子部との外囲領域を封止したモールド樹脂とを備え、端子部よりも厚さの薄いリード部を端子部側面に有しており、そのリード部の先端はパッケージの側面から露出している、樹脂で一括封止した後で個片化されるディスクリート用パッケージに用いられるリードフレームであって、接続用の端子部がリード部で接続され、全体に格子状になった平面形状をしており、リード部はハーフエッチングが施されて端子部に比べて薄くなっていることを特徴とするリードフレーム。
JP2001257688A 2001-08-28 2001-08-28 ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム Expired - Lifetime JP4822038B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001257688A JP4822038B2 (ja) 2001-08-28 2001-08-28 ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム
US10/226,239 US20030057529A1 (en) 2001-08-28 2002-08-23 Package for a discrete device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001257688A JP4822038B2 (ja) 2001-08-28 2001-08-28 ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム

Publications (2)

Publication Number Publication Date
JP2003068958A JP2003068958A (ja) 2003-03-07
JP4822038B2 true JP4822038B2 (ja) 2011-11-24

Family

ID=19085310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001257688A Expired - Lifetime JP4822038B2 (ja) 2001-08-28 2001-08-28 ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム

Country Status (2)

Country Link
US (1) US20030057529A1 (ja)
JP (1) JP4822038B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5052742B2 (ja) * 2004-07-22 2012-10-17 パナソニック株式会社 送信装置及びそれを用いた通信システム
JP4606149B2 (ja) 2004-12-16 2011-01-05 パナソニック株式会社 受信装置及び受信方法
WO2006079865A1 (en) * 2005-01-27 2006-08-03 Infineon Technologies Ag Semiconductor package and method of assembling the same
WO2006090199A1 (en) * 2005-02-28 2006-08-31 Infineon Technologies Ag Semiconductor package, a panel and methods of assembling the same
WO2007004986A1 (en) * 2005-07-06 2007-01-11 Infineon Technologies Ag An integrated circuit package and a method for manufacturing an integrated circuit package
US7439610B2 (en) * 2006-06-16 2008-10-21 M/A-Com, Inc. High power shunt switch with high isolation and ease of assembly
JP5822468B2 (ja) 2011-01-11 2015-11-24 ローム株式会社 半導体装置
US20190097524A1 (en) * 2011-09-13 2019-03-28 Fsp Technology Inc. Circuit having snubber circuit in power supply device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61182036U (ja) * 1985-05-02 1986-11-13
JP3500015B2 (ja) * 1996-09-25 2004-02-23 三洋電機株式会社 半導体装置及びその製造方法
TW473965B (en) * 2000-09-04 2002-01-21 Siliconware Precision Industries Co Ltd Thin type semiconductor device and the manufacturing method thereof
JP2004063615A (ja) * 2002-07-26 2004-02-26 Nitto Denko Corp 半導体装置の製造方法、半導体装置製造用接着シートおよび半導体装置

Also Published As

Publication number Publication date
US20030057529A1 (en) 2003-03-27
JP2003068958A (ja) 2003-03-07

Similar Documents

Publication Publication Date Title
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US6703696B2 (en) Semiconductor package
JPH09199637A (ja) 樹脂封止型半導体装置及びその製造方法
JP2001203310A (ja) リード付き成形パッケージ中のフリップ・チップおよびその製造方法
JPH07321252A (ja) 樹脂封止型半導体装置
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
TW569406B (en) Semiconductor device and the manufacturing method thereof
JP4822038B2 (ja) ディスクリート用パッケージ及びその製造方法並びにそれに用いるリードフレーム
JP4840893B2 (ja) 樹脂封止型半導体装置用フレーム
US20020048851A1 (en) Process for making a semiconductor package
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001267484A (ja) 半導体装置およびその製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JPH08115941A (ja) 半導体装置
JP2000150725A (ja) 半導体装置およびその製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JP2002026192A (ja) リードフレーム
JP2002026190A (ja) 樹脂封止型半導体装置
JP2003188332A (ja) 半導体装置およびその製造方法
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
JPH0637221A (ja) 樹脂封止型半導体装置
JP4311294B2 (ja) 電子装置およびその製造方法
JP2000114449A (ja) 半導体装置とそのリードフレーム及びその製造方法
JPH1126643A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110824

R150 Certificate of patent or registration of utility model

Ref document number: 4822038

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

EXPY Cancellation because of completion of term