JP2001203310A - リード付き成形パッケージ中のフリップ・チップおよびその製造方法 - Google Patents
リード付き成形パッケージ中のフリップ・チップおよびその製造方法Info
- Publication number
- JP2001203310A JP2001203310A JP2000381293A JP2000381293A JP2001203310A JP 2001203310 A JP2001203310 A JP 2001203310A JP 2000381293 A JP2000381293 A JP 2000381293A JP 2000381293 A JP2000381293 A JP 2000381293A JP 2001203310 A JP2001203310 A JP 2001203310A
- Authority
- JP
- Japan
- Prior art keywords
- die
- lead frame
- leads
- chip device
- leadframe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】 (修正有)
【課題】 リードフレーム、ダイおよびモールド・コン
パウンドを含むチップ・デバイスを提供する。 【解決手段】 ダイ12の背面14が金属化され、ダイ
12がリードフレームに結合されるときにダイ12をカ
プセル化するモールド・コンパウンド13内に画定され
たウィンドウを介して露出される。リードフレーム上の
リード20はダイ12上のソースおよびゲートの各端子
と結合され、ダイ12の金属化された背面14はドレイ
ン端子として機能する。
パウンドを含むチップ・デバイスを提供する。 【解決手段】 ダイ12の背面14が金属化され、ダイ
12がリードフレームに結合されるときにダイ12をカ
プセル化するモールド・コンパウンド13内に画定され
たウィンドウを介して露出される。リードフレーム上の
リード20はダイ12上のソースおよびゲートの各端子
と結合され、ダイ12の金属化された背面14はドレイ
ン端子として機能する。
Description
【0001】
【発明の属する技術分野】本発明はフリップ・チップ用
の改良されたパッケージおよびパッケージング方法、特
に、ダイをリードフレームに取り付け、次いでダイ背面
が露出するように相対的に薄いパッケージ内にそれを収
容するフリップ・チップに関する。
の改良されたパッケージおよびパッケージング方法、特
に、ダイをリードフレームに取り付け、次いでダイ背面
が露出するように相対的に薄いパッケージ内にそれを収
容するフリップ・チップに関する。
【0002】
【従来の技術】パワー・トランジスタ・パッケージで
は、当分野の技術者は今なお、一般にチップおよびワイ
ヤ・ボンド相互接続技術を使用している。例えば、ダイ
取付け、ワイヤ・ボンディング、モールディングなどす
べての全工程段階が必要となるので、製造工程の流れを
単純化することは困難である。その結果、ダイの最大寸
法に制限が課される。すなわち、パワー・トランジスタ
・パッケージはシングル・ダイの適用例に適している。
複数のダイを含むパワー・トランジスタ・パッケージ用
の分離された金属パッドを形成するのは非常に難しいか
らである。
は、当分野の技術者は今なお、一般にチップおよびワイ
ヤ・ボンド相互接続技術を使用している。例えば、ダイ
取付け、ワイヤ・ボンディング、モールディングなどす
べての全工程段階が必要となるので、製造工程の流れを
単純化することは困難である。その結果、ダイの最大寸
法に制限が課される。すなわち、パワー・トランジスタ
・パッケージはシングル・ダイの適用例に適している。
複数のダイを含むパワー・トランジスタ・パッケージ用
の分離された金属パッドを形成するのは非常に難しいか
らである。
【0003】チップ・デバイスのパッケージ化を改良す
る最近の試みの中に、リードフレームをダイに直接結合
する方法が含まれる。しかし、この技術は薄型パッケー
ジの製造に適していない。このため、このようなパッケ
ージもワイヤ・ボンド相互接続技術を用いたパッケージ
も厚くなる傾向がある。
る最近の試みの中に、リードフレームをダイに直接結合
する方法が含まれる。しかし、この技術は薄型パッケー
ジの製造に適していない。このため、このようなパッケ
ージもワイヤ・ボンド相互接続技術を用いたパッケージ
も厚くなる傾向がある。
【0004】
【発明が解決しようとする課題】本発明は、複数のリー
ドを含むリードフレームと、リードフレームに結合され
たダイとを含むチップ・デバイスを提供する。
ドを含むリードフレームと、リードフレームに結合され
たダイとを含むチップ・デバイスを提供する。
【0005】
【課題を解決するための手段】ダイは、金属化された背
面、ならびに金属化された背面とは反対側のソース端子
およびゲート端子を含んでいる。リードフレームのリー
ドが各端子と直接結合されるように、ダイはリードフレ
ームと結合されている。チップ・デバイスはまた、その
内部に画定されたウィンドウを含むボディを含んでい
る。ダイの金属化された背面がウィンドウに隣接するよ
うに、ボディがリードフレームの少なくとも一部分とダ
イの周辺に配置されている。
面、ならびに金属化された背面とは反対側のソース端子
およびゲート端子を含んでいる。リードフレームのリー
ドが各端子と直接結合されるように、ダイはリードフレ
ームと結合されている。チップ・デバイスはまた、その
内部に画定されたウィンドウを含むボディを含んでい
る。ダイの金属化された背面がウィンドウに隣接するよ
うに、ボディがリードフレームの少なくとも一部分とダ
イの周辺に配置されている。
【0006】本発明の一態様によれば、ダイははんだバ
ンプでリードフレームと結合されている。
ンプでリードフレームと結合されている。
【0007】本発明の他の態様によれば、チップ・デバ
イスは2個のダイを含む。
イスは2個のダイを含む。
【0008】本発明の他の態様によれば、チップ・デバ
イスを作製する方法は、複数のリードとダイ取付けパッ
ドおよびポストを含むリードフレームを準備すること、
ダイをダイ取付けパッドおよびポストに結合すること、
ならびにダイの金属化された背面がパッケージ・モール
ド内に画定されたウィンドウに隣接するように、リード
フレームの少なくとも一部分とダイをカプセル化するこ
とを含んでいる。
イスを作製する方法は、複数のリードとダイ取付けパッ
ドおよびポストを含むリードフレームを準備すること、
ダイをダイ取付けパッドおよびポストに結合すること、
ならびにダイの金属化された背面がパッケージ・モール
ド内に画定されたウィンドウに隣接するように、リード
フレームの少なくとも一部分とダイをカプセル化するこ
とを含んでいる。
【0009】本発明の他の態様によれば、この方法はリ
ードフレームのリードを構成することを含んでいる。
ードフレームのリードを構成することを含んでいる。
【0010】本発明の他の態様によれば、リードを構成
することは、リードからバリと樹脂を除去すること、ダ
ムバーを除去すること、およびリードをはんだメッキす
ることを含んでいる。
することは、リードからバリと樹脂を除去すること、ダ
ムバーを除去すること、およびリードをはんだメッキす
ることを含んでいる。
【0011】本発明の他の態様によれば、リードフレー
ムは予備メッキしたリードを備えている。
ムは予備メッキしたリードを備えている。
【0012】本発明の他の態様によれば、リードフレー
ムは予備メッキしたリードと予備成形したリードを備え
ている。
ムは予備メッキしたリードと予備成形したリードを備え
ている。
【0013】本発明の他の態様によれば、リードフレー
ムは2個のダイ取付けパッドおよびポストを備え、第1
のダイは第1のダイ取付けパッドおよびポストに結合さ
れ、第2のダイは第2のダイ取付けパッドおよびポスト
に結合されている。
ムは2個のダイ取付けパッドおよびポストを備え、第1
のダイは第1のダイ取付けパッドおよびポストに結合さ
れ、第2のダイは第2のダイ取付けパッドおよびポスト
に結合されている。
【0014】本発明の他の態様によれば、ダイははんだ
バンプを介してリードフレーム・ダイ取付けパッドおよ
びポストに結合され、はんだバンプがリフローされる。
バンプを介してリードフレーム・ダイ取付けパッドおよ
びポストに結合され、はんだバンプがリフローされる。
【0015】したがつて、本発明は、より薄いパッケー
ジを含むが、より大きなダイを収容できるチップ・デバ
イスを提供する。実際、ワイヤ・ボンド部品に対しダイ
面積の70%もの増加が実現できる。さらに、本発明は
同じパッケージに複数のダイを実装することができる。
本発明は、高電流を運搬できる(リードフレーム・ベー
スの)低抵抗径路を用いてダイとダイの接続を実現する
ことができる。その上、本発明は、特に予備メッキされ
予備成形されたリードフレームが提供される実施形態に
おいて、簡略化された製造方法を提供する。
ジを含むが、より大きなダイを収容できるチップ・デバ
イスを提供する。実際、ワイヤ・ボンド部品に対しダイ
面積の70%もの増加が実現できる。さらに、本発明は
同じパッケージに複数のダイを実装することができる。
本発明は、高電流を運搬できる(リードフレーム・ベー
スの)低抵抗径路を用いてダイとダイの接続を実現する
ことができる。その上、本発明は、特に予備メッキされ
予備成形されたリードフレームが提供される実施形態に
おいて、簡略化された製造方法を提供する。
【0016】本発明の他の特徴および利点は、図面を参
照しながら、以下の好ましい例示的実施形態の詳細な説
明を読み、理解すれば理解されるであろう。図面では同
じ数字は同様の要素を示す。
照しながら、以下の好ましい例示的実施形態の詳細な説
明を読み、理解すれば理解されるであろう。図面では同
じ数字は同様の要素を示す。
【0017】
【発明の実施の形態】チップ・デバイスまたは半導体デ
バイス10はリードフレーム11、チップまたはダイ1
2、およびモールド・コンパウンドまたはボディ13を
含む。ダイの背面14は金属化されることが好ましい。
バイス10はリードフレーム11、チップまたはダイ1
2、およびモールド・コンパウンドまたはボディ13を
含む。ダイの背面14は金属化されることが好ましい。
【0018】図2は複数のリード20とダイ取付けパッ
ド21aおよびポスト22aを含むリードフレーム11
aを示す。リードフレームは銅製のベースからなり、ダ
イ取付けパッドおよびポスト上に銀メッキまたはニッケ
ルメッキされていることが好ましい。図3はリードフレ
ーム11aに類似のリードフレーム11bを示す。リー
ドフレーム11bは2組のダイ取付けパッドおよびポス
ト22bを含み、したがって2個のチップまたはダイを
含むチップ・デバイスに使用される。即ち、複数のダイ
を有するチップ・デバイスが作製できる。図3は2個の
ダイ取付けパッドを示すが、3個以上のダイ取付けパッ
ドを有するリードフレームを使用することもでき、した
がって、3個以上のダイを有するチップ・デバイスが作
製され得ることは、当分野の技術者には容易に明らかな
はずである。
ド21aおよびポスト22aを含むリードフレーム11
aを示す。リードフレームは銅製のベースからなり、ダ
イ取付けパッドおよびポスト上に銀メッキまたはニッケ
ルメッキされていることが好ましい。図3はリードフレ
ーム11aに類似のリードフレーム11bを示す。リー
ドフレーム11bは2組のダイ取付けパッドおよびポス
ト22bを含み、したがって2個のチップまたはダイを
含むチップ・デバイスに使用される。即ち、複数のダイ
を有するチップ・デバイスが作製できる。図3は2個の
ダイ取付けパッドを示すが、3個以上のダイ取付けパッ
ドを有するリードフレームを使用することもでき、した
がって、3個以上のダイを有するチップ・デバイスが作
製され得ることは、当分野の技術者には容易に明らかな
はずである。
【0019】図3Aは、ダイとダイとの接続を提供する
ダイ2個用の共通のダイ取付けパッド21cを含むリー
ドフレーム11cを示す。このようなリードフレームを
使用して2個のダイを結合することにより、高電流を運
搬できる低抵抗径路が実現される。例えば、MOSFE
Tデバイスでは、これによって双方向スイッチの作製が
可能となる(共通ソース・コンタクト)。
ダイ2個用の共通のダイ取付けパッド21cを含むリー
ドフレーム11cを示す。このようなリードフレームを
使用して2個のダイを結合することにより、高電流を運
搬できる低抵抗径路が実現される。例えば、MOSFE
Tデバイスでは、これによって双方向スイッチの作製が
可能となる(共通ソース・コンタクト)。
【0020】図4はダイまたはチップ12を示す。上記
の通り、ダイの背面14は背面金属化されることが好ま
しい。ダイの上面30は皮膜で保護され、複数のはんだ
バンプ31を含むことが好ましい。大部分のはんだバン
プは、チップのソース領域32をリードフレームのリー
ドに接続する働きをする。はんだバンプ33はゲート・
バンプとして働き、したがってチップのゲート領域34
をダイ取付け用ポスト22を介してリードフレームのゲ
ート・リードに結合する。
の通り、ダイの背面14は背面金属化されることが好ま
しい。ダイの上面30は皮膜で保護され、複数のはんだ
バンプ31を含むことが好ましい。大部分のはんだバン
プは、チップのソース領域32をリードフレームのリー
ドに接続する働きをする。はんだバンプ33はゲート・
バンプとして働き、したがってチップのゲート領域34
をダイ取付け用ポスト22を介してリードフレームのゲ
ート・リードに結合する。
【0021】はんだバンプの配列を備えるチップがダイ
取付けパッドおよびポストに接触させられると、チップ
をリードフレームに取付け、チップとリードフレームの
間に良好な接触をもたらすため、好ましくは熱ではんだ
がリフローさせられる。
取付けパッドおよびポストに接触させられると、チップ
をリードフレームに取付け、チップとリードフレームの
間に良好な接触をもたらすため、好ましくは熱ではんだ
がリフローさせられる。
【0022】はんだがリフローされると、チップとダイ
取付けパッドおよびポストがモールド・コンパウンド1
3で包み込まれるように、チップ・デバイスがモールド
・コンパウンドでカプセル化される。
取付けパッドおよびポストがモールド・コンパウンド1
3で包み込まれるように、チップ・デバイスがモールド
・コンパウンドでカプセル化される。
【0023】図5を見るとわかるように、モールド・コ
ンパウンド13はその内部に画定されたウィンドウ40
を含んでいる。ダイの金属化された背面14がウィンド
ウに隣接するように、チップ・デバイスがモールド・コ
ンパウンドでカプセル化される。図1Cを見るとわかる
ように、金属化された背面14がモールド・コンパウン
ド13の背面41と実質的に同一平面になるように、背
面14が少なくとも部分的にウィンドウ40内にあるこ
とが好ましい。したがって、チップ・デバイスがモール
ド・コンパウンドでカプセル化された後、ダイの金属化
された背面がウィンドウを介して露出させられる。チッ
プ・デバイスが使用のため回路板上に配置されたとき、
ダイのこの露出背面はチップ・デバイスのドレイン端子
として働く。
ンパウンド13はその内部に画定されたウィンドウ40
を含んでいる。ダイの金属化された背面14がウィンド
ウに隣接するように、チップ・デバイスがモールド・コ
ンパウンドでカプセル化される。図1Cを見るとわかる
ように、金属化された背面14がモールド・コンパウン
ド13の背面41と実質的に同一平面になるように、背
面14が少なくとも部分的にウィンドウ40内にあるこ
とが好ましい。したがって、チップ・デバイスがモール
ド・コンパウンドでカプセル化された後、ダイの金属化
された背面がウィンドウを介して露出させられる。チッ
プ・デバイスが使用のため回路板上に配置されたとき、
ダイのこの露出背面はチップ・デバイスのドレイン端子
として働く。
【0024】チップ・デバイスにモールド・コンパウン
ド13が加えられると、チップ・デバイスの「パッケー
ジ」が実質的に完成される。ダムバー50が取り除か
れ、製造プロセス中に蓄積したバリや樹脂がリードから
除去される。望むなら、チップ・デバイスの識別のため
に、ウィンドウを含む表面とは反対側のモールド・コン
パウンドの上面51が図6に示すようにレーザまたはイ
ンキマーク付けされる。次いでリードがはんだ付けされ
て、リード末端からレール52が取り除かれる。次い
で、チップが回路板上に配置され得るように、リードを
曲げまたは成形することによって、リードが構成され
る。図1Cを見るとわかるように、リード末端がダイの
露出背面14と本質的に同一平面になるようにリードが
構成される。
ド13が加えられると、チップ・デバイスの「パッケー
ジ」が実質的に完成される。ダムバー50が取り除か
れ、製造プロセス中に蓄積したバリや樹脂がリードから
除去される。望むなら、チップ・デバイスの識別のため
に、ウィンドウを含む表面とは反対側のモールド・コン
パウンドの上面51が図6に示すようにレーザまたはイ
ンキマーク付けされる。次いでリードがはんだ付けされ
て、リード末端からレール52が取り除かれる。次い
で、チップが回路板上に配置され得るように、リードを
曲げまたは成形することによって、リードが構成され
る。図1Cを見るとわかるように、リード末端がダイの
露出背面14と本質的に同一平面になるようにリードが
構成される。
【0025】代わりの製造プロセスによれば、製造プロ
セスの開始前にリードフレームが予備メッキされる。リ
ードフレームはNiPdで予備メッキされることが好ま
しい。リードがはんだ付けされるステップがもはや必要
でない点を除き、この製造プロセスは上述と同様に進行
する。
セスの開始前にリードフレームが予備メッキされる。リ
ードフレームはNiPdで予備メッキされることが好ま
しい。リードがはんだ付けされるステップがもはや必要
でない点を除き、この製造プロセスは上述と同様に進行
する。
【0026】さらに、製造プロセスの他の実施形態によ
れば、リードフレームのリードが「予備成形」される。
製造プロセスの前に、図7Aおよび図7Bを見ればわか
るように、リードフレームがNiPdでメッキされ、リ
ードフレームのリードが予備成形され形づけられること
が好ましい。したがって、この製造プロセスは上に概説
したように進行するが、リードをはんだ付けし、リード
を形付けるステップはもはや必要でない。
れば、リードフレームのリードが「予備成形」される。
製造プロセスの前に、図7Aおよび図7Bを見ればわか
るように、リードフレームがNiPdでメッキされ、リ
ードフレームのリードが予備成形され形づけられること
が好ましい。したがって、この製造プロセスは上に概説
したように進行するが、リードをはんだ付けし、リード
を形付けるステップはもはや必要でない。
【0027】したがって、リードフレームが予備メッキ
され及び/又はリードが予備成形される本発明によるチ
ップ・デバイスを製造するためのリードフレームを提供
することにより、製造プロセスが簡略化され短縮され
る。これによって、より迅速、効率的で、安価な製造プ
ロセスを実現することが可能となる。
され及び/又はリードが予備成形される本発明によるチ
ップ・デバイスを製造するためのリードフレームを提供
することにより、製造プロセスが簡略化され短縮され
る。これによって、より迅速、効率的で、安価な製造プ
ロセスを実現することが可能となる。
【0028】ダイ12は当技術分野で多くの応用例で公
知の従来の方式で製造され得る。
知の従来の方式で製造され得る。
【0029】したがって、本発明は、単一のリードフレ
ームを用い、ダイの金属化された背面をドレイン・コン
タクトとして使用することにより、より大きなダイを収
容することのできる、より薄いパッケージを含むチップ
・デバイスを提供する。実際に、ワイヤ・ボンディング
された部品上のダイ面積の最高70%までの増加が実現
できる。さらに、本発明は、特に予備メッキされ予備成
形されたリードフレームを提供する実施形態では、簡略
化された製造プロセスを提供する。
ームを用い、ダイの金属化された背面をドレイン・コン
タクトとして使用することにより、より大きなダイを収
容することのできる、より薄いパッケージを含むチップ
・デバイスを提供する。実際に、ワイヤ・ボンディング
された部品上のダイ面積の最高70%までの増加が実現
できる。さらに、本発明は、特に予備メッキされ予備成
形されたリードフレームを提供する実施形態では、簡略
化された製造プロセスを提供する。
【0030】本発明を特定の例示的実施形態に関して説
明してきたが、添付の特許請求の範囲に含まれるあらゆ
る改良例や同等均等物を包含するものであることを理解
されたい。
明してきたが、添付の特許請求の範囲に含まれるあらゆ
る改良例や同等均等物を包含するものであることを理解
されたい。
【図1A】本発明によるチップ・デバイスの上面図であ
る。
る。
【図1B】本発明によるチップ・デバイスの底面図であ
る。
る。
【図1C】本発明によるチップ・デバイスの図1Aの線
A−A’に沿った断面図である。
A−A’に沿った断面図である。
【図1D】本発明によるチップ・デバイスの側面図であ
る。
る。
【図2】本発明によるチップ・デバイスの製作に使用す
るリードフレームの上面図である。
るリードフレームの上面図である。
【図3】本発明によるチップ・デバイスの製作に使用す
る代替リードフレームの上面図である。
る代替リードフレームの上面図である。
【図3A】図3に示すリードフレームと2個のダイ用の
共通ダイ取付けパッドの上面図である。
共通ダイ取付けパッドの上面図である。
【図4】本発明によるチップ・デバイスの製作に使用す
るダイの上面図である。
るダイの上面図である。
【図5】リードフレームに結合されモールド・コンパウ
ンドでカプセル封じされたダイの底面図である。
ンドでカプセル封じされたダイの底面図である。
【図6】ダムバーを除去しモールド・コンパウンドにマ
ークを付けた、リードフレームに結合されたダイをカプ
セル封じするモールド・コンパウンドの上面図である。
ークを付けた、リードフレームに結合されたダイをカプ
セル封じするモールド・コンパウンドの上面図である。
【図7A】本発明の代替実施形態によるチップ・デバイ
スの作製に使用する予備メッキされ予備成形されたリー
ドフレームの上面図である。
スの作製に使用する予備メッキされ予備成形されたリー
ドフレームの上面図である。
【図7B】図7Aに示すリードフレームの線A−Aに沿
った断面図である。
った断面図である。
10 チップ・デバイスまたは半導体デバイス 11 リードフレーム 12 チップまたはダイ 13 モールド・コンパウンドまたはボディ 14 ダイ背面 20 リード 21 パッド 22 ポスト 30 ダイ上面 31 はんだバンプ 32 チップのソース領域 33 はんだバンプ 34 チップのゲート領域 40 ウィンドウ 41 モールド・コンパウンド背面 50 ダムバー 51 モールド・コンパウンド上面 52 レール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロメル エヌ、マナタド フィリピン国 セブ、マンダウー シテ ィ、スバングダク、 エイチ、コルテス ストリート 1101
Claims (17)
- 【請求項1】 複数のリードを含むリードフレームと、 金属化された背面を含み、金属化された背面とは反対側
にソース端子とゲート端子をさらに含み、リードフレー
ムのリードが前記端子と直接結合されるようにリードフ
レームに結合されているダイと、 その内部に画定されたウィンドウを有し、リードフレー
ムの少なくとも一部分とダイとを包み込むボディとを備
えるチップ・デバイスであって、金属化された背面がウ
ィンドウに隣接するように、ダイがボディに対して位置
決めされているチップ・デバイス。 - 【請求項2】 ダイがはんだバンプでリードフレームに
結合されている請求項1に記載のチップ・デバイス。 - 【請求項3】 リードフレームが各端子と結合される箇
所で、リードフレームが銀メッキされている請求項1に
記載のチップ・デバイス。 - 【請求項4】 リードフレームが各端子と結合される箇
所で、リードフレームがニッケル・メッキされている請
求項1に記載のチップ・デバイス。 - 【請求項5】 2個のダイを備え、各ダイが、金属化さ
れた背面を含み、さらに金属化された背面と反対側にソ
ース端子とゲート端子を含み、リードフレームのリード
が前記端子と直接結合されるように、前記ダイがリード
フレームの対応するダイ取付けパッドと結合され、ボデ
ィがその内部に画定された2個のウィンドウを含み、金
属化された背面が対応するウィンドウに隣接するよう
に、前記ダイがボディに対して位置決めされている請求
項1に記載のチップ・デバイス。 - 【請求項6】 ダイ取付けパッドが互いに結合されてい
る請求項5に記載のチップ・デバイス。 - 【請求項7】 チップ・デバイスを製作する方法であっ
て、 リードを含むリードフレームを準備すること、 金属化された背面を含むダイを準備すること、 ダイをリードフレームに結合すること、ならびにダイの
金属化された背面がボディ内に画定されたウィンドウに
隣接するように、ボディでダイをカプセル化することを
含む方法。 - 【請求項8】 複数のリードを構成することをさらに含
む請求項7に記載の方法。 - 【請求項9】 リードフレームからダムバーを除き、リ
ードからバリと樹脂を除き、リードをはんだメッキする
ことをさらに含む請求項8に記載の方法。 - 【請求項10】 ウィンドウと反対側の表面でボディに
マーク付けすることをさらに含む請求項7に記載の方
法。 - 【請求項11】 マーク付けをレーザで行う請求項10
に記載の方法。 - 【請求項12】 マーク付けをインキで行う請求項10
に記載の方法。 - 【請求項13】 リードフレームが予備メッキしたリー
ドを備えている請求項7に記載の方法。 - 【請求項14】 リードフレームが予備成形したリード
を備えている請求項7に記載の方法。 - 【請求項15】 リードフレームが予備メッキしたリー
ドと予備成形したリードを備えている請求項7に記載の
方法。 - 【請求項16】 ダイがはんだバンプを介してリードフ
レーム・ダイ取付けパッドおよびポストに結合され、は
んだバンプがリフローされる請求項7に記載の方法。 - 【請求項17】 リードフレームが2個のダイ取付けパ
ッドおよびポストを備え、それぞれ金属化された背面を
含む2個のダイを準備すること、2個のダイのうち第1
のダイを第1のダイ取付けパッドおよびポストに結合す
ること、および2個のダイのうち第2のダイを第2のダ
イ取付けパッドおよびポストに結合することをさらに含
む請求項7に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/464,885 US6720642B1 (en) | 1999-12-16 | 1999-12-16 | Flip chip in leaded molded package and method of manufacture thereof |
US464885 | 1999-12-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001203310A true JP2001203310A (ja) | 2001-07-27 |
Family
ID=23845652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000381293A Abandoned JP2001203310A (ja) | 1999-12-16 | 2000-12-15 | リード付き成形パッケージ中のフリップ・チップおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (5) | US6720642B1 (ja) |
JP (1) | JP2001203310A (ja) |
DE (1) | DE10062542A1 (ja) |
TW (1) | TW473966B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005515618A (ja) * | 2001-10-22 | 2005-05-26 | フェアチャイルド セミコンダクター コーポレイション | 薄い熱的に強化されたflmpパッケージ |
CN100390979C (zh) * | 2002-10-03 | 2008-05-28 | 费尔奇尔德半导体公司 | 半导体封装、电子装置及它们的制备方法 |
JP2008527740A (ja) * | 2005-01-13 | 2008-07-24 | フェアチャイルド・セミコンダクター・コーポレーション | 標準占有面積を含む半導体ダイパッケージ及びその製造方法 |
Families Citing this family (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6754471B1 (en) * | 1999-12-06 | 2004-06-22 | Skyworks Solutions, Inc. | Surface acoustic wave filter packaging |
US6720642B1 (en) * | 1999-12-16 | 2004-04-13 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
US6870254B1 (en) | 2000-04-13 | 2005-03-22 | Fairchild Semiconductor Corporation | Flip clip attach and copper clip attach on MOSFET device |
US6989588B2 (en) * | 2000-04-13 | 2006-01-24 | Fairchild Semiconductor Corporation | Semiconductor device including molded wireless exposed drain packaging |
US6661082B1 (en) * | 2000-07-19 | 2003-12-09 | Fairchild Semiconductor Corporation | Flip chip substrate design |
US6753605B2 (en) * | 2000-12-04 | 2004-06-22 | Fairchild Semiconductor Corporation | Passivation scheme for bumped wafers |
US6798044B2 (en) * | 2000-12-04 | 2004-09-28 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package with two dies |
US6469384B2 (en) * | 2001-02-01 | 2002-10-22 | Fairchild Semiconductor Corporation | Unmolded package for a semiconductor device |
US6777786B2 (en) * | 2001-03-12 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor device including stacked dies mounted on a leadframe |
US7084488B2 (en) | 2001-08-01 | 2006-08-01 | Fairchild Semiconductor Corporation | Packaged semiconductor device and method of manufacture using shaped die |
US7122884B2 (en) * | 2002-04-16 | 2006-10-17 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
US7061077B2 (en) | 2002-08-30 | 2006-06-13 | Fairchild Semiconductor Corporation | Substrate based unmolded package including lead frame structure and semiconductor die |
DE10243699B4 (de) * | 2002-09-20 | 2005-01-05 | Festo Ag & Co. | Verfahren zur Herstellung eines Mikroventils |
US6943434B2 (en) * | 2002-10-03 | 2005-09-13 | Fairchild Semiconductor Corporation | Method for maintaining solder thickness in flipchip attach packaging processes |
US7217594B2 (en) * | 2003-02-11 | 2007-05-15 | Fairchild Semiconductor Corporation | Alternative flip chip in leaded molded package design and method for manufacture |
US7196313B2 (en) * | 2004-04-02 | 2007-03-27 | Fairchild Semiconductor Corporation | Surface mount multi-channel optocoupler |
CA2567285A1 (en) * | 2004-05-18 | 2005-11-24 | Silverbrook Research Pty Ltd | Method and apparatus for security document tracking |
DE102004041088B4 (de) * | 2004-08-24 | 2009-07-02 | Infineon Technologies Ag | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung |
CN101213663B (zh) * | 2005-06-30 | 2010-05-19 | 费查尔德半导体有限公司 | 半导体管芯封装及其制作方法 |
US20070045785A1 (en) * | 2005-08-30 | 2007-03-01 | Noquil Jonathan A | Reversible-multiple footprint package and method of manufacturing |
US7285849B2 (en) * | 2005-11-18 | 2007-10-23 | Fairchild Semiconductor Corporation | Semiconductor die package using leadframe and clip and method of manufacturing |
US20090057852A1 (en) * | 2007-08-27 | 2009-03-05 | Madrid Ruben P | Thermally enhanced thin semiconductor package |
US7371616B2 (en) * | 2006-01-05 | 2008-05-13 | Fairchild Semiconductor Corporation | Clipless and wireless semiconductor die package and method for making the same |
US20070164428A1 (en) * | 2006-01-18 | 2007-07-19 | Alan Elbanhawy | High power module with open frame package |
US7541221B2 (en) * | 2006-02-04 | 2009-06-02 | Stats Chippac Ltd. | Integrated circuit package system with leadfinger support |
US7868432B2 (en) * | 2006-02-13 | 2011-01-11 | Fairchild Semiconductor Corporation | Multi-chip module for battery power control |
US7768075B2 (en) * | 2006-04-06 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die packages using thin dies and metal substrates |
US7618896B2 (en) * | 2006-04-24 | 2009-11-17 | Fairchild Semiconductor Corporation | Semiconductor die package including multiple dies and a common node structure |
US7656024B2 (en) | 2006-06-30 | 2010-02-02 | Fairchild Semiconductor Corporation | Chip module for complete power train |
US7564124B2 (en) * | 2006-08-29 | 2009-07-21 | Fairchild Semiconductor Corporation | Semiconductor die package including stacked dice and heat sink structures |
US8106501B2 (en) * | 2008-12-12 | 2012-01-31 | Fairchild Semiconductor Corporation | Semiconductor die package including low stress configuration |
US7768105B2 (en) * | 2007-01-24 | 2010-08-03 | Fairchild Semiconductor Corporation | Pre-molded clip structure |
US7821116B2 (en) * | 2007-02-05 | 2010-10-26 | Fairchild Semiconductor Corporation | Semiconductor die package including leadframe with die attach pad with folded edge |
KR101391925B1 (ko) * | 2007-02-28 | 2014-05-07 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형 |
KR101489325B1 (ko) * | 2007-03-12 | 2015-02-06 | 페어차일드코리아반도체 주식회사 | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 |
US7659531B2 (en) * | 2007-04-13 | 2010-02-09 | Fairchild Semiconductor Corporation | Optical coupler package |
US7683463B2 (en) * | 2007-04-19 | 2010-03-23 | Fairchild Semiconductor Corporation | Etched leadframe structure including recesses |
JP5090088B2 (ja) * | 2007-07-05 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7902657B2 (en) * | 2007-08-28 | 2011-03-08 | Fairchild Semiconductor Corporation | Self locking and aligning clip structure for semiconductor die package |
US7737548B2 (en) | 2007-08-29 | 2010-06-15 | Fairchild Semiconductor Corporation | Semiconductor die package including heat sinks |
US20090057855A1 (en) * | 2007-08-30 | 2009-03-05 | Maria Clemens Quinones | Semiconductor die package including stand off structures |
US7589338B2 (en) * | 2007-11-30 | 2009-09-15 | Fairchild Semiconductor Corporation | Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice |
US20090140266A1 (en) * | 2007-11-30 | 2009-06-04 | Yong Liu | Package including oriented devices |
KR20090062612A (ko) * | 2007-12-13 | 2009-06-17 | 페어차일드코리아반도체 주식회사 | 멀티 칩 패키지 |
US7781872B2 (en) * | 2007-12-19 | 2010-08-24 | Fairchild Semiconductor Corporation | Package with multiple dies |
US20090166826A1 (en) * | 2007-12-27 | 2009-07-02 | Janducayan Omar A | Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages |
US8106406B2 (en) | 2008-01-09 | 2012-01-31 | Fairchild Semiconductor Corporation | Die package including substrate with molded device |
US7791084B2 (en) | 2008-01-09 | 2010-09-07 | Fairchild Semiconductor Corporation | Package with overlapping devices |
US7626249B2 (en) * | 2008-01-10 | 2009-12-01 | Fairchild Semiconductor Corporation | Flex clip connector for semiconductor device |
JP2009170476A (ja) * | 2008-01-11 | 2009-07-30 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
US20090194856A1 (en) * | 2008-02-06 | 2009-08-06 | Gomez Jocel P | Molded package assembly |
US7758029B2 (en) * | 2008-02-07 | 2010-07-20 | Seville Classics Inc. | Cutting board with replaceable cutting sheets |
KR101524545B1 (ko) * | 2008-02-28 | 2015-06-01 | 페어차일드코리아반도체 주식회사 | 전력 소자 패키지 및 그 제조 방법 |
US7768108B2 (en) | 2008-03-12 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die package including embedded flip chip |
US8018054B2 (en) * | 2008-03-12 | 2011-09-13 | Fairchild Semiconductor Corporation | Semiconductor die package including multiple semiconductor dice |
KR101519062B1 (ko) * | 2008-03-31 | 2015-05-11 | 페어차일드코리아반도체 주식회사 | 반도체 소자 패키지 |
US20090278241A1 (en) * | 2008-05-08 | 2009-11-12 | Yong Liu | Semiconductor die package including die stacked on premolded substrate including die |
US8193618B2 (en) | 2008-12-12 | 2012-06-05 | Fairchild Semiconductor Corporation | Semiconductor die package with clip interconnection |
US7973393B2 (en) * | 2009-02-04 | 2011-07-05 | Fairchild Semiconductor Corporation | Stacked micro optocouplers and methods of making the same |
US8222718B2 (en) * | 2009-02-05 | 2012-07-17 | Fairchild Semiconductor Corporation | Semiconductor die package and method for making the same |
US8581376B2 (en) * | 2010-03-18 | 2013-11-12 | Alpha & Omega Semiconductor Incorporated | Stacked dual chip package and method of fabrication |
US8513784B2 (en) * | 2010-03-18 | 2013-08-20 | Alpha & Omega Semiconductor Incorporated | Multi-layer lead frame package and method of fabrication |
JP5822468B2 (ja) | 2011-01-11 | 2015-11-24 | ローム株式会社 | 半導体装置 |
US8421204B2 (en) | 2011-05-18 | 2013-04-16 | Fairchild Semiconductor Corporation | Embedded semiconductor power modules and packages |
US8436429B2 (en) | 2011-05-29 | 2013-05-07 | Alpha & Omega Semiconductor, Inc. | Stacked power semiconductor device using dual lead frame and manufacturing method |
US9536800B2 (en) | 2013-12-07 | 2017-01-03 | Fairchild Semiconductor Corporation | Packaged semiconductor devices and methods of manufacturing |
JP6452313B2 (ja) * | 2014-05-13 | 2019-01-16 | キヤノン株式会社 | 通信装置及びその制御方法、プログラム |
KR20160032958A (ko) | 2014-09-17 | 2016-03-25 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
US9922935B2 (en) | 2014-09-17 | 2018-03-20 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
DE102015120396A1 (de) * | 2015-11-25 | 2017-06-01 | Infineon Technologies Austria Ag | Halbleiterchip-Package umfassend Seitenwandkennzeichnung |
US20200194347A1 (en) * | 2018-12-18 | 2020-06-18 | Alpha And Omega Semiconductor (Cayman) Ltd. | Semiconductor package and method of making the same |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4678358A (en) * | 1985-07-15 | 1987-07-07 | National Semiconductor Corporation | Glass compression seals using low temperature glass |
JPH01134958A (ja) | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 半導体装置 |
EP0470210A1 (en) | 1989-07-03 | 1992-02-12 | General Electric Company | Low inductance encapsulated package including a semiconductor chip |
US5105536A (en) * | 1989-07-03 | 1992-04-21 | General Electric Company | Method of packaging a semiconductor chip in a low inductance package |
US5147821A (en) * | 1990-09-28 | 1992-09-15 | Motorola, Inc. | Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation |
US5183724A (en) * | 1990-12-18 | 1993-02-02 | Amkor Electronics, Inc. | Method of producing a strip of lead frames for integrated circuit dies in a continuous system |
US5319242A (en) | 1992-03-18 | 1994-06-07 | Motorola, Inc. | Semiconductor package having an exposed die surface |
US5250841A (en) | 1992-04-06 | 1993-10-05 | Motorola, Inc. | Semiconductor device with test-only leads |
NL195026C (nl) * | 1992-04-22 | 2003-06-18 | Yamaha Corporation | Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement. |
JP3230348B2 (ja) * | 1993-09-06 | 2001-11-19 | ソニー株式会社 | 樹脂封止型半導体装置及びその製造方法 |
US5523604A (en) * | 1994-05-13 | 1996-06-04 | International Rectifier Corporation | Amorphous silicon layer for top surface of semiconductor device |
US5554569A (en) | 1994-06-06 | 1996-09-10 | Motorola, Inc. | Method and apparatus for improving interfacial adhesion between a polymer and a metal |
US6384492B1 (en) | 1995-05-04 | 2002-05-07 | Spinel Llc | Power semiconductor packaging |
US5789809A (en) | 1995-08-22 | 1998-08-04 | National Semiconductor Corporation | Thermally enhanced micro-ball grid array package |
US5637916A (en) | 1996-02-02 | 1997-06-10 | National Semiconductor Corporation | Carrier based IC packaging arrangement |
US5811879A (en) | 1996-06-26 | 1998-09-22 | Micron Technology, Inc. | Stacked leads-over-chip multi-chip module |
US6018686A (en) * | 1997-10-31 | 2000-01-25 | Cypress Semiconductor Corp. | Electrically imprinting a semiconductor die with identifying information |
US6249041B1 (en) * | 1998-06-02 | 2001-06-19 | Siliconix Incorporated | IC chip package with directly connected leads |
US6423623B1 (en) * | 1998-06-09 | 2002-07-23 | Fairchild Semiconductor Corporation | Low Resistance package for semiconductor devices |
US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
JP3560488B2 (ja) * | 1999-01-29 | 2004-09-02 | ユナイテッド マイクロエレクトロニクス コープ | マルチチップ用チップ・スケール・パッケージ |
US6214640B1 (en) * | 1999-02-10 | 2001-04-10 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages |
US6429509B1 (en) * | 1999-05-03 | 2002-08-06 | United Microelectronics Corporation | Integrated circuit with improved interconnect structure and process for making same |
TW463346B (en) * | 1999-05-04 | 2001-11-11 | Sitron Prec Co Ltd | Dual-leadframe package structure and its manufacturing method |
US6307755B1 (en) | 1999-05-27 | 2001-10-23 | Richard K. Williams | Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die |
US6448110B1 (en) | 1999-08-25 | 2002-09-10 | Vanguard International Semiconductor Corporation | Method for fabricating a dual-chip package and package formed |
US6388336B1 (en) | 1999-09-15 | 2002-05-14 | Texas Instruments Incorporated | Multichip semiconductor assembly |
US6198163B1 (en) | 1999-10-18 | 2001-03-06 | Amkor Technology, Inc. | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface |
US6319755B1 (en) * | 1999-12-01 | 2001-11-20 | Amkor Technology, Inc. | Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe |
US6744124B1 (en) * | 1999-12-10 | 2004-06-01 | Siliconix Incorporated | Semiconductor die package including cup-shaped leadframe |
US6720642B1 (en) | 1999-12-16 | 2004-04-13 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
US6989588B2 (en) * | 2000-04-13 | 2006-01-24 | Fairchild Semiconductor Corporation | Semiconductor device including molded wireless exposed drain packaging |
US6452278B1 (en) | 2000-06-30 | 2002-09-17 | Amkor Technology, Inc. | Low profile package for plural semiconductor dies |
US6661082B1 (en) | 2000-07-19 | 2003-12-09 | Fairchild Semiconductor Corporation | Flip chip substrate design |
US6699728B2 (en) * | 2000-09-06 | 2004-03-02 | Osram Opto Semiconductors Gmbh | Patterning of electrodes in oled devices |
US6798044B2 (en) * | 2000-12-04 | 2004-09-28 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package with two dies |
US6469384B2 (en) | 2001-02-01 | 2002-10-22 | Fairchild Semiconductor Corporation | Unmolded package for a semiconductor device |
US6628880B2 (en) | 2001-04-06 | 2003-09-30 | Windsor Communications, Inc. | Fiber optic cable splice enclosure |
US6683375B2 (en) | 2001-06-15 | 2004-01-27 | Fairchild Semiconductor Corporation | Semiconductor die including conductive columns |
US6528880B1 (en) | 2001-06-25 | 2003-03-04 | Lovoltech Inc. | Semiconductor package for power JFET having copper plate for source and ribbon contact for gate |
US6399418B1 (en) | 2001-07-26 | 2002-06-04 | Amkor Technology, Inc. | Method for forming a reduced thickness packaged electronic device |
US7084488B2 (en) * | 2001-08-01 | 2006-08-01 | Fairchild Semiconductor Corporation | Packaged semiconductor device and method of manufacture using shaped die |
US6633030B2 (en) | 2001-08-31 | 2003-10-14 | Fiarchild Semiconductor | Surface mountable optocoupler package |
US6566749B1 (en) | 2002-01-15 | 2003-05-20 | Fairchild Semiconductor Corporation | Semiconductor die package with improved thermal and electrical performance |
KR20040111395A (ko) | 2002-03-12 | 2004-12-31 | 페어차일드 세미컨덕터 코포레이션 | 웨이퍼 레벨의 코팅된 구리 스터드 범프 |
US7256479B2 (en) * | 2005-01-13 | 2007-08-14 | Fairchild Semiconductor Corporation | Method to manufacture a universal footprint for a package with exposed chip |
-
1999
- 1999-12-16 US US09/464,885 patent/US6720642B1/en not_active Expired - Lifetime
-
2000
- 2000-12-15 JP JP2000381293A patent/JP2001203310A/ja not_active Abandoned
- 2000-12-15 TW TW089126928A patent/TW473966B/zh not_active IP Right Cessation
- 2000-12-15 DE DE10062542A patent/DE10062542A1/de not_active Withdrawn
-
2003
- 2003-06-27 US US10/607,633 patent/US6949410B2/en not_active Expired - Lifetime
- 2003-11-05 US US10/702,792 patent/US7154168B2/en not_active Expired - Lifetime
-
2005
- 2005-08-25 US US11/213,182 patent/US7215011B2/en not_active Expired - Lifetime
-
2007
- 2007-03-29 US US11/693,141 patent/US7582956B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005515618A (ja) * | 2001-10-22 | 2005-05-26 | フェアチャイルド セミコンダクター コーポレイション | 薄い熱的に強化されたflmpパッケージ |
CN100390979C (zh) * | 2002-10-03 | 2008-05-28 | 费尔奇尔德半导体公司 | 半导体封装、电子装置及它们的制备方法 |
JP2008527740A (ja) * | 2005-01-13 | 2008-07-24 | フェアチャイルド・セミコンダクター・コーポレーション | 標準占有面積を含む半導体ダイパッケージ及びその製造方法 |
JP4850184B2 (ja) * | 2005-01-13 | 2012-01-11 | フェアチャイルド・セミコンダクター・コーポレーション | 標準占有面積を含む半導体ダイパッケージ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050167848A1 (en) | 2005-08-04 |
US6949410B2 (en) | 2005-09-27 |
TW473966B (en) | 2002-01-21 |
US20050280126A1 (en) | 2005-12-22 |
US20040056364A1 (en) | 2004-03-25 |
US6720642B1 (en) | 2004-04-13 |
US7154168B2 (en) | 2006-12-26 |
US20080036056A1 (en) | 2008-02-14 |
US7582956B2 (en) | 2009-09-01 |
US7215011B2 (en) | 2007-05-08 |
DE10062542A1 (de) | 2001-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001203310A (ja) | リード付き成形パッケージ中のフリップ・チップおよびその製造方法 | |
US6849949B1 (en) | Thin stacked package | |
US9589868B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
US7410834B2 (en) | Method of manufacturing a semiconductor device | |
US9087827B2 (en) | Mixed wire semiconductor lead frame package | |
US7160760B2 (en) | Semiconductor device and a method of manufacturing the same | |
US6989588B2 (en) | Semiconductor device including molded wireless exposed drain packaging | |
US7432583B2 (en) | Leadless leadframe package substitute and stack package | |
US20110244633A1 (en) | Package assembly for semiconductor devices | |
US9536812B2 (en) | Cavity package with pre-molded cavity leadframe | |
US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
JP2001257302A (ja) | チップデバイスを作製する改良された方法 | |
US20040238923A1 (en) | Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same | |
US20130017652A1 (en) | Method of manufacturing a semiconductor device package with a heatsink | |
US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
US20020182773A1 (en) | Method for bonding inner leads of leadframe to substrate | |
US20040036151A1 (en) | Double leadframe-based packaging structure and manufacturing process thereof | |
JP4084984B2 (ja) | 半導体装置の製造方法 | |
JP4424901B2 (ja) | 成形されたワイヤレスの露出ドレインパッケージを含む半導体ディバイス | |
KR100460048B1 (ko) | 범프 칩 케리어 패키지 및 그의 제조방법 | |
KR100252862B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
KR20040067625A (ko) | 플립칩 반도체 팩키지 | |
KR20020046775A (ko) | 칩스케일 패키지 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071204 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090305 |