JP4424901B2 - 成形されたワイヤレスの露出ドレインパッケージを含む半導体ディバイス - Google Patents
成形されたワイヤレスの露出ドレインパッケージを含む半導体ディバイス Download PDFInfo
- Publication number
- JP4424901B2 JP4424901B2 JP2002313501A JP2002313501A JP4424901B2 JP 4424901 B2 JP4424901 B2 JP 4424901B2 JP 2002313501 A JP2002313501 A JP 2002313501A JP 2002313501 A JP2002313501 A JP 2002313501A JP 4424901 B2 JP4424901 B2 JP 4424901B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- die
- pad
- lead
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
(関連特許出願の相互参照)
本特許出願は全ての目的に対してその全体を本明細書に含めている、2000年4月13日出願された、特許出願中の特許出願番号第09/548,946号の一部継続出願である。
【0002】
(発明の背景)
(発明の分野)
本発明は、例えばパワーMOSFET素子のような半導体のパワースイッチングディバイスに関し、特にパッケージング(実装)の間露出される成形されたワイヤレスを含む半導体ディバイスおよび同ディバイスをパッケージングする方法に関する。
【0003】
(従来技術の説明)
半導体パワースイッチングディバイス、特にパワーMOSFETディバイスはオンステート抵抗の下限を押し上げ続けている。シリコン技術は過去十年顕著に進歩してきたが、一方同じ十年間に基本的に旧来のパッケージ技術が主要なパッケージィング手段であり続けている。アルミニュームあるいは金ワイヤでの相互接続と共にエポキシあるいははんだ付けによりダイ取付けが依然として好ましいパワーディバイスパッケージ方法である。最近は、パッケージ内のダイを低抵抗はんだ接続を介して直接リードに接続することによりパッケージが製造されてきている。パッケージ導体と第1のリードフレームとを接続するために第2のリードフレームとはんだとを使用することによって、直接的な接続が使用可能とされている。更に、第2のリードフレームのサイズと形状とはチップディバイスに適合し、かつその電気抵抗および熱抵抗を最小にするように合わせることができる。
【0004】
チップ内のゲート接続に対して金ワイヤ結合が実行されると、接着剤を使用することで、制御が困難な樹脂の滲み出しをもたらし、ゲート結合接触の一体性を損なう可能性がある。接着剤は選択的に流れはしないので、ソースとドレイン接続に対して銀充填接着剤が使用されると、その結果素子は一般にゲートあるいはドレイン内でソースのショートをよりもたらしやすくなる。更に、接着剤は一般にはんだと比較して導電性が劣る。
【0005】
最近、ダイをリードに結合するために銅ストラップが使用されている。一般にそのような方法では、ダイ領域の60%以上が銅ストラップで占められ、接着剤は銅ストラップの下に位置する。このことは、内部の組立体をしっかりと保持するために利用されるモールドプラスチックが少ないことを意味する。接着剤に対しては大きな面積が割り当てられているので、このことはまた、チップディバイスに空洞が形成される機会がより多いことも意味する。
【0006】
最後に、半導体ディバイスのパッケージングに関する別の関心事は該ディバイスによって発生する熱を排除することである。一般に、パワーMOSFETディバイスはかなりの量の熱を発生させうる。
【0007】
(発明の要約)
本発明はリードフレームと該リードフレームに結合されたダイとを含む半導体ディバイスを提供する。リードフレームはソースパッドとゲートパッドと、ソースパッドから延びている複数本のリードとゲートパッドから延びる少なくとも一本のリードとを含む。半導体ディバイスは更に、ダイのドレイン領域に結合されたドレインパッドと、その中にウインドーを画成している本体とを含む。前記本体は、ダイと対向したドレインパッドの面がウインドーを通して露出されるようにリードフレームとダイとを概ね密閉する。
【0008】
本発明の一局面によると、ドレインパッドは軟質のはんだ材料によってダイに結合されている。
【0009】
本発明の別の局面によると、ドレインパッドはサイドリップを含み、半導体ディバイスは更に、複数本のリードを含むリードレールを含む。リードレールはサイドリップにおいてドレインパッドに結合されている。
【0010】
本発明の別の局面によると、ドレインパッドは軟質のはんだ材料によってダイに結合され、リードレールは軟質のはんだ材料によってサイドリップに結合される。
【0011】
本発明の更に別の局面によると、リードフレームは更に、リードフレームの各端において2個のタイバーを含む。
【0012】
本発明はまた、半導体ダイをパッケージングする方法であって、ソースパッドとゲートパッドとを含むリードフレームを提供し、ダイをリードフレームに結合することを含む方法を提供する。ドレインパッドはダイのドレイン領域に結合され、中にウインドーを画成している本体が、ダイの対向したドレインパッドの面が前記ウインドーを通して露出され、リードフレームのリードが体部を貫通するようにリードフレームとダイの周りに位置される。
【0013】
このように、本発明はチップ素子の改良とそれを製造する方法とを提供する。その工程は、はんだのリフローの間ドレイン接続がドレインパッドに直接はんだ付けされ、一方ソースとゲートのバンプとが直接リードフレームに結合されているためワイヤによる結合を何ら必要としない。その結果得られるゲート接続はゲートワイヤボンディング工程によって製造されるものと比較してより安定している。更に、ソースおよびドレインの双方の接続に対してはんだが使用されるので、はんだ付け可能な金属にのみに濡れが発生しうるので、双方の接続が非濡れ可能な領域で隔離され、ゲートがショートする確率が低い。更に、はんだ合金は接着剤と比較して電導性が良好なので、チップ素子のRDSオン(ドレイン・ソース間抵抗)特性を低くする。
【0014】
最後に、ドレインパッドが本体を通して露出されるので、チップディバイスは熱拡散性が向上した。
【0015】
本発明のその他の特徴や利点は同じ要素を同じ数字で指示する添付図面を参照して、以下の好適実施例の詳細説明を読み、かつ理解すれば理解される。
【0016】
(特定実施例の説明)
図1は本体すなわちパッケージ11と、そこから延びるソースリード12s,ドレインリード12dおよびゲートリード12gを含む複数本のリード12とを含む半導体ディバイス10を示している。本体は成形されたツーピースのパッケージであることが好ましい。図2および図5から判るように、本体は中に画成されたウインドー13を含む。本体は熱固定性ポリマから構成されることが好ましい。
【0017】
図3を参照すれば、リードフレーム20が設けられている。リードフレームはソースパッド21とゲートパッド22とを含む。また、リードフレームに結合するようダイ23も設けられている。
【0018】
本発明によるパッケージング配置はMOSFETディバイスに使用するのに特に有用である。従って、ダイはパワートレンチ・シリコンダイであることが好ましい。更に、ダイは当該技術分野において屡「バンプダイ」と称されるワンピースのものであることが好ましい。図6から判るように、バンプダイはダイ30と、はんだバンプ31と、ダイの頂面とはんだバンプとの間の中間層として作用するアンダーバンプ材料32とを含む。アンダーバンプ材料はTiW,Cu,Auあるいはそれらの相等品のひとつであることが好ましい。図6に示す例においては、アンダーバンプ材料は3層、すなわち、Cuメッキ層32a,スパッタリングしたCu層32b,およびスパッタリングしたTi層32Cとに分割されている。
【0019】
バンプされたダイは好適にはリードフレームに装着されたフリップチップである、すなわち、切り込みを入れられたテープからリードフレームに「はじき飛ば」されることが好ましい。バンプされたダイは、ゲートのはんだバンプ31gがリードフレームのゲートパッド22と接触し、一方ソースのはんだバンプ31sがリードフレームのソースパッド21と接触するようにリードフレームに位置される。
【0020】
リードフレームはNiあるいはNi−PdメッキのCu合金からなることが好ましい。はんだバンプは95Pb/5Snあるいは均等の溶融温度を有するPbフリーのはんだからなることが好ましい。
【0021】
図3から判るように、ダイの裏側に結合するためにドレインクリップすなわちドレインパッド50が設けられている。ドレインパッドは半導体ディバイスのドレイン接続を提供し、半導体ディバイスの主要な熱だめである。それはまた、ダイのバックシールドとしても作用する。ドレインパッドはNiまたはNi−PdメッキのCu合金から構成されることが好ましい。ドレインパッドは厚さが4−6ミルであることが好ましい。ドレインパッドは、ダイバックとドレインパッドとを相互に結合する軟質のはんだ材料51によってダイの裏側に結合することが好ましい。前記の軟質のはんだ材料はまた、半導体ディバイスの周りで本体を成形する間応力を吸収する。軟質のはんだ材料は、88Pb10Sn2Ag,85Pb10Sb5Sn,90Pb10Sb,および82.5Pb15Sn2.5Ag,あるいは好適な軟質はんだ材料の相等の溶融温度を有するPbフリーのはんだからなることが好ましい。軟質はんだ材料ははんだバンプよりも低い溶融温度を有し、従ってダイをリードフレームに結合するために以前はリフローがなされたはんだバンプをリフローすることなく軟質はんだ材料がリフローできるようにする。更に、図7から判るように、ダイ23上のはんだバンプはリードフレーム20とダイ23との間で「崩れる」ことはない。また、軟質のはんだ33ははんだバンプ31をリードフレームに結合しやすくするためにはんだバンプ31とリードフレームとの間に位置させてもよい。
【0022】
図3から判るように、リードフレームはフリースロット52を含む。フリースロットは成形による空洞を阻止しやすくする。
【0023】
ドレインパッドはダイの裏側に結合されるので、ダイの裏側は、ドレインの導電性を高め、シリコン基板とドレインパッドとの間の唯一のオーム接触として作用しやすくするバックメタルを含む。バックメタルはAuフラッシングしたTi−Ni−Agバックメタルあるいは相等品からなることが好ましい。
【0024】
一旦、ドレインパッドがダイに結合されると、半導体ディバイスを保護し、完成するために体部はリードフレーム、ダイおよびドレインパッドの周りに位置される。図5から判るように、本体は、ドレインパッドが露出されるように、その中に画成されたウインドー13を含む。
【0025】
完成した半導体ディバイスを使用する場合、ドレインパッドはドレイン接続として作用し、一方リードはソース接続として作用する。ゲートリード60はゲート接続として作用する。
【0026】
図4から判るように、代替実施例において、ドレインパッド50はサイドリップ70を含みうる。そしてリードフレームの方は、V字形の溝72を含むリードサイドレール71を含む。ドレインパッドをダイに結合するために軟質のはんだ材料がまた使用されるが、この代替実施例においては、はんだ材料はサイドリップをリードのサイドレールに結合するためにも使用される。軟質のはんだ材料はV字形の溝においてサイドリップをリードのサイドレールに結合する。このように、リードのサイドレールから延びているリード12dはドレイン接続として作用し、一方ソースリード12sはソース接続として作用する。ゲートリードはゲート接続として作用する。ウインドー13はドレインパッド50が熱だめとして作用しうるように本体50に設けられることが依然として好ましい。
【0027】
最後に、ソースパッドの別の機械的な支持手段を提供するタイバー80を含みうる。タイバーはまた、ソースパッドの共平面性を保持しやすくする。
【0028】
従って、本発明はドレインクリップすなわちドレインパッドを介してダイのドレイン領域をプリント回路盤(PCB)に直接接続できるようにする半導体ディバイスの改良されたパッケージング配置を提供する。ドレインクリップすなわちドレインパッドはまた、半導体ディバイスのための熱だめとして作用する。ワイヤボンディングは何ら必要でなく、半導体ディバイスは今日ある多くの半導体ディバイスと比較してRDSオン特性は低い。
【0029】
本発明を特定の実施例を参照して説明してきたが、本発明は特許請求の範囲内で全ての修正や均等物を包含する意図であることが認められる。
【図面の簡単な説明】
【図1】本発明による半導体ディバイスの上から見た斜視図である。
【図2】図1に示す半導体ディバイスの底から見た斜視図である。
【図3】図1に示す半導体ディバイスの分解図である。
【図4】本体を取り外した状態の本発明の代替実施例による半導体ディバイスの側断面図である。
【図5】本発明による半導体ディバイスに使用する成形された本体すなわちパッケージの底から見た斜視図である。
【図6】本発明による半導体ディバイスに使用するバンプされたダイの部分的な側断面図である。
【図7】本発明によるダイとリードフレームとの間のはんだバンプの拡大図である。
Claims (7)
- ソースパッドとゲートパッドとを含むリードフレームであって、更に前記ソースパッドから延びている複数本のリードと、前記ゲートパッドから延びている少なくとも一本のリードとを含み、前記ソースパッドがフリースロットを包含するリードフレームと、
前記リードフレームに結合されたダイと、
前記リードフレームを前記ダイに結合するはんだバンプと、
前記ダイのドレイン領域に結合されたドレインパッドであって、サイドリップを含むドレインパッドと、
中に画成したウインドーを含み、前記ダイに対向したドレインパッドの面が前記ウインドーを通して露出されるように前記リードフレームを密閉している本体と、
前記ドレインパッドおよび前記ダイのドレイン領域を結合するはんだ材料であって、はんだバンプの溶融温度よりも低い溶融温度を有するはんだ材料と、
前記サイドリップにおけるドレインパッドに結合された複数のリードを含むリードレールと、からなることを特徴とする半導体ディバイス。 - リードの端が前記ドレインパッドの露出された面と共平面であるようにリードが形成されることを特徴とする請求項1に記載の半導体ディバイス。
- 前記リードレールがはんだバンプの溶融温度よりも低い溶融温度を有するはんだ材料でサイドリップに結合されることを特徴とする請求項1に記載の半導体ディバイス。
- 前記リードフレームが更に、該リードフレームの各端において2個のタイバーを含むことを特徴とする請求項1に記載の半導体ディバイス。
- ソースパッドを含むリードフレームを、前記ソースパッドがフリースロットを包含して設ける段階と、
はんだバンプを含む半導体ダイを、はんだバンプよりも低い溶融温度を有する軟質のはんだ材料でリードフレームに取り付ける段階と、
ドレインパッドをダイのドレイン領域に取り付ける段階と、
リードレールを設けかつ前記ドレインパッドの縁を前記リードレールに結合する段階と、
ドレインパッドの一部が本体内に画成されたウインドーを通して露出されるように、本体をリードフレームと半導体ダイとに結合する段階と、を含むことを特徴とする半導体ダイをパッケージングする方法。 - リードがドレインパッドの露出された部分と共平面となるようにリードフレームのリードの端を形成する段階を更に含むことを特徴とする請求項5に記載の方法。
- 軟質のはんだ材料が88Pb10Sn2Ag,82.5Pb15Sn2.5Ag,90Pb10Sb,あるいは相等の溶融温度を有するPbフリーのはんだの中のひとつからなることを特徴とする請求項5に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/963,049 US6989588B2 (en) | 2000-04-13 | 2001-09-24 | Semiconductor device including molded wireless exposed drain packaging |
US963049 | 2001-09-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003204026A JP2003204026A (ja) | 2003-07-18 |
JP4424901B2 true JP4424901B2 (ja) | 2010-03-03 |
Family
ID=27663751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002313501A Expired - Fee Related JP4424901B2 (ja) | 2001-09-24 | 2002-09-20 | 成形されたワイヤレスの露出ドレインパッケージを含む半導体ディバイス |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4424901B2 (ja) |
TW (1) | TWI287277B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4606376B2 (ja) * | 2006-04-19 | 2011-01-05 | 日本インター株式会社 | 半導体装置 |
JP5072911B2 (ja) * | 2009-07-02 | 2012-11-14 | 三菱電機株式会社 | 半導体装置 |
-
2002
- 2002-09-20 JP JP2002313501A patent/JP4424901B2/ja not_active Expired - Fee Related
- 2002-09-23 TW TW91121778A patent/TWI287277B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2003204026A (ja) | 2003-07-18 |
TWI287277B (en) | 2007-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6989588B2 (en) | Semiconductor device including molded wireless exposed drain packaging | |
US9589868B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
US7052938B2 (en) | Flip clip attach and copper clip attach on MOSFET device | |
US8698289B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
US6953998B2 (en) | Unmolded package for a semiconductor device | |
US7154168B2 (en) | Flip chip in leaded molded package and method of manufacture thereof | |
JP3027512B2 (ja) | パワーmosfet | |
TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組,以及製造方法 | |
US8212361B2 (en) | Semiconductor die package including multiple dies and a common node structure | |
US7812437B2 (en) | Flip chip MLP with folded heat sink | |
JP2001257302A (ja) | チップデバイスを作製する改良された方法 | |
TW200522328A (en) | Semiconductor device and manufacturing method thereof | |
KR20170086828A (ko) | 메탈범프를 이용한 클립 본딩 반도체 칩 패키지 | |
US9728868B1 (en) | Apparatus having self healing liquid phase power connects and method thereof | |
JP3685659B2 (ja) | 半導体装置の製造方法 | |
JP4190250B2 (ja) | 半導体装置 | |
JP4424901B2 (ja) | 成形されたワイヤレスの露出ドレインパッケージを含む半導体ディバイス | |
JP4084984B2 (ja) | 半導体装置の製造方法 | |
JP3995661B2 (ja) | パワーmosfetの製造方法 | |
JP3614386B2 (ja) | パワーmosfet | |
JP2007251218A (ja) | パワーmosfetの製造方法およびパワーmosfet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080801 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081104 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090130 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090430 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090508 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090601 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4424901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |