CN101459147B - 一种散热片、含该散热片的封装件及封装方法 - Google Patents

一种散热片、含该散热片的封装件及封装方法 Download PDF

Info

Publication number
CN101459147B
CN101459147B CN 200710198858 CN200710198858A CN101459147B CN 101459147 B CN101459147 B CN 101459147B CN 200710198858 CN200710198858 CN 200710198858 CN 200710198858 A CN200710198858 A CN 200710198858A CN 101459147 B CN101459147 B CN 101459147B
Authority
CN
China
Prior art keywords
limit
feeler
fin
main body
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200710198858
Other languages
English (en)
Other versions
CN101459147A (zh
Inventor
王宏杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN 200710198858 priority Critical patent/CN101459147B/zh
Publication of CN101459147A publication Critical patent/CN101459147A/zh
Application granted granted Critical
Publication of CN101459147B publication Critical patent/CN101459147B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了用于封装半导体芯片的一种散热片、含该散热片的封装件及封装方法。其中，所述散热片包括：主体，用于其一面叠置引线框架及半导体芯片；围绕所述主体周围向外延伸的多个延伸部分，每一延伸部分至少包含远离所述主体中心方向延伸的触角，并且位于封装树脂注入口的延伸部分其触角延伸方向与所述封装树脂的注入方向呈预定大小的夹角，以便于注入所述封装树脂。该散热片不仅有利于改善封装件的散热效果，而且还可以减少封装工艺中其内部气泡的产生，从而可进一步提高封装件成品的良率。

Description

一种散热片、含该散热片的封装件及封装方法
                         技术领域
本发明涉及半导体芯片封装领域。更具体地讲，本发明涉及用于半导体芯片封装的一种散热片、具有该散热片的半导体芯片封装件以及利用该散热片封装半导体芯片的方法。
                         背景技术
在半导体芯片封装领域中，随着半导体芯片中电路的集成度不断地提高且封装尺寸不断地减小，半导体芯片产生的热量变得越来越集中，这严重影响了半导体芯片的工作性能和寿命。
为了使半导体芯片工作时能够有效散热，通常可以采用使冷却空气或冷却液体流过半导体芯片表面的方式，或者可以采用在半导体芯片上设置导热性能良好的散热片或散热块的方式。然而，在传统的封装结构中，例如四侧引角扁平封装(QFP)，由于散热片的引入，在很大程度上打破了封装结构内部的平衡配置。即，散热片的引入导致在封装树脂(例如：环氧树脂EMC)的注入过程中，由于注入封装树脂的腔体的形状、排气口的位置等各因素的不匹配而导致封装树脂的流速不均匀，从而封装树脂过快或者过早地发生固化反应；此外，由于注入速度较快使排气口部位容易被填满，导致封装体内部的部分气体无法克服提早固化的封装树脂的阻力而被残留在其内部，从而形成气泡。由于所形成的气泡不仅严重影响封装件的外观，还直接影响封装件的可靠性，因而在封装过程中应该尽量避免这类气泡的产生。此外，与那些因潮气、空气或挥发物质等单一因素造成的气泡相比，由于引入散热片而导致的这类气泡问题更难解决。
在现有技术中，为了解决由于引入散热片导致封装树脂的注入不均匀从而产生气泡的问题，已经提出了对封装树脂的材料特性、注入速度等进行改进的各种方法，但是仍然都不能达到满意的改进效果。
                         发明内容
针对解决现有技术中所存在的问题，本发明的目的在于提供一种进一步改进了结构的散热片，以用于保障半导体芯片的散热效果、防止注入封装树脂时产生气泡。
本发明的另一目的在于提供具有所述散热片的一种半导体芯片封装件，以使其具有良好的散热效果、致密的外观及可靠性。
本发明的另一目的在于提供利用所述散热片的一种半导体芯片封装方法，以用于注入封装树脂时，不仅分布均匀、而且防止其内部产生气泡，从而提高封装件的成品良率。
为实现本发明的目的所提供的一种散热片，该散热片包括：主体，用于其一面叠置引线框架及半导体芯片；围绕所述主体周围向外延伸的多个延伸部分，每一延伸部分至少包含远离所述主体中心方向延伸的触角，并且位于封装树脂注入口的延伸部分其触角延伸方向与所述封装树脂的注入方向呈预定大小的夹角，以便于注入所述封装树脂。
依据本发明，所述主体可以呈方形而具有相对的两个边相互平行的第一至第四边，并在每一边上各形成一个延伸部分。另外，所述主体的第一边、第三边和与第一边相对的第二边上形成的延伸部分各设有两个触角，且第四边上形成的延伸部分设有一个触角。所述第三边上形成的两个触角中的一个触角与第一边上形成的触角关于所述主体的中心对称，且其长度大于第三边上形成的另一个触角的长度。所述主体的四角及延伸部分形成的触角末端可以呈圆滑形状。
依据本发明，所述延伸部分还可包含连接部分，该连接部分用于将所述的主体与触角连接。连接部分还可包括突出而形成的凸起，该凸起的突出方向与所述主体叠置引线框架的方向相反。此外，所述的凸起可以呈半圆球或半椭圆球形而其表面具有弧面状。另外，由连接部分延伸而形成的触角相对于连接部分平面倾斜预定角度，该倾斜方向与凸起的突出方向一致。
为实现本发明的另一目的所提供的一种半导体芯片封装件，该封装件包括：半导体芯片；用于通过引线与半导体芯片引线键合的引线框架；含有主体及围绕该主体周围向外延伸的多个延伸部分的散热片，所述主体用于叠置所述的引线框架及半导体芯片，所述延伸部分至少包含远离所述主体中心方向延伸的触角，并位于封装树脂注入口的延伸部分其触角延伸方向与所述封装树脂的注入方向呈预定大小的夹角；以及用于填充所述半导体芯片、引线框架、散热片周围的封装树脂。
依据本发明，所述触角与所述封装件的侧面和底面均保持一定距离。
为实现本发明的另一目的而提供的一种半导体芯片的封装方法，包括步骤：将散热片设置在半导体芯片封装模具中；通过引线与所述半导体芯片键合的引线框架叠置在所述散热片上；从所述模具的注入口注入封装树脂；固化封装树脂。其中，所述散热片含有主体及围绕该主体周围向外延伸的多个延伸部分，所述主体用于叠置所述的引线框架及半导体芯片，所述延伸部分至少包含远离该主体中心方向延伸的触角，并位于封装树脂注入口的延伸部分其触角延伸方向与封装树脂的注入方向呈预定大小的夹角；而且，所述的散热片还可具有依据本发明如上所述的各种结构及形式。
依据本发明的封装方法所生产的封装件，还具有依据本发明如上所述的各种结构及形式。
                         附图说明
图1是根据本发明提供的散热片的平面结构图；
图2是根据本发明提供的散热片按图1的仰视图；
图3是根据本发明提供的半导体芯片封装件的局部结构透视图。
在说明书及附图中，相同的标号表示相同的元件。
                       具体实施方式
下面，将参照图1和图2来详细描述散热片10的结构。
如图1所示，散热片10包括主体11和围绕主体11周围向外延伸的延伸部分，其中，主体11的一个表面用于与附着有半导体芯片的引线框架叠置，以有效地扩散由引线框架传导的半导体芯片在操作过程中产生的热。此外，通过设置延伸部分增大了散热片10的表面积，使半导体芯片产生的热能够在更大的面积上被扩散，从而提高了散热片10的整体散热效率。
主体11可形成为如图1中所示的大致的正方形形状，并且主体11的尺寸应该与所叠置的引线框架(或半导体芯片)的尺寸对应。主体11的四个角可以被倒圆，以适合封装工艺需要。虽然本实施例提供的主体11是大致的正方形形状，但是也可根据需要采用例如长方形、正六边形等其它形状。
延伸部分包括分别形成在主体11四条边上的4个连接部分121和7个触角12a、12b、12c、12d、12e、12f和12g。其中，这4个连接部分121分别与触角一体地形成，且这7个触角分别通过对应的连接部分121连接到主体11。每个触角的端部都可以被倒圆，以符合封装工艺的需要。
从散热片10的整体结构来看，7个触角关于主体11不对称地形成。具体来说，触角12a和12b形成在主体11的第一边上，触角12c和12d形成在主体11的第二边上，其中，第一边和第二边平行于图1中所示的x轴方向。触角12a与触角12c关于x轴对称，触角12b与触角12d也关于x轴对称。此外，触角12a与触角12b关于y轴对称，触角12c与触角12d也关于y轴对称，其中，图1中的x轴和y轴彼此垂直。
另一方面，触角12e和12f形成在主体11的第三边上。与触角12a～12d类似地，触角12e和12f的延伸方向关于x轴对称。而与第一边、第二边和第三边不同的是，在主体11的与第三边平行的第四边上仅形成了一个触角12g。而与第四边连接的连接部分121的没有设置触角的一端可被倒圆。从图1中可看出，触角12g与触角12e的延伸方向关于y轴对称，且触角12g与触角12f关于主体11的中心对称。
此外，触角12a～12d具有彼此基本相同的长度，触角12e～12g具有彼此基本相同的长度。优选地，触角12e的长度小于触角12f和12g的长度。上述触角长度是指触角延伸方向的长度。另外，可以根据封装后形成的封装件的尺寸(例如长度与宽度的比例)来设置延伸部分的触角12a与12b、触角12c与12d、触角12e与12f形成的夹角，以满足整体封装的需求。
虽然在本实施例中只提供了触角为7个的不对称结构，但是本发明还包括触角为5个或6个等的不对称结构。也就是说，本领域的技术人员可以在保证封装件的整体性能的基础上，根据需要引入任何满足条件的不对称结构。
此外，参照图1和图2，在每个连接部分121的表面上突出形成凸起14，具体地说，凸起14的突出方向与主体11叠置引线框架的方向相反。可通过例如冲压工艺等将凸起14形成为例如半圆球或半椭圆球形而使其表面具有弧面状，凸起14表面的这种形状保证了在封装过程中凸起14对封装树脂的流动基本上不产生影响。在将封装树脂注入放置有散热片10的封装模具的过程中，当注入的封装树脂与触角接触时，封装树脂通过触角向散热片施加应力，从而使散热片与其上叠置的引线框架贴合，但由于本发明提供的散热片10的第四边上形成的触角的数量与其它边不同，因此封装树脂通过触角对散热片10的各边施加的应力会不同，从而在一定程度上劣化了在封装过程中散热片10的稳定性。而在散热片10各边的连接部分121上形成的凸起14补偿了由上述原因导致的散热片10的不稳定性，即，当封装树脂与凸起14接触时，封装树脂通过凸起14向散热片10施加应力，且由于在散热片10的各边都形成了凸起14，因此封装树脂通过凸起14向散热片10的各边施加的应力是基本相同的，从而在封装过程中使散热片10更稳定地与引线框架贴合。此外，凸起14的尺寸应该对应于封装工艺完成后的封装件的整体尺寸。具体来说，凸起14的高度要受到一定限制，它的高度应该满足使凸起14与封装完成后的封装件的下表面距离一定高度，即，从封装件的整体来看，凸起14被悬空(参见图3)。凸起14的这种悬空设置在保证了封装树脂对散热片的稳定支撑的情况下，对EMC的流动基本上不产生影响。虽然在图1和图2中示出凸起14形成在每个连接部分121的表面上，但是本发明不限于此，例如，凸起14可根据需要仅设置在部分连接部分121的表面上。
为了提高散热片10的散热性能，可利用导热性能优良的金属材料来形成散热片10。例如，可通过冲压0.25mm的A1来形成散热片10。
在下文中，将参照图3来详细描述利用根据本发明实施例的散热片来完成半导体芯片封装的过程。
首先，与传统工艺一样，利用引线22通过引线键合工艺将待封装的半导体芯片20安装在引线框架21上。然后，将根据本发明实施例的散热片10放置在封装模具中备用。将完成引线键合工艺的引线框架21机械叠置到散热片10上。此后，注入封装树脂，在本实施例中，封装树脂采用的是通用的EMC。需要注意的是，EMC的注入方向应该与散热片10的不对称结构对应。具体来说，从只设置了一个触角的第四边开始注入EMC，优选地，沿着与触角12g的延伸方向关于x轴对称的方向(与触角12e的延伸方向基本平行的方向)来注入EMC，即沿着图1中箭头所示的方向注入EMC。从图1中可以看出，EMC的注入方向与触角12g的延伸方向形成角度α(α＞0°)。在采用具有其它不对称触角结构的散热片进行封装的过程中，也可采用类似的注入方法，即，使EMC的注入方向与位于EMC注入口的延伸部分其触角延伸方向呈预定大小的夹角。所述的夹角α通常在45°～80°之间，以便于所注入的EMC以尽可能小的阻力分布于所述散热片的各个角落。
在没有引入散热片的传统的封装工艺中，EMC被注入到封装模具中之后，基本上是以圆弧的形状逐渐扩散以达到EMC均匀分布的效果。在引入了散热片之后，虽然能够显著提高封装芯片的散热能力，但是在很大程度上打破了原有的封装内部结构的平衡配置，使EMC不能再以原有的均匀的圆弧扩散方式扩散。因此，在封装模具内，具体在散热片下方，EMC不能实现均匀分布。然而，通过采用根据本发明实施例的散热片10，由于EMC的注入方向与位于EMC注入口的延伸部分其触角延伸方向呈预定大小的夹角α，因此注入EMC受到的阻力显著减小。此外，由于如上所述设置在散热片的主体11的第三边上的触角12e的长度小于12g和12f，而EMC的注入方向与触角12e的延伸方向基本平行，因此EMC在平行于触角12e的延伸方向的方向上流动受到的阻力进一步减小，保证了EMC在整个散热片10的下方能够均匀地流动，从而避免在封装内部产生气泡，提高了封装件的可靠性。
在将散热片10放置在封装模具中之前，需要对散热片10进行了预处理。具体来说，将一体形成的散热片10的各触角冲压成与封装模具的底面形成一定的角度。这些角度是根据封装模具(或完成封装后的封装件)的整体尺寸例如长度、宽度和高度等来确定的。由于散热片10与引线框架21只是相互机械地叠置，而没有采用任何粘结剂物质或其它任何附着手段，所以在将EMC注入封装模具后，流动的EMC向上方的散热片10施加应力，使散热片10更紧密地附着到引线框架21，从而保证散热片10的优良的散热特性。
在将EMC均匀地注入到封装模具后，将EMC固化，从而完成整个封装工艺。由于EMC的固化工艺与传统技术一样，所以在此省略对该过程的详细描述。从图3中可以看出，在完成封装后的封装件中，散热片10的触角既不与封装件的侧面接触，也不与封装件的底表面接触，即散热片10由于填充在封装件中的EMC而处于悬空的状态。同时，散热片10的连接部分121上的凸起14也由于填充的EMC而不与封装件的底表面接触。通过抽样检测表明：在采用了根据本发明实施例的散热片的情况下，封装件的内部气泡显著减少，从而提高了良率。
如上所述，本发明提供了一种具有改进触角结构的散热片，通过引入该散热片，可以在保证散热片优良的散热性能的同时改善EMC在封装过程中的流动状况，从而显著减少在封装件中产生气泡，提高封装件的可靠性和良率。

Claims (10)

1.用于封装半导体芯片的一种散热片，包括：
主体，用其一面叠置引线框架及半导体芯片；
围绕所述主体周围向外延伸的多个延伸部分，每一延伸部分至少包含远离所述主体中心方向延伸的触角，所述主体呈方形而具有相对的两个边相互平行的第一至第四边，并在每一边上各形成一个延伸部分，所述主体的第一边、第三边和与第一边相对的第二边上形成的延伸部分各设有两个触角，且第四边上形成的延伸部分设有一个触角。
2.如权利要求1所述的散热片，其特征在于所述第三边上形成的两个触角中的一个触角与所述第四边上形成的触角关于所述主体的中心对称，且其长度大于所述第三边上形成的两个触角中的另一个触角的长度。
3.如权利要求1所述的散热片，其特征在于所述的主体四角及延伸部分形成的触角末端呈圆滑形状。
4.如权利要求1至3中任意一项所述的散热片，其特征在于所述延伸部分还包含连接部分，该连接部分用于将所述主体与所述触角连接。
5.如权利要求4所述的散热片，其特征在于所述连接部分还包括突出而形成的凸起，该凸起的突出方向与所述主体叠置引线框架的方向相反。
6.如权利要求5所述的散热片，其特征在于所述凸起呈半圆球或半椭圆球形而其表面具有弧面状。
7.如权利要求5所述的散热片，其特征在于由所述连接部分延伸而形成的触角相对于所述连接部分平面倾斜预定角度，该倾斜方向与所述凸起的突出方向一致。
8.一种半导体芯片的封装件，包括：
半导体芯片；
引线框架，用于通过引线与半导体芯片引线键合；
含有主体及围绕该主体周围向外延伸的多个延伸部分的散热片，所述主体用于叠置所述的引线框架及半导体芯片，所述延伸部分至少包含远离所述主体中心方向延伸的触角，所述主体呈方形而具有相对的两个边相互平行的第一至第四边，并在每一边上各形成一个延伸部分，所述主体的第一边、第三边和与第一边相对的第二边上形成的延伸部分各设有两个触角，且第四边上形成的延伸部分设有一个触角；
用于填充所述半导体芯片、引线框架、散热片周围的封装树脂。
9.如权利要求8所述的封装件，其特征在于所述触角与所述封装件的侧面和底面均保持一定距离。
10.一种半导体芯片的封装方法，包括步骤：
将散热片设置在半导体芯片封装模具中；
通过引线与所述半导体芯片键合的引线框架叠置在所述散热片上；
从所述模具的注入口注入封装树脂；及
固化所述封装树脂；
其中，所述的散热片含有主体及围绕该主体周围向外延伸的多个延伸部分，所述主体用于叠置所述的引线框架及半导体芯片，所述延伸部分至少包含远离所述主体中心方向延伸的触角，并位于封装树脂注入口的延伸部分其触角延伸方向与所述封装树脂的注入方向呈预定大小的夹角，所述主体呈方形而具有相对的两个边相互平行的第一至第四边，并在每一边上各形成一个延伸部分，所述主体的第一边、第三边和与第一边相对的第二边上形成的延伸部分各设有两个触角，且第四边上形成的延伸部分设有一个触角。
CN 200710198858 2007-12-14 2007-12-14 一种散热片、含该散热片的封装件及封装方法 Expired - Fee Related CN101459147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710198858 CN101459147B (zh) 2007-12-14 2007-12-14 一种散热片、含该散热片的封装件及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710198858 CN101459147B (zh) 2007-12-14 2007-12-14 一种散热片、含该散热片的封装件及封装方法

Publications (2)

Publication Number Publication Date
CN101459147A CN101459147A (zh) 2009-06-17
CN101459147B true CN101459147B (zh) 2011-04-20

Family

ID=40769905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710198858 Expired - Fee Related CN101459147B (zh) 2007-12-14 2007-12-14 一种散热片、含该散热片的封装件及封装方法

Country Status (1)

Country Link
CN (1) CN101459147B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347140A (zh) * 2001-11-02 2002-05-01 全懋精密科技股份有限公司 具有支撑效果的散热片应用于芯片封装基板制程
CN1354512A (zh) * 2000-11-17 2002-06-19 矽品精密工业股份有限公司 具散热结构的半导体封装件
JP2003318346A (ja) * 2002-04-23 2003-11-07 Denso Corp 樹脂封止型半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1354512A (zh) * 2000-11-17 2002-06-19 矽品精密工业股份有限公司 具散热结构的半导体封装件
CN1347140A (zh) * 2001-11-02 2002-05-01 全懋精密科技股份有限公司 具有支撑效果的散热片应用于芯片封装基板制程
JP2003318346A (ja) * 2002-04-23 2003-11-07 Denso Corp 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN101459147A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
US8247900B2 (en) Flip chip package having enhanced thermal and mechanical performance
US8502400B2 (en) Methods and apparatuses to stiffen integrated circuit package
US7993978B2 (en) Method of manufacturing a semiconductor device and molding die
US8314486B2 (en) Integrated circuit packaging system with shield and method of manufacture thereof
KR20190045374A (ko) 고효율 열 경로 및 몰딩된 언더필을 구비한 적층형 반도체 다이 조립체
KR101548051B1 (ko) 단차를 형성하는 몰딩재를 갖는 패키지
CN103107142A (zh) 具有盖结构的半导体器件及其制造方法
TW486793B (en) Packaging method for preventing a low viscosity encapsulant from flashing
US20050161780A1 (en) Strip-fabricated flip chip in package and flip chip in system heat spreader assemblies and fabrication methods therefor
KR101352233B1 (ko) 반도체 패키지 및 그 제조방법
US20070224729A1 (en) Method for manufacturing a flip-chip package, substrate for manufacturing and flip-chip assembly
US20090309238A1 (en) Molded flip chip package with enhanced mold-die adhesion
US6825567B1 (en) Face-to-face multi-chip flip-chip package
CN106158783B (zh) 具有防溢胶结构的散热片装置
JP3784684B2 (ja) 樹脂パッケージ型半導体装置の製造方法
US8741694B1 (en) Placing heat sink into packaging by strip formation assembly
CN101459147B (zh) 一种散热片、含该散热片的封装件及封装方法
US7602060B2 (en) Heat spreader in a flip chip package
CN210224006U (zh) 一种多芯片的封装结构
US9054077B2 (en) Package having spaced apart heat sink
CN108630637A (zh) 散热件及具有散热件的芯片封装件
TW201419466A (zh) 半導體封裝件之製法
CN104051373B (zh) 散热结构及半导体封装件的制法
US20060281228A1 (en) Lead-frame type semiconductor package and lead frame thereof
CN207320091U (zh) 半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20161214