CN104051373B - 散热结构及半导体封装件的制法 - Google Patents

散热结构及半导体封装件的制法 Download PDF

Info

Publication number
CN104051373B
CN104051373B CN201310089577.XA CN201310089577A CN104051373B CN 104051373 B CN104051373 B CN 104051373B CN 201310089577 A CN201310089577 A CN 201310089577A CN 104051373 B CN104051373 B CN 104051373B
Authority
CN
China
Prior art keywords
cooling fin
radiator structure
protrusion
enhancement layer
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310089577.XA
Other languages
English (en)
Other versions
CN104051373A (zh
Inventor
刘坤祯
王菖彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN104051373A publication Critical patent/CN104051373A/zh
Application granted granted Critical
Publication of CN104051373B publication Critical patent/CN104051373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

一种散热结构、半导体封装件及其制法，该半导体封装件的制法包括：提供具有芯片的半导体装置及具有散热片与结合加强层的散热结构，该散热片具有周缘、相对的第一侧与第二侧，该周缘、第一侧与第二侧分别形成有阶部、第一凸部及凹部，该结合加强层形成于该第一侧的表面上；以及形成封装胶体于该半导体装置与该散热结构之间，以包覆该芯片、第一凸部与结合加强层。由此，本发明能提升该芯片的散热效果，并强化该散热片与该封装胶体间的结合力。

Description

散热结构及半导体封装件的制法
技术领域
本发明涉及一种散热结构、半导体封装件及其制法，特别是指一种具有结合加强层的散热结构、半导体封装件及其制法。
背景技术
随着电子组件的输出入接点的数目愈来愈多，以及电子产品走向轻薄短小的趋势，传统使用导线架作为承载件的封装体已不符合需求，因而发展出以基板作为承载件，并以锡球作为输出入接点的球栅数组(Ball Grid Array；BGA)封装体。球栅数组封装体的技术的优点，在于相同尺寸的面积下，引脚数可以设置较多，且封装面积及重量只需四方扁平封装体(Quad Flat Package；QFP)的一半。
在球栅数组封装体的技术中，又发展出所谓的薄型球栅数组(Thin&Fine-pitchBall Grid Array；TFBGA)封装体，相比于球栅数组封装体，该薄型球栅数组封装体具有输出入接点之间距较小且体积较薄的优点。
但是，由于电子组件的输出入信号愈来愈多，使得电子组件在运作时所产生的热量愈来愈多，因此如何将电子组件所产生的热源快速又有效地排放至周遭环境，以确保电子组件的工作温度不会超过其承受范围而造成产品信赖性的问题，实为重要的研究课题。
对此，现已发展出薄型球栅数组封装体结合散热片的应用方式，但在对该薄型球栅数组封装体进行切单(singulation)作业时，通过刀具切割该薄型球栅数组封装体的过程中，容易造成该散热片与封装胶体间产生剥离(peeling)的问题，因而导致该薄型球栅数组封装体无法通过检验而报废，以致增加不少的制造成本。
图1A为绘示现有技术中半导体封装件1的剖视示意图，图1B为依据图1A绘示现有技术中具有散热片16的半导体封装件1的剖视示意图。
如图1A所示，该半导体封装件1具有基板10、芯片11、粘着层12、焊线13、封装胶体14以及焊球15。该芯片11通过该粘着层12设置于该基板10的上表面，并通过该焊线13电性连接该基板10。该封装胶体14包覆该基板10的上表面、芯片11、粘着层12与焊线13，该焊球15植设于该基板10的下表面。
如图1B所示，该封装胶体14的上表面设置有散热片16，用于提升该芯片11的散热效果。
上述半导体封装件1的缺点，在于对该半导体封装件1进行切单作业时，易于该散热片16与该封装胶体14间产生剥离的情形，如图1B的剥离处17所示，因而导致该半导体封装件1被报废而增加不少的成本。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺点，本发明的主要目的在于提供一种散热结构、半导体封装件及其制法，能提升该芯片的散热效果，并强化该散热片与该封装胶体间的结合力。
本发明的散热结构，其包括：散热片，其为一体成型，具有周缘、相对的第一侧与第二侧，该周缘、第一侧与第二侧分别形成有阶部、第一凸部及凹部；以及结合加强层，其形成于该散热片的第一侧的至少部分表面上。
本发明也提供一种半导体封装件，其包括：半导体装置，其具有芯片；封装胶体，其形成于该半导体装置上，并包覆该芯片；以及散热结构，其形成于该封装胶体上，并具有散热片与结合加强层，该结合加强层形成于该散热片的表面上，且位于该散热片与该封装胶体之间。
本发明另提供一种半导体封装件的制法，其包括：提供具有芯片的半导体装置及具有散热片与结合加强层的散热结构，该散热片具有周缘、相对的第一侧与第二侧，该周缘、第一侧与第二侧分别形成有阶部、第一凸部及凹部，该结合加强层形成于该第一侧的表面上；以及形成封装胶体于该半导体装置与该散热结构之间，以包覆该芯片、第一凸部与结合加强层。
由上可知，本发明的散热结构、半导体封装件及其制法，主要在散热片的周缘、第一侧与第二侧分别形成有阶部、第一凸部及凹部，并将结合加强层形成于该散热片的第一侧的至少部分表面上。由此，本发明能提升该芯片的散热效果，并强化该散热片与该封装胶体间的结合力，以避免进行切单作业时产生剥离的情形。
附图说明
图1A为绘示现有技术中半导体封装件的剖视示意图；
图1B为依据图1A绘示现有技术中具有散热片的半导体封装件的剖视示意图；
图2A为绘示本发明的散热结构的第一实施例的俯视示意图；
图2B为依据图2A的剖面线AA绘示本发明的散热结构的一实施例的剖视示意图；
图3A为绘示本发明的散热结构的第二实施例的俯视示意图；
图3B为依据图3A的剖面线BB绘示本发明的散热结构的一实施例的剖视示意图；
图3B'为依据图3A的剖面线BB绘示本发明的散热结构的另一实施例的剖视示意图；
图4A为绘示本发明的散热结构的第三实施例的俯视示意图；
图4B为依据图4A的剖面线CC绘示本发明的散热结构的一实施例的剖视示意图；
图4B'为依据图4A的剖面线CC绘示本发明的散热结构的另一实施例的剖视示意图；
图5A为绘示本发明的散热结构的第四实施例的俯视示意图；
图5B为依据图5A的剖面线DD绘示本发明的散热结构的一实施例的剖视示意图；
图5B'为依据图5A的剖面线DD绘示本发明的散热结构的另一实施例的剖视示意图；
图6A至图6F为绘示本发明的半导体封装件及其制法的第一实施例的剖视示意图；以及
图7为绘示本发明的半导体封装件的第二实施例的剖视示意图。
符号说明
1 半导体封装件
10 基板
11 芯片
12 粘着层
13 焊线
14 封装胶体
15 焊球
16 散热片
17 剥离处
2 散热结构
20 散热片
201 周缘
202a 第一侧
202b 第二侧
203 阶部
204 第一凸部
205 第二凸部
206 凹部
207 导角
208 角落
209 沟槽
21 结合加强层
3 半导体封装件
30 半导体装置
31 基板
32 芯片
33 粘着层
34 焊线
35 封装胶体
36 焊球
41 上模
42 下模
421 压缩件
422 容置空间
43 离型膜
44 第一方向
45 第二方向
AA,BB,CC,DD 剖面线
H1,H2 厚度
SS 切割线。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“一”、“第一”、“第二”、“表面”、“周缘”及“阶部”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A为绘示本发明的散热结构2的第一实施例的俯视示意图，图2B为依据图2A的剖面线AA绘示本发明的散热结构2的一实施例的剖视示意图。如图所示，散热结构2包括散热片20以及结合加强层21。
该散热片20为一体成型，具有周缘201、相对的第一侧202a与第二侧202b，该周缘201、第一侧202a与第二侧202b分别形成有阶部(step)203、第一凸部204及凹部206。
该结合加强层21可为防焊层(solder mask)，并可通过网版印刷或其它方式涂布于该第一侧202a的至少部分表面上。
在图2A中，该散热片20可具有导角207，其形成于该周缘201的至少一角落208。当进行封装时，该导角207可使该散热片20易于定位至模具的预定位置上(图中未绘示)。同时，该结合加强层21形成于该第一凸部204的整个表面上，并包括具有导角(类似导角207)的矩形的图案，该矩形可为方形(如长方形或正方形)。
在图2B中，该阶部203为二阶的结构，并形成于该散热片20的周边或周围。但在其它实施例中，该阶部203也可为三阶或三阶以上的结构。
图3A为绘示本发明的散热结构2的第二实施例的俯视示意图，图3B为依据图3A的剖面线BB绘示本发明的散热结构2的一实施例的剖视示意图。图3A-图3B与上述图2A-图2B的散热结构2大致相同，其主要差异如下：
在图3A-图3B中，该结合加强层21形成于该第一凸部204上的部分表面上，并包括多个方形且互相间隔的图案，该方形可为长方形或正方形。但在其它实施例中，该结合加强层21也可包括多个口字形、环状、菱形或各种不同的图案。当进行封装时，该结合加强层21的每一图案可对应至半导体封装件的每一芯片(图中未绘示)。
图3B'为依据图3A的剖面线BB绘示本发明的散热结构2的另一实施例的剖视示意图。图3B'与上述图3B的散热结构2大致相同，其主要差异如下：
在图3B'中，该阶部203为三阶的结构。该散热片20的第一凸部204上可形成有多个第二凸部205，该些第二凸部205之间形成有沟槽209，该结合加强层21形成于该些第二凸部205的表面上。
另外，在图3B中，该散热片20的第一凸部204的表面至凹部206的表面的厚度为H1。但在图3B'中，该散热片20的第二凸部205的表面至凹部206的表面的厚度为H2，且该厚度H2大于该厚度H1。当封装完成时，该第二凸部205可使该散热片20更接近芯片，藉以提升该散热片20对该芯片的散热效果(图中未绘示)。
图4A为绘示本发明的散热结构2的第三实施例的俯视示意图，图4B为依据图4A的剖面线CC绘示本发明的散热结构2的一实施例的剖视示意图，图4B'为依据图4A的剖面线CC绘示本发明的散热结构2的另一实施例的剖视示意图。图4A-图4C与上述图3A-图3C的散热结构2大致相同，其主要差异如下：
在图4A-图4B中，该结合加强层21包括多个口字形或环状的图案。而在图4C中，该结合加强层21形成于该些第二凸部205的表面的周围上。
图5A为绘示本发明的散热结构2的第四实施例的俯视示意图，图5B为依据图5A的剖面线DD绘示本发明的散热结构2的一实施例的剖视示意图，图5B'为依据图5A的剖面线DD绘示本发明的散热结构2的另一实施例的剖视示意图。图5A-图5C与上述图3A-图3C的散热结构2大致相同，其主要差异如下：
在图5A-图5B中，该结合加强层21包括多个由菱形互相间隔排列的图案。而在图5C中，该些图案分别形成于该些第二凸部205的部分表面上。
图6A至图6F为绘示本发明的半导体封装件3及其制法的第一实施例的剖视示意图。
如图6A所示，先提供半导体装置30与模具的上模41。该半导体装置30可具有基板31、多个芯片32、粘着层33与多个焊线34，该芯片32通过该粘着层33设置于该基板31上，并通过该焊线34电性连接该基板31，但不以此为限。在其它实施例中，该半导体装置30也可具有其它的组件或为各种不同的结构。
接着，将该半导体装置30以其基板31设置于该上模41的下侧，使该芯片32朝向该基板31的下方。
如图6B所示，提供散热结构2、离型膜43与模具的下模42。该散热结构2具有散热片20与结合加强层21，该散热片20可具有周缘201、相对的第一侧202a与第二侧202b，该周缘201、第一侧202a与第二侧202b分别形成有阶部203、第一凸部204及凹部206，该结合加强层21形成于该第一侧202a的表面上。
在本实施例中，该结合加强层21形成于该第一凸部204的表面上。但在其它实施例中，例如图3B'所示，该散热片20的第一凸部204上可形成有多个第二凸部205，该些第二凸部205之间形成有沟槽209，该结合加强层21形成于该些第二凸部205的表面上。当封装完成时，该第二凸部205可使该散热片20更接近该芯片32，藉以提升该散热片20对该芯片32的散热效果。
接下来，将离型膜43设置于该下模42的容置空间422内，使该离型膜43粘合于该下模42的底部、侧壁及顶面等表面。
然后，依据该散热片20的导角的位置，将该散热结构2设置及定位于该容置空间422的底部的离型膜43上，使该散热片20的部分阶部203粘合于该离型膜43上。
如图6C所示，将封装胶体35注入该下模42的容置空间422内，并将该芯片32对准该结合加强层21，再使该上模41密合于该下模42，以使该封装胶体35形成于该半导体装置30与该散热结构2之间，以包覆该基板31、芯片32、粘着层33、焊线34、第一凸部204、结合加强层21与未粘合的阶部203。
由于该散热片20的部分阶部203粘合于该离型膜43，所以该阶部203能防止该散热结构2受该封装胶体35流动而造成偏移，并使该封装胶体35无法溢出或渗透至该散热片20的凹部206的表面，由此避免因溢胶而导致该散热片20的外观不佳。
再来，自第一方向44(由内往外)对该封装胶体35进行抽真空，以将该模具或该封装胶体35内的气体排出外部。
如图6D所示，通过该下模42的压缩件421，自第二方向45(由下往上)对该封装胶体35进行压缩，以使该封装胶体35形成固态的封装胶体35并压缩至预定的厚度。于其它实施例中，该散热结构2也可设置于模具的上模中，而该半导体装置30以其基板31设置于下模中，并通过转移成型(transfer molding)形成封装胶体于该半导体装置30与该散热结构2之间。
如图6E所示，移除该上模41、下模42与离型膜43，并通过切割工具沿着各切割线SS进行切单作业，以形成多个半导体封装件3。
如图6F所示，其为显示切单后的半导体封装件3，且该基板31上植设有多个焊球36。
本发明另提供一种半导体封装件3，如图6F所示。该半导体封装件3可为球栅数组封装体、薄型球栅数组封装体或各种不同的封装体，并包括半导体装置30、封装胶体35以及散热结构2。
该半导体装置30具有基板31、芯片32、粘着层33、焊线34与焊球36，该芯片32通过该粘着层33设置于该基板31的上表面，并通过该焊线34电性连接该基板31，该焊球36植设于该基板31的下表面，但不以此为限。在其它实施例中，该半导体装置30也可具有其它的组件，或为各种不同的结构。
该封装胶体35形成于该半导体装置30上，并包覆该基板31、芯片32、粘着层33与焊线34。
该散热结构2形成于该封装胶体35上，并具有散热片20与结合加强层21。该结合加强层21形成于该散热片20的至少部分表面上，且位于该散热片20与该封装胶体35之间。该结合加强层21可为防焊层，并通过网版印刷或其它方式涂布于该散热片20的表面上，以构成至少一方形的图案。但在其它实施例中，该结合加强层21也可构成至少一口字形、环状、菱形或各种不同的图案。
图7为绘示本发明的半导体封装件3的第二实施例的剖视示意图。图7与上述图6F的半导体封装件3大致相同，其主要差异如下：
该结合加强层21为口字形或环状的图案，并形成于该散热片20的表面的周围上。
此外，在其它实施例中，如图5A所示，该结合加强层21可为菱形的图案，并间隔排列于该散热片20的表面上。该结合加强层21也可为各种不同的图案，并规则或不规则排列于该散热片20的表面上。
由上可知，本发明的散热结构、半导体封装件及其制法，主要在散热片的周缘、第一侧与第二侧分别形成有阶部、凹部与第一凸部，也可在该第一凸部形成有第二凸部，且将结合加强层形成于该第一凸部或该第二凸部的至少部分表面上。由此，本发明能提升该芯片的散热效果，并强化该散热片与该封装胶体间的结合力，以避免进行切单作业时产生剥离的情形。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (10)

1.一种散热结构，其包括：
散热片，其为一体成型，具有周缘、相对的第一侧与第二侧，该周缘、第一侧与第二侧分别形成有阶部、第一凸部及凹部；以及
结合加强层，其为具有至少二图案或单一环状的图案的防焊层，且该防焊层的下表面平坦地接触该散热片的第一侧的部分表面；
其中，该散热片的第一凸部上形成有多个第二凸部，该散热片的多个第二凸部之间形成有沟槽，该结合加强层形成于该散热片的第二凸部上。
2.根据权利要求1所述的散热结构，其特征在于，该散热片还具有导角，其形成于该周缘的至少一角落。
3.根据权利要求1所述的散热结构，其特征在于，该结合加强层的至少二图案均为方形、口字形、环状、菱形、或具有导角的矩形的图案。
4.根据权利要求1所述的散热结构，其特征在于，该结合加强层通过网版印刷或涂布方式形成于该散热片的第二凸部上。
5.一种半导体封装件的制法，其包括：
提供具有芯片的半导体装置及具有散热片与结合加强层的散热结构，该散热片具有周缘、相对的第一侧与第二侧，该周缘、第一侧与第二侧分别形成有阶部、第一凸部及凹部，其中，该结合加强层为具有至少二图案或单一环状的图案的防焊层，且该防焊层的下表面平坦地接触该散热片的第一侧的部分表面；以及
形成封装胶体于该半导体装置与该散热结构之间，以包覆该芯片、第一凸部与结合加强层；
其中，该散热片的第一凸部上形成有多个第二凸部，该散热片的多个第二凸部之间形成有沟槽，该结合加强层形成于该散热片的第二凸部上。
6.根据权利要求5所述的半导体封装件的制法，其特征在于，该半导体装置与该散热结构分别设置于具有上模与下模的模具中，且该散热片具有导角，该散热结构依据该导角的位置设置于该下模内。
7.根据权利要求6所述的半导体封装件的制法，其特征在于，将该散热结构设置于该下模内的步骤包括：
将离型膜设置于该下模内，使该离型膜粘合于该下模的表面；以及
将该散热结构设置于该离型膜上，使该散热片的阶部粘合于该离型膜。
8.根据权利要求7所述的半导体封装件的制法，其特征在于，该制法还包括：
将封装胶体注入该下模中；
将该芯片对准该结合加强层，使该上模密合于该下模；以及
对该封装胶体进行压缩及抽真空，使该封装胶体形成固态的封装胶体并压缩至预定的厚度。
9.根据权利要求8所述的半导体封装件的制法，其特征在于，该制法还包括：
移除该上模、下模与离型膜；以及
进行切单作业。
10.根据权利要求5所述的半导体封装件的制法，其特征在于，该结合加强层通过网版印刷或涂布方式形成于该散热片的第二凸部上。
CN201310089577.XA 2013-03-14 2013-03-20 散热结构及半导体封装件的制法 Active CN104051373B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102108970 2013-03-14
TW102108970A TW201436128A (zh) 2013-03-14 2013-03-14 散熱結構、半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
CN104051373A CN104051373A (zh) 2014-09-17
CN104051373B true CN104051373B (zh) 2019-04-02

Family

ID=51504036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310089577.XA Active CN104051373B (zh) 2013-03-14 2013-03-20 散热结构及半导体封装件的制法

Country Status (2)

Country Link
CN (1) CN104051373B (zh)
TW (1) TW201436128A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298695B (zh) 2015-06-05 2019-05-10 台达电子工业股份有限公司 封装模组、封装模组堆叠结构及其制作方法
CN106546327B (zh) * 2015-09-17 2021-04-20 日月光半导体制造股份有限公司 光学装置、电装置及无源光学组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077278A (ja) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
CN1441472A (zh) * 2002-02-25 2003-09-10 精工爱普生株式会社 半导体装置及其制造方法、电路板和电子仪器
US7064429B2 (en) * 2001-06-20 2006-06-20 Infineon Technologies Ag Electronic package having integrated cooling element with clearance for engaging package
CN101593708A (zh) * 2008-05-26 2009-12-02 恩益禧电子股份有限公司 制造半导体器件的方法和成型模具
CN101980359A (zh) * 2010-09-07 2011-02-23 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
CN202996814U (zh) * 2012-11-30 2013-06-12 华东科技股份有限公司 散热型半导体封装构造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077278A (ja) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
US7064429B2 (en) * 2001-06-20 2006-06-20 Infineon Technologies Ag Electronic package having integrated cooling element with clearance for engaging package
CN1441472A (zh) * 2002-02-25 2003-09-10 精工爱普生株式会社 半导体装置及其制造方法、电路板和电子仪器
CN101593708A (zh) * 2008-05-26 2009-12-02 恩益禧电子股份有限公司 制造半导体器件的方法和成型模具
CN101980359A (zh) * 2010-09-07 2011-02-23 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Also Published As

Publication number Publication date
CN104051373A (zh) 2014-09-17
TW201436128A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
TW498516B (en) Manufacturing method for semiconductor package with heat sink
CN102903691B (zh) 半导体器件、封装方法和结构
CN102738094B (zh) 用于堆叠的半导体封装构造及其制造方法
TWI642150B (zh) 堆疊式感測器封裝結構
CN204834611U (zh) 引线框架及其单元、半导体封装结构及其单元
CN103107142A (zh) 具有盖结构的半导体器件及其制造方法
CN106158785B (zh) 散热型封装结构及其散热件
US8629567B2 (en) Integrated circuit packaging system with contacts and method of manufacture thereof
US20150145115A1 (en) Emiconductor device and manufacturing method thereof
JP6858897B2 (ja) 半導体装置
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
CN104051373B (zh) 散热结构及半导体封装件的制法
TW201705316A (zh) 晶片封裝製程及晶片封裝體
TW201517241A (zh) 具有偏向堆疊元件的封裝模組
JP2015220235A (ja) 半導体装置
CN108346630A (zh) 散热型封装结构
US20150041182A1 (en) Package substrate and chip package using the same
CN206116378U (zh) 半导体封装构造
TW200828455A (en) Method for fabricating heat-dissipating package and heat-dissipating structure applicable thereto
CN101303985B (zh) 堆叠式封装结构的制作方法
CN108281398B (zh) 半导体封装件及其制造方法
CN110634819A (zh) 一种带有散热片的存储类产品封装结构及制造方法
CN104517924A (zh) 多芯片堆叠封装结构及其制造方法
TWI750054B (zh) 晶片封裝方法以及晶片封裝單元
CN101266933A (zh) 半导体装置的制法及其用于该制法的承载件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant