TWI642150B - 堆疊式感測器封裝結構 - Google Patents

堆疊式感測器封裝結構 Download PDF

Info

Publication number
TWI642150B
TWI642150B TW106137154A TW106137154A TWI642150B TW I642150 B TWI642150 B TW I642150B TW 106137154 A TW106137154 A TW 106137154A TW 106137154 A TW106137154 A TW 106137154A TW I642150 B TWI642150 B TW I642150B
Authority
TW
Taiwan
Prior art keywords
substrate
package structure
sensor package
support
bracket
Prior art date
Application number
TW106137154A
Other languages
English (en)
Other versions
TW201911491A (zh
Inventor
陳建儒
楊若薇
洪立群
杜修文
Original Assignee
勝麗國際股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 勝麗國際股份有限公司 filed Critical 勝麗國際股份有限公司
Application granted granted Critical
Publication of TWI642150B publication Critical patent/TWI642150B/zh
Publication of TW201911491A publication Critical patent/TW201911491A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

一種堆疊式感測器封裝結構，包含基板、設置於基板上的半導體晶片、設置於基板上並位於半導體晶片外側的一支架、設置於支架上的一感測晶片、電性連接感測晶片與基板的多條金屬線、位置對應於感測晶片的透光層、用來維持感測晶片與透光層相對位置的支撐體、及設置於基板並部分包覆支架、支撐體與透光層的封裝體。藉此，所述堆疊式感測器封裝結構通過在內部設有支架，以強化整體的結構強度、並有效地提升感測晶片的打線穩定度。

Description

堆疊式感測器封裝結構
本發明涉及一種感測器封裝結構，尤其涉及一種堆疊式感測器封裝結構。
現有的感測器封裝結構在內部設置有多個晶片時，所述多個晶片的設置方式會影響打線的穩定度，並有可能造成感測器封裝結構中的各種缺陷。舉例來說，當感測器封裝結構中包含有尺寸較大的一感測晶片與尺寸較小的一半導體晶片，並且所述感測晶片是黏於半導體晶片上方時，在感測晶片邊緣打線則需要較大的力量，如此常會造成感測晶片損傷。
於是，本發明人認為上述缺陷可改善，乃特潛心研究並配合科學原理的運用，終於提出一種設計合理且有效改善上述缺陷的本發明。
本發明實施例在於提供一種堆疊式感測器封裝結構，其能有效地改善現有感測器封裝結構所可能產生的缺陷。
本發明實施例公開一種堆疊式感測器封裝結構，包括：一基板，所述基板包含相對的一上表面與一下表面，並且所述基板在所述上表面形成有多個焊墊；至少一半導體晶片，安裝於所述基板；一支架，固定於所述基板的所述上表面並且位在多個所述焊墊的內側，至少一所述半導體晶片位於所述支架與所述基板所包圍的空間內並且未接觸所述支架，所述支架包含有位於至少一所 述半導體晶片上方的一承載平面；一感測晶片，所述感測晶片的尺寸大於至少一所述半導體晶片的尺寸，所述感測晶片包含有相對的一頂面與一底面，所述感測晶片在所述頂面設有多個連接墊，所述感測晶片的所述底面固定於所述承載平面；多條金屬線，多條所述金屬線的一端分別連接於多個所述焊墊，並且多條所述金屬線的另一端分別連接於多個所述連接墊；一透光層，所述透光層具有相對的一第一表面與一第二表面，所述第二表面包含有面向於所述感測晶片的一中心區及呈環狀且圍繞在所述中心區外側的一支撐區；一支撐體，所述支撐體呈環狀，所述支撐體設置於所述感測晶片的所述頂面與所述支架的所述承載平面的至少其中之一，所述支撐體的頂緣頂抵於所述透光層的所述支撐區；以及一封裝體(package compound)，所述封裝體設置於所述基板的所述上表面並包覆於所述支架的外側緣、所述透光層的至少部分外側緣、及所述支撐體的外側緣；其中，每條所述金屬線的至少部分埋置於所述封裝體內。
本發明實施例所公開的堆疊式感測器封裝結構中，基板上設置有支架，故可提升整體的結構強度，並使感測晶片能夠設置在穩定度較高的支架上，藉以控制其平整度。再者，由於感測晶片的打線區受到支架的穩固支撐，所以上述多條金屬線在打線成形的過程中，能夠有效地連接感測晶片的打線區，並避免造成其他元件的損傷。
另，所述堆疊式感測器封裝結構的感測晶片與半導體晶片被支架所隔開，以使感測晶片比較不會被半導體晶片產生的熱能直接影響，而所述半導體晶片產生的熱能還能通過基板的傳導而逸散，藉以有效地提升堆疊式感測器封裝結構的散熱效能。
此外，在本發明的其中一個實施例中，支架上設有貫孔，在烘烤支架與基板間的黏膠(未標示)時，支架與基板間的空氣會受熱膨脹，並能通過貫孔排出，進而保持支架的(承載平面)平 整度。
為能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，但是此等說明與附圖僅用來說明本發明，而非對本發明的保護範圍作任何的限制。
100‧‧‧堆疊式感測器封裝結構
1‧‧‧基板
11‧‧‧上表面
111‧‧‧焊墊
112‧‧‧容置槽
113‧‧‧打線區域
12‧‧‧下表面
13‧‧‧焊球
2‧‧‧半導體晶片(第一半導體晶片)
21‧‧‧金屬球
22‧‧‧底部填充劑
2’‧‧‧第二半導體晶片
2’’‧‧‧第三半導體晶片
3‧‧‧支架
31‧‧‧環形座體
32‧‧‧承載板
321‧‧‧承載平面
322‧‧‧貫孔
33‧‧‧缺口
4‧‧‧感測晶片
41‧‧‧頂面
411‧‧‧感測區
412‧‧‧打線區
4121‧‧‧連接墊
413‧‧‧承載區
42‧‧‧底面
43‧‧‧側邊部位
5‧‧‧金屬線
6‧‧‧透光層
61‧‧‧第一表面
62‧‧‧第二表面
621‧‧‧中心區
622‧‧‧支撐區
623‧‧‧固定區
63‧‧‧階梯部
7‧‧‧支撐體
71‧‧‧第一支撐部
72‧‧‧第二支撐部
73‧‧‧支撐層
74‧‧‧接合層
8‧‧‧封裝體
81‧‧‧頂面
82‧‧‧液態封膠
821‧‧‧頂面
83‧‧‧模製封膠
831‧‧‧頂面
9、9’‧‧‧密封膠
E‧‧‧被動電子元件
C‧‧‧內埋式晶片
D‧‧‧防溢流距離
圖1為本發明堆疊式感測器封裝結構實施例一的剖視示意圖。
圖2為本發明堆疊式感測器封裝結構實施例二的剖視示意圖。
圖3為本發明堆疊式感測器封裝結構實施例三的剖視示意圖。
圖4為本發明堆疊式感測器封裝結構實施例四的剖視示意圖。
圖5A為本發明堆疊式感測器封裝結構實施例五的剖視示意圖(一)。
圖5B為本發明堆疊式感測器封裝結構實施例五的剖視示意圖(二)。
圖6為本發明堆疊式感測器封裝結構實施例六的剖視示意圖。
圖7為本發明堆疊式感測器封裝結構實施例七的剖視示意圖。
圖8為本發明堆疊式感測器封裝結構實施例八的剖視示意圖。
圖9為本發明堆疊式感測器封裝結構實施例九的剖視示意圖。
圖10為本發明堆疊式感測器封裝結構實施例十的剖視示意圖。
圖11為本發明堆疊式感測器封裝結構實施例十一的剖視示意圖。
圖12為本發明堆疊式感測器封裝結構實施例十二的剖視示意圖。
圖13為本發明堆疊式感測器封裝結構實施例十三的剖視示意圖。
圖14A為本發明堆疊式感測器封裝結構實施例十四的剖視示意圖(一)。
圖14B為本發明堆疊式感測器封裝結構實施例十四的剖視示意圖(二)。
圖15為本發明堆疊式感測器封裝結構實施例十五的剖視示意圖。
圖16為本發明堆疊式感測器封裝結構實施例十六的剖視示意圖。
圖17為本發明堆疊式感測器封裝結構實施例十七的剖視示意圖。
圖18為本發明堆疊式感測器封裝結構實施例十八的剖視示意圖。
圖19為本發明堆疊式感測器封裝結構實施例十九的剖視示意圖。
圖20為本發明堆疊式感測器封裝結構實施例二十的剖視示意圖。
請參閱圖1至圖19，為本發明的實施例，需先說明的是，本實施例對應附圖所提及的相關數量與外型，僅用來具體地說明本發明的實施方式，以便於了解本發明的內容，而非用來侷限本發明的保護範圍。需額外說明的是，下述多個實施例所公開的技術特徵能夠彼此相互參考與轉用，以構成本發明所未繪示的其他實施例。
[實施例一]
如圖1所示，其為本發明的實施例一，本實施例公開一種堆疊式感測器封裝結構100，尤其是指一種影像感測器封裝結構100，但本發明不受限於此。所述堆疊式感測器封裝結構100於本實施例中包含有一基板1、設置於所述基板1上的一半導體晶片2、設置於所述基板1上並位於上述半導體晶片2外側的一支架3、設置於所述支架3上的一感測晶片4、電性連接所述感測晶片4與基板1的多條金屬線5、位置對應於所述感測晶片4的一透光層6、用來維持所述感測晶片4與透光層6相對位置的一支撐體7、及設置於所述基板1並包覆於所述支架3、支撐體7與透光層6的一封裝體8(package compound)。以下將分別介紹本實施例堆疊式感測器封裝結構100中的各個構件構造與其連接關係。
所述基板1於本實施例中可以是塑膠基板、陶瓷基板、導線架(lead frame)、或是其他板狀材料，但本發明對此不加以限制。 其中，上述基板1包含相對的一上表面11與一下表面12，並且所述基板1在上表面11形成有間隔排列的多個焊墊111。再者，所述基板1在下表面12也形成有多個焊墊(未標示)，藉以用來分別焊接多顆焊球13。也就是說，所述多個焊球13呈陣列排列在上述基板1的下表面12，並且本實施例的基板1是以具備球柵陣列封裝(Ball Grid Array，BGA)的構造作一說明，但本發明不受限於此。
所述半導體晶片2於本實施例中安裝於基板1的上表面11，並且上述半導體晶片2以打線電性連接於基板1，但本發明不受限於此。再者，所述半導體晶片2的類型可依據設計者的需求而加以改變，例如：所述半導體晶片2可以是一處理器晶片或是一記憶體晶片。
所述支架3於本實施例中的材質為玻璃且為一體成形的單件式構造，也就是說，所述支架3可以是在一承載板的中間挖設一方槽而製造形成，但本發明不以此為限。舉例來說，所述支架3的材質也可以是具有高導熱的剛性材質(如：陶瓷或金屬)。其中，所述支架3固定於所述基板1的上表面並且位在上述多個焊墊111的內側，並且所述支架3與基板1所包圍的(封閉狀)空間內佈滿空氣，而所述半導體晶片2位於上述支架3與基板1所包圍的空間內並且未接觸該支架3。
更詳細地說，所述支架3包含有一環形座體31及一體連接於所述環形座體31頂緣的一承載板32，而所述環形座體31的底緣固定於上述基板1的上表面11。其中，所述支架3可以通過一黏合膠層(未標示)將環形座體31固定於基板1上，並且上述黏合膠層可以是一光固化黏著膠(UV curing epoxy)、一熱固化黏著膠(thermal curing epoxy)、混合上述光固化黏著膠與熱固化黏著膠 之一混合型黏著膠、或是一黏著膠膜(attach film)，本發明並不以此為限制。
再者，所述承載板32的外表面(也就是圖1中的承載板32頂面)位於上述半導體晶片2的上方並且定義為一承載平面321。也就是說，本實施例是以平整度較佳的承載板32表面來作為承載所述感測晶片4的承載平面321，藉以確保感測晶片4的平整度。另，所述支架3具備有較佳的結構剛性，藉以能有效地降低所述堆疊式感測器封裝結構100的翹曲程度。
此外，所述支架3也可依據設計者的需求而加以改調其構造(如下述實施例所載)。舉例來說：支架3也可以形成有貫孔，其具體說明如實施例十九所載。
所述感測晶片4於本實施例中是以一影像感測晶片來作說明，並且所述感測晶片4的尺寸大於上述半導體晶片2的尺寸，但本發明對感測晶片4的類型不加以限制。其中，所述感測晶片4包含有相對的一頂面41與一底面42、及垂直地相連於上述頂面41與底面42的一外側緣(未標示)。所述頂面41包含有一感測區411、位於上述感測區411外側的一打線區412、及位於所述感測區411與打線區412之間的一承載區413。並且感測晶片4在上述打線區412設有多個連接墊4121，也就是說，上述多個連接墊4121位於所述感測區411的外側。
更詳細地說，所述感測區411於本實施例中大致呈矩形(如：正方形或長方形)，並且上述感測區411的中心可以是頂面41的中心(如：圖1)或是與頂面41中心留有一距離(圖中未示出)。所述打線區412於本實施例中呈方環狀，並且上述打線區412的每個部位的寬度較佳是大致相同，但打線區412的具體外型可以依據設計者或製造者的需求而加以調整，在此不加以限制。舉例來說，在本發明未繪示的其他實施例中，所述打線區412也可以 是位在感測區411一側的直線狀區域或L形區域、或是位在感測區411相反兩側的兩個直線狀區域。
再者，所述感測晶片4的底面42固定於所述支架3的承載平面321上，並且感測晶片4底面42的周邊部位較佳是設置於環形座體31的上方。其中，本實施例中的感測晶片4是通過黏晶膠(Die Attach Epoxy，未標示)來將其底面42固定於支架3的承載平面321上，但具體設置方式不受限於此。
所述多條金屬線5的一端分別連接於基板1的多個焊墊111，並且多條金屬線5的另一端分別連接於感測晶片4的多個連接墊4121。上述每條金屬線5可以通過反打(reverse bond)或是正打(forward bond)的方式所形成。進一步地說，當每條金屬線5採用反打方式時，上述感測晶片4的頂面41與每條金屬線5的相鄰部位能夠形成有小於等於45度的一夾角(未標示)，以使每條金屬線5的頂點能夠位在較低的高度位置，進而避免觸碰到透光層6，但本發明不受限於此。
所述透光層6於本實施例中呈透明狀且以平板狀的玻璃作一說明，但本發明對透光層6的類型不加以限制。舉例來說，所述透光層6也可以是由透光(或透明)塑膠材質所形成。其中，所述透光層6具有相對(如：位於相反兩面)的一第一表面61與一第二表面62、及垂直地相連於第一表面61與第二表面62的一外側緣(未標示)。本實施例的第一表面61與第二表面62為尺寸相同的矩形(如：正方形或長方形)，並且所述透光層6的第二表面62面積小於上述感測晶片4的頂面41面積，但不受限於此。
進一步地說，所述透光層6是通過支撐體7而設置於感測晶片4上方，並且透光層6的第二表面62是大致平行且面向於所述感測晶片4的頂面41。進一步地說，所述第二表面62包含有面向 於上述感測晶片4的一中心區621、呈環狀且圍繞在所述中心區621外側的一支撐區622、及位於所述支撐區622外側的一固定區623。其中，所述感測晶片4的感測區411正投影於第二表面62而形成有一投影區域(未標示)，並且所述投影區域即相當於第二表面62的中心區，但本發明不以此為限。抵接於上述支撐體7的第二表面62部位即相當於支撐區622，在上述中心區621與支撐區622以外的第二表面62部位即相當於所述固定區623。
另，上述透光層6的第二表面62較佳是鄰設但未接觸於每條金屬線5，每條金屬線5的頂點相較於基板1上表面11的高度較佳是小於所述透光層6第二表面62相較於基板1上表面11的高度，但不受限於此。
所述支撐體7於本實施例中呈環狀且其材質例如是玻璃接合樹脂(Glass Mount Epoxy，GME)，但本發明不受限於此。其中，所述支撐體7的底緣設置於上述感測晶片4的頂面41的承載區413，也就是說，所述支撐體7的底緣位於上述感測區411與多個連接墊4121之間。所述支撐體7的頂緣頂抵於上述透光層6的支撐區622，也就是說，所述支撐體7並未接觸透光層6的中心區621與固定區623。藉此，所述堆疊式感測器封裝結構100能通過上述支撐體7，而使所述透光層6的第二表面62大致平行於感測晶片4的頂面41，並使透光層6的第二表面62與感測晶片4的頂面41能被保持在一預設距離。
所述封裝體8於本實施例中是以一液態封膠(liquid compound)來說明，但本發明不受限於此。其中，所述封裝體8設置於基板1的上表面11並包覆於所述支撐體7的外側緣、支架3的外側緣與部分承載平面321、感測晶片4的外側緣與打線區412、支撐體7的外側緣、以及透光層6的固定區623與外側緣。 進一步地說，上述封裝體8的頂面81大致呈斜面狀或曲面狀，所述封裝體8頂面81的邊緣相連於所述透光層6的邊緣(如：第一表面61的邊緣)，以使所述封裝體8頂面與透光層6的第一表面61形成有呈銳角的一切角，但本發明不受限於此。另，上述每條金屬線5及每個焊墊111皆埋置於上述封裝體8內。
依上所述，在本實施例所公開的堆疊式感測器封裝結構100中，基板1上設置支架3，故可提升整體的結構強度，並使感測晶片4能夠設置在穩定度較高的支架3上，藉以控制其平整度。再者，由於感測晶片4的打線區412受到支架3的穩固支撐，所以上述多條金屬線5在打線成形的過程中，能夠有效地連接在感測晶片4的打線區412，而避免造成其他元件的損傷。
另，所述堆疊式感測器封裝結構100的感測晶片4與半導體晶片2被支架3所隔開，以使感測晶片4比較不會被半導體晶片2產生的熱能直接影響，並且所述半導體晶片2產生的熱能還能通過基板1及其下表面12上的金屬球21的傳導而逸散，藉以有效地提升堆疊式感測器封裝結構100的散熱效能。
[實施例二]
如圖2所示，其為本發明的實施例二，本實施例與上述實施例一類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述支架3。以下將說明本實施例與上述實施例一的差異處。
於本實施例中，所述支架3的環形座體31與承載板32並非是一體成形的構造，所述環形座體31例如是以一黏合膠層(未標示)而連接於承載板32的周緣，並且環形座體31的外側緣是切齊於承載板32的外側緣，但本發明不受限於此。其中，所述黏合膠層可以是一光固化黏著膠、一熱固化黏著膠、混合上述光固化 黏著膠與熱固化黏著膠之一混合型黏著膠、或是一黏著膠膜，本發明在此不加以限制。
進一步地說，由於所述環形座體31與承載板32並非是一體成形的構造，所以上述環形座體31的材質可以是相同或相異於上述承載板32的材質。舉例來說，所述承載板32或環形座體31的材質可以選用熱膨脹係數(Coefficient of thermal expansion，CTE)小於10的剛性材料。例如：玻璃材質(CTE=7.2ppm/℃)、矽基材(CTE=2.6ppm/℃)、金屬、或陶瓷，本發明在此不加以限制。
[實施例三]
如圖3所示，其為本發明的實施例三，本實施例與上述實施例二類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：本實施例的堆疊式感測器封裝結構100進一步包含有多個被動電子元件E。以下將說明本實施例與上述實施例二的差異處。
於本實施例中，所述多個被動電子元件E安裝於所述基板1的上表面11，並且上述多個被動電子元件E中的部分被動電子元件E位於基板1與支架3所包圍的空間內並與半導體晶片2呈間隔設置，而其餘的被動電子元件E則可以位於上述支架3的外側並且埋置於所述封裝體8內。
[實施例四]
如圖4所示，其為本發明的實施例四，本實施例與上述實施例二類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：本實施例的堆疊式感測器封裝結構100進一步包含有一密封膠9。以下將說明本實施例與上述實施例二的差異處。
於本實施例中，所述支架3與基板1所包圍的空間內部分充 填上述密封膠9，以使所述半導體晶片2埋置於密封膠9內。進一步地說，當所述環形座體31固定於基板1的上表面11，但尚未連接於承載板32時，所述環形座體31內能充填密封膠9，藉以埋置所述半導體晶片2，而後再將所述承載板32固定於環形座體31的頂緣。
[實施例五]
如圖5A和圖5B所示，其為本發明的實施例五，本實施例與上述實施例二類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述支架3。以下將說明本實施例與上述實施例二的差異處。
於本實施例中，所述支架3自其承載平面321的外緣凹設形成有呈環狀的一缺口33，並且所述缺口33位在感測晶片4的外側。其中，所述缺口33自承載平面321的凹設深度可依據設計者的需求而加以變化，本發明在此不加以限制。舉例來說，所述缺口33可以是僅凹設於上述支架3的承載板32(如：圖5A)，或者所述缺口33也可以自支架3的承載板32凹設至環形座體31(如：圖5B)。
[實施例六]
如圖6所示，其為本發明的實施例六，本實施例與上述實施例二類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述透光層6。以下將說明本實施例與上述實施例二的差異處。
於本實施例中，所述透光層6的頂部周緣也可以形成有一階梯部63，以供所述封裝體8附著於所述階梯部63上。其中，上述階梯部的具體構造可依據設計者的需求而加以變化，本發明在此不加以限制。舉例來說，所述階梯部63可以是環形、L形、或長 條狀。
[實施例七]
如圖7所示，其為本發明的實施例七，本實施例與上述實施例二類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述支撐體7。以下將說明本實施例與上述實施例二的差異處。
於本實施例中，所述支撐體7的頂緣頂抵於透光層6的支撐區622，並且所述支撐體7的底緣設置於感測晶片4頂面41的打線區412。其中，上述支撐體7包覆所述多個連接墊4121及每條金屬線5的部分，而每條金屬線5的其餘部分埋置於所述封裝體8內。換個角度來說，本實施例中的感測晶片4頂面41僅具有感測區411及位於感測區411外側的打線區412，而不具有承載區413。換個角度來說，所述感測晶片4頂面41也可以視為打線區412與承載區413重合。
[實施例八]
如圖8所示，其為本發明的實施例八，本實施例與上述實施例七類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述支撐體7。以下將說明本實施例與上述實施例七的差異處。
於本實施例中，所述支撐體7的頂緣頂抵於透光層6的支撐區622，並且所述支撐體7底緣的部分設置於感測晶片4的頂面、並包覆多個連接墊4121及每條金屬線5的部分，而每條金屬線5的其餘部分埋置於所述封裝體8內。
更詳細地說，所述感測晶片4的一側邊部位43(如：圖8中的感測晶片4右側邊部位)未設有任何連接墊4121，並且所述支撐體7包含有一第一支撐部71與一第二支撐部72。其中，所述第 一支撐部71的頂緣頂抵於所述透光層6的支撐區622，所述第一支撐部71的底緣設置於上述感測晶片4頂面41的打線區412、並包覆多個連接墊4121及每條金屬線5的部分。所述第二支撐部72的頂緣頂抵於所述透光層6的支撐區622，所述第二支撐部72的底緣設置於所述承載平面321並且鄰近上述側邊部位43，並且所述第二支撐部72未接觸任一條金屬線5。
再者，所述第二支撐部72於本實施例中是以相互堆疊的兩層式構造來說明，但本發明不受限於此。舉例來說，在本發明未繪示的其他實施例中，所述第二支撐部72也可以是一體成形的單件式構造。
另，所述第一支撐部71與第二支撐部72可以是一體相連的構造，例如：先成形第二支撐部72的底層構造，而後再成形彼此相連呈環狀的第一支撐部71與第二支撐部72的頂層構造，並且第二支撐部72的頂層構造堆疊於上述底層構造；或者，所述第一支撐部71與第二支撐部72也可以是彼此分離的構造，本發明在此不加以限制。
此外，本實施例雖是以所述感測晶片4的一側邊部位43未設有任何連接墊4121來說明，而所述第二支撐部72則對應於上述側邊部位43設置，但本發明不受限於此。舉例來說，在本發明未繪示的其他實施例中，所述感測晶片4也可以是在至少兩個側邊部位43未設有任何連接墊4121。
[實施例九]
如圖9所示，其為本發明的實施例九，本實施例與上述實施例八類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述支撐體7。以下將說明本實施例與上述實施例八的差異處。
於本實施例中，所述支撐體7設置在上述支架3的承載平面 321並且位於所述感測晶片4的外側緣，所述支撐體7包覆每條金屬線5的部分，而每條金屬線5的其餘部分埋置於所述封裝體8內。更詳細地說，所述支撐體7包含有一支撐層73及一接合層74。所述支撐層73設置在上述支架3的承載平面321、並位於所述感測晶片4的外側緣，所述支撐層73未接觸任一個金屬線5。所述接合層74設置於支撐層73上，並且接合層74的頂緣頂抵於所述透光層6的支撐區622，每個金屬線5的局部埋置於接合層74內。其中，所述支撐層73相較於承載平面321的一高度大致等於所述感測晶片4的頂面41相較於承載平面321的一高度，並且每個金屬線5的局部埋置於接合層74內，但本發明不受限於此。
此外，所述支撐體7的支撐層73及接合層74於本實施例中是以兩個構件來說明，但本發明不受限於此。舉例來說，在本發明未繪示的其他實施例中，所述支撐層73及接合層74也可以是一體成形的單件式構件。
再者，本實施例的支撐體7雖是以支撐層73相連於感測晶片4的外側緣，但在本發明未繪示的其他實施例中，所述支撐體7與感測晶片4的外側緣之間也可以留有一間隙。
[實施例十]
如圖10所示，其為本發明的實施例十，本實施例與上述實施例八類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述封裝體8。以下將說明本實施例與上述實施例八的差異處。
於本實施例中，所述封裝體8包含有一液態封膠82以及一模製封膠83(molding compound)，由於本實施例的液態封膠82已於上述實施例中說明，所以在此不加以贅述。再者，所述模製封膠83形成於上述液態封膠82的頂面821，並且所述模製封膠83的頂面831平行於所述透光層6的第一表面61，並且模製封膠83 的頂面831低於所述透光層6的第一表面61並相隔有大致50μm至100μm之一防溢流距離D。
[實施例十一]
如圖11所示，其為本發明的實施例十一，本實施例與上述實施例七類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述封裝體8。以下將說明本實施例與上述實施例七的差異處。
於本實施例中，所述封裝體8為一模製封膠83。其中，所述模製封膠83(封裝體8)設置於基板1的上表面11並包覆於所述支撐體7的外側緣、支架3的外側緣與部分承載平面321、感測晶片4的外側緣、以及所述透光層6的固定區623與部分外側緣。再者，所述模製封膠83(封裝體8)的頂面831呈平面狀且低於所述透光層6的第一表面61並相隔有大致50μm至100μm的一防溢流距離D。
[實施例十二]
如圖12所示，其為本發明的實施例十二，本實施例與上述實施例二類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：本實施例堆疊式感測器封裝結構100包含有多個半導體晶片2。以下將說明本實施例與上述實施例二的差異處。
於本實施例中，所述多個半導體晶片2呈彼此堆疊地設置於基板1的上表面11，並且每個半導體晶片2皆打線連接於所述基板1的上表面11，藉以使每個半導體晶片2與基板1達成電性連接，但本發明不受限於此。
[實施例十三]
如圖13所示，其為本發明的實施例十三，本實施例與上述實施例十二類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：本實施例堆疊式感測器封裝結構100進一步包含有一內埋式晶片C。以下將說明本實施例與上述實施例十二的差異處。
於本實施例中，所述內埋式晶片C埋置於上述基板1內，並且在本發明未繪示的其他實施例中，埋置於基板1內的內埋式晶片C數量也可以是多個。
[實施例十四]
如圖14A及圖14B所示，其為本發明的實施例十四，本實施例與上述實施例七類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述半導體晶片2。以下將說明本實施例與上述實施例七的差異處。
於本實施例中，所述半導體晶片2非為打線連接於基板1。更詳細地說，所述半導體晶片2是以多個金屬球21焊接於基板1的上表面11，藉以使半導體晶片2與基板1之間達成電性連接。再者，所述半導體晶片2與上述基板1之間也可以選擇性地充填有一底部填充劑22(underfill)，而多個所述金屬球21埋置於所述底部填充劑22內(如：圖14B)。
[實施例十五]
如圖15所示，其為本發明的實施例十五，本實施例與上述實施例十二類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述基板1。以下將說明本實施例與上述實施例十二的差異處。
於本實施例中，所述基板1上表面11凹設形成有一容置槽112，所述多個半導體晶片2位於上述容置槽112內，並且每個半 導體晶片2皆打線連接於所述容置槽112的槽底，藉以使每個半導體晶片2與基板1達成電性連接。
[實施例十六]
如圖16所示，其為本發明的實施例十六，本實施例與上述實施例十五類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述基板1。以下將說明本實施例與上述實施例十五的差異處。
於本實施例中，所述基板1的上表面11在上述支架3與容置槽112之間留有一打線區域113，並且多個所述半導體晶片2的至少其中一個半導體晶片2(如：在圖16中位於上方的半導體晶片2)打線連接於所述打線區域113，而其餘半導體晶片2(如：在圖16中位於下方的半導體晶片2)則打線連接於所述容置槽112的槽底，藉以使每個半導體晶片2與基板1達成電性連接。
[實施例十七]
如圖17所示，其為本發明的實施例十七，本實施例與上述實施例十五類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述支架3。以下將說明本實施例與上述實施例十五的差異處。
於本實施例中，所述支架3進一步限定為黏固於所述基板1的上表面11的一承載板32，並且所述承載板32的外表面定義為承載平面321。其中，所述承載板32的周緣例如是以一黏合膠層(未標示)而連接於所述基板1的上表面11、並封閉上述容置槽112，但本發明不受限於此。進一步地說，所述黏合膠層可以是一光固化黏著膠、一熱固化黏著膠、混合上述光固化黏著膠與熱固化黏著膠之一混合型黏著膠、或是一黏著膠膜，本發明在此不加以限制。
[實施例十八]
如圖18所示，其為本發明的實施例十八，本實施例與上述實施例十七類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：本實施例的堆疊式感測器封裝結構100進一步包含有一密封膠9’。以下將說明本實施例與上述實施例十七的差異處。
於本實施例中，所述容置槽112充填上述密封膠9’，以使所述半導體晶片2埋置於所述密封膠9’內。
[實施例十九]
如圖19所示，其為本發明的實施例十九，本實施例與上述實施例一類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：所述支架3。以下將說明本實施例與上述實施例一的差異處。
於本實施例中，所述支架3的承載板32設有一貫孔322，並且所述感測晶片4遮蔽上述貫孔322。其中，本實施例的貫孔322位置不在所述半導體晶片2的正上方，但本發明貫孔322形成在支架3的具體位置不受限於此。藉此，在烘烤支架3與基板1間的黏著膠(未標示)、以使所述支架3固定於基板1上表面11的過程中，上述支架3與基板1間的空氣受熱膨脹，並能通過所述貫孔322排氣，進而保持支架3的(承載平面321)平整度。
[實施例二十]
如圖20所示，其為本發明的實施例二十，本實施例與上述實施例十九類似，兩個實施例的相同處則不再加以贅述，而兩個實施例的主要差異在於：本實施例堆疊式感測器封裝結構100包含有至少三個半導體晶片2、2’、2’’。以下將說明本實施例與上述 實施例十九的差異處。
於本實施例中，所述三個半導體晶片2、2’、2’’能分別運用不同的固定技術、並且分別命名為一第一半導體晶片2、一第二半導體晶片2’、及一第三半導體晶片2’’，藉以區隔彼此而利於說明，但所述「第一」、「第二」、與「第三」並不具有其他物理意義。
所述第一半導體晶片2是以多個金屬球21焊接於基板1的上表面11，藉以使第一半導體晶片2與基板1之間達成電性連接。再者，所述第一半導體晶片2與上述基板1之間充填有一底部填充劑22(underfill)，而多個所述金屬球21埋置於所述底部填充劑22內。
所述第二半導體晶片2’堆疊於第一半導體晶片2上、並打線連接於所述基板1的上表面11，藉以使第二半導體晶片2’與基板1達成電性連接。
所述第三半導體晶片2’’設置於所述基板1的上表面11並且位於上述相互堆疊的第一半導體晶片2與第二半導體晶片2’的一側，所述第三半導體晶片2’’打線連接於所述基板1的上表面11，藉以使第三半導體晶片2’’與基板1達成電性連接。
需說明的是，所述第一半導體晶片2、第二半導體晶片2’、及第三半導體晶片2’’的類型可依據設計者的需求而加以調整變化，例如：影像信號處理器(image signal processor，ISP)、快閃記憶體(flash memory)、或微控制器(micro controller)，本發明在此不加以限制。
以上所述僅為本發明的優選可行實施例，並非用來侷限本發明的保護範圍，凡依本發明申請專利範圍所做的均等變化與修飾，皆應屬本發明的權利要求書的保護範圍。

Claims (22)

  1. 一種堆疊式感測器封裝結構，包括：一基板，包含相對的一上表面與一下表面，並且所述基板在所述上表面形成有多個焊墊；至少一半導體晶片，安裝於所述基板；一支架，固定於所述基板的所述上表面並且位在多個所述焊墊的內側，至少一所述半導體晶片位於所述支架與所述基板所包圍的空間內並且未接觸所述支架，所述支架包含有位於至少一所述半導體晶片上方的一承載平面；一感測晶片，所述感測晶片的尺寸大於至少一所述半導體晶片的尺寸，所述感測晶片包含有相對的一頂面與一底面，所述感測晶片在所述頂面設有多個連接墊，所述感測晶片的所述底面固定於所述承載平面；多條金屬線，多條所述金屬線的一端分別連接於多個所述焊墊，並且多條所述金屬線的另一端分別連接於多個所述連接墊；一透光層，所述透光層具有相對的一第一表面與一第二表面，所述第二表面包含有面向於所述感測晶片的一中心區及呈環狀且圍繞在所述中心區外側的一支撐區；一支撐體，所述支撐體呈環狀，所述支撐體設置於所述感測晶片的所述頂面與所述支架的所述承載平面的至少其中之一，所述支撐體的頂緣頂抵於所述透光層的所述支撐區；以及一封裝體(package compound)，所述封裝體設置於所述基板的所述上表面並包覆於所述支架的外側緣、所述透光層的至少部分外側緣、及所述支撐體的外側緣；其中，每條所述金屬線的至少部分埋置於所述封裝體內。
  2. 如請求項1所述的堆疊式感測器封裝結構，其中，所述支架自所述承載平面的外緣凹設形成有呈環狀的一缺口，並且所述缺口位在所述感測晶片的外側。
  3. 如請求項1所述的堆疊式感測器封裝結構，其中，所述支撐體的至少部分設置於所述感測晶片的所述頂面、並包覆多個所述連接墊及每條所述金屬線的部分。
  4. 如請求項1所述的堆疊式感測器封裝結構，其中，所述感測晶片的一側邊部位未設有任何所述連接墊；所述支撐體包含有：一第一支撐部，所述第一支撐部設置於所述感測晶片的所述頂面、並包覆多個所述連接墊及每條所述金屬線的部分；及一第二支撐部，所述第二支撐部設置於所述承載平面並且鄰近所述側邊部位，並且所述第二支撐部未接觸任一條所述金屬線；其中，所述第一支撐部的頂緣與所述第二支撐部的頂緣皆頂抵於所述透光層的所述支撐區。
  5. 如請求項1所述的堆疊式感測器封裝結構，其中，所述感測晶片的所述頂面包含有一感測區，並且多個所述連接墊位於所述感測區的外側；所述支撐體設置於所述頂面並且位在所述感測區與多個所述連接墊之間。
  6. 如請求項1所述的堆疊式感測器封裝結構，其中，所述支撐體設置在所述支架的所述承載平面並且位於所述感測晶片的外側緣，所述支撐體包覆每條所述金屬線的部分。
  7. 如請求項6所述的堆疊式感測器封裝結構，其中，所述支撐體包含有：一支撐層，所述支撐層設置在所述承載平面、並位於所述感測晶片的外側緣；及一接合層，所述接合層設置於所述支撐層上，所述接合層的頂緣頂抵於所述透光層的所述支撐區。
  8. 如請求項7所述的堆疊式感測器封裝結構，其中，所述支撐層相較於所述承載平面的一高度大致等於所述感測晶片的所述頂面相較於所述承載平面的一高度，並且每個所述金屬線的局部埋置於所述接合層內，而所述支撐層未接觸任一個所述金屬線。
  9. 如請求項1所述的堆疊式感測器封裝結構，其中，所述封裝體進一步限定為一模製封膠(molding compound)，並且所述封裝體的頂面呈平面狀且低於所述透光層的所述第一表面並相隔有大致50μm至100μm的一防溢流距離。
  10. 如請求項1所述的堆疊式感測器封裝結構，其中，所述封裝體包含有：一液態封膠(liquid compound)，所述液態封膠包覆於所述支架的所述外側緣、所述透光層的所述外側緣、及所述支撐體的所述外側緣；其中，所述液態封膠的頂面呈斜面狀，並且所述液態封膠的所述頂面的邊緣相連於所述透光層的邊緣；一模製封膠(molding compound)，所述模製封膠形成於所述液態封膠的所述頂面，並且所述模製封膠的頂面平行於所述透光層的所述第一表面，並且所述模製封膠的所述頂面低於所述透光層的所述第一表面並相隔有大致50μm至100μm之一防溢流距離。
  11. 如請求項1所述的堆疊式感測器封裝結構，其進一步包括有至少一內埋式晶片，並且至少一所述內埋式晶片埋置於所述基板內。
  12. 如請求項1至11中任一項所述的堆疊式感測器封裝結構，其中，所述支架包含有：一環形座體，所述環形座體固定於所述基板上；及一承載板，連接於所述環形座體上，並且所述承載板的外表面定義為所述承載平面。
  13. 如請求項12所述的堆疊式感測器封裝結構，其中，所述承載板設有一貫孔，並且所述感測晶片遮蔽所述貫孔。
  14. 如請求項12所述的堆疊式感測器封裝結構，其中，所述支架與所述基板所包圍的空間內佈滿空氣。
  15. 如請求項12所述的堆疊式感測器封裝結構，其進一步包含有一密封膠，並且所述支架與所述基板所包圍的空間內部分充填所述密封膠，以使至少一所述半導體晶片埋置於所述密封膠內。
  16. 如請求項1至11中任一項所述的堆疊式感測器封裝結構，其中，所述基板於所述上表面凹設形成有一容置槽，至少一所述半導體晶片位於所述容置槽內。
  17. 如請求項16所述的堆疊式感測器封裝結構，其進一步包含有一密封膠，所述容置槽充填所述密封膠，以使至少一所述半導體晶片埋置於所述密封膠內。
  18. 如請求項16所述的堆疊式感測器封裝結構，其中，所述支架進一步限定為黏固於所述基板的所述上表面的一承載板，並且所述承載板的外表面定義為所述承載平面。
  19. 如請求項16所述的堆疊式感測器封裝結構，其中，至少一所述半導體晶片的數量為多個，並且多個所述半導體晶片打線連接於所述基板。
  20. 如請求項19所述的堆疊式感測器封裝結構，其中，所述基板的所述上表面在所述支架與所述容置槽之間留有一打線區域，並且多個所述半導體晶片的至少其中一個所述半導體晶片打線連接於所述打線區域。
  21. 如請求項1至11中任一項所述的堆疊式感測器封裝結構，其中，至少一所述半導體晶片是以多個金屬球焊接於所述基板，並且至少一所述半導體晶片與所述基板之間選擇性地充填有一底部填充劑(underfill)，而多個所述金屬球埋置於所述底部填充劑內。
  22. 如請求項1至11中任一項所述的堆疊式感測器封裝結構，其進一步包含有多個焊球，並且多個所述焊球呈陣列狀排列在所述基板的所述下表面。
TW106137154A 2017-08-15 2017-10-27 堆疊式感測器封裝結構 TWI642150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762545542P 2017-08-15 2017-08-15
US62/545,542 2017-08-15

Publications (2)

Publication Number Publication Date
TWI642150B true TWI642150B (zh) 2018-11-21
TW201911491A TW201911491A (zh) 2019-03-16

Family

ID=65034650

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106137154A TWI642150B (zh) 2017-08-15 2017-10-27 堆疊式感測器封裝結構

Country Status (3)

Country Link
JP (1) JP6563538B2 (zh)
CN (1) CN109411487B (zh)
TW (1) TWI642150B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021095193A1 (ja) * 2019-11-14 2021-05-20 株式会社ティエーブル イメージセンサモジュール、及び、イメージセンサモジュールの製造方法
CN111477621B (zh) * 2020-06-28 2020-09-15 甬矽电子(宁波)股份有限公司 芯片封装结构、其制作方法和电子设备
JP2022023664A (ja) * 2020-07-27 2022-02-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の製造方法並びに電子機器
CN112151564A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 应用于图像传感器的叠层封装结构及封装方法
CN112382628B (zh) * 2020-11-11 2022-09-20 歌尔微电子有限公司 数模混合封装结构、电子设备及封装工艺
CN115514863B (zh) * 2021-06-04 2023-10-27 同欣电子工业股份有限公司 无焊接式感测镜头
TWI782857B (zh) * 2022-01-18 2022-11-01 勝麗國際股份有限公司 感測器封裝結構
CN115881745A (zh) * 2022-11-30 2023-03-31 苏州科阳半导体有限公司 一种图像传感器的封装结构及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478136B (en) * 2000-12-29 2002-03-01 Kingpak Tech Inc Stacked package structure of image sensor
US6744141B2 (en) * 2001-07-11 2004-06-01 Nec Electronics Corporation Stacked chip-size package type semiconductor device capable of being decreased in size
US20070029668A1 (en) * 2005-08-04 2007-02-08 Advanced Semiconductor Engineering Inc. Package module having a stacking platform
US20070272846A1 (en) * 2005-10-17 2007-11-29 Taiwan Electronic Packaging Co., Ltd. Image chip package structure and the method of making the same
US20080164595A1 (en) * 2007-01-09 2008-07-10 Advanced Semiconductor Engineering, Inc. Stackable semiconductor package and the method for making the same
US20090032926A1 (en) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc. Integrated Support Structure for Stacked Semiconductors With Overhang
TW201135922A (en) * 2010-04-06 2011-10-16 Kingpak Tech Inc Wafer level image sensor packaging structure and manufacturing method for the same
TW201143039A (en) * 2010-05-31 2011-12-01 Kingpak Tech Inc Wafer level image sensor package structure and manufacture method for the same
US8269300B2 (en) * 2008-04-29 2012-09-18 Omnivision Technologies, Inc. Apparatus and method for using spacer paste to package an image sensor
TW201715662A (zh) * 2015-10-21 2017-05-01 精材科技股份有限公司 晶片封裝體及其製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076154A (ja) * 2000-08-23 2002-03-15 Kyocera Corp 半導体装置
US6627983B2 (en) * 2001-01-24 2003-09-30 Hsiu Wen Tu Stacked package structure of image sensor
JP3645833B2 (ja) * 2001-05-23 2005-05-11 勝開科技股▲ふん▼有限公司 イメージセンサのスタックパッケージ構造
CN2613047Y (zh) * 2003-03-11 2004-04-21 胜开科技股份有限公司 积体电路堆叠封装组件
TWI317549B (en) * 2003-03-21 2009-11-21 Advanced Semiconductor Eng Multi-chips stacked package
US7224047B2 (en) * 2004-12-18 2007-05-29 Lsi Corporation Semiconductor device package with reduced leakage
US7576401B1 (en) * 2005-07-07 2009-08-18 Amkor Technology, Inc. Direct glass attached on die optical module
TWI285415B (en) * 2005-08-01 2007-08-11 Advanced Semiconductor Eng Package structure having recession portion on the surface thereof and method of making the same
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
TWI311438B (en) * 2006-08-28 2009-06-21 Advanced Semiconductor Eng Image sensor module
CN101512765A (zh) * 2006-09-15 2009-08-19 富士通微电子株式会社 半导体器件及其制造方法
CN101320120A (zh) * 2007-06-07 2008-12-10 鸿富锦精密工业（深圳）有限公司 相机模组
JP2010219696A (ja) * 2009-03-13 2010-09-30 Sharp Corp 固体撮像装置およびそれを備えた電子機器
US8981511B2 (en) * 2012-02-29 2015-03-17 Semiconductor Components Industries, Llc Multi-chip package for imaging systems
TW201503334A (zh) * 2013-07-08 2015-01-16 Kingpaktechnology Inc 影像感測器二階段封裝方法
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478136B (en) * 2000-12-29 2002-03-01 Kingpak Tech Inc Stacked package structure of image sensor
US6744141B2 (en) * 2001-07-11 2004-06-01 Nec Electronics Corporation Stacked chip-size package type semiconductor device capable of being decreased in size
US20070029668A1 (en) * 2005-08-04 2007-02-08 Advanced Semiconductor Engineering Inc. Package module having a stacking platform
US20070272846A1 (en) * 2005-10-17 2007-11-29 Taiwan Electronic Packaging Co., Ltd. Image chip package structure and the method of making the same
US20080164595A1 (en) * 2007-01-09 2008-07-10 Advanced Semiconductor Engineering, Inc. Stackable semiconductor package and the method for making the same
US20090032926A1 (en) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc. Integrated Support Structure for Stacked Semiconductors With Overhang
US8269300B2 (en) * 2008-04-29 2012-09-18 Omnivision Technologies, Inc. Apparatus and method for using spacer paste to package an image sensor
TW201135922A (en) * 2010-04-06 2011-10-16 Kingpak Tech Inc Wafer level image sensor packaging structure and manufacturing method for the same
TW201143039A (en) * 2010-05-31 2011-12-01 Kingpak Tech Inc Wafer level image sensor package structure and manufacture method for the same
TW201715662A (zh) * 2015-10-21 2017-05-01 精材科技股份有限公司 晶片封裝體及其製造方法

Also Published As

Publication number Publication date
TW201911491A (zh) 2019-03-16
CN109411487B (zh) 2020-09-08
CN109411487A (zh) 2019-03-01
JP6563538B2 (ja) 2019-08-21
JP2019036704A (ja) 2019-03-07

Similar Documents

Publication Publication Date Title
TWI642150B (zh) 堆疊式感測器封裝結構
US7692279B2 (en) Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US10340250B2 (en) Stack type sensor package structure
US10600830B2 (en) Sensor package structure
JP6415648B2 (ja) センサパッケージ構造
CN107591420B (zh) 感测器封装结构
TW200812018A (en) Stackable semiconductor package
TWI757587B (zh) 半導體裝置
TW201812932A (zh) 電子封裝件及其製法
JP6479099B2 (ja) センサパッケージ構造
JP2012094592A (ja) 半導体装置及びその製造方法
TW202203336A (zh) 包含底膠的半導體封裝及其製造方法
TWI825418B (zh) 改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案
TWI667752B (zh) 感測器封裝結構
TWI640073B (zh) 感測器封裝結構
TWI317998B (en) Package structure and heat sink module thereof
TWI654722B (zh) 半導體裝置
KR102617088B1 (ko) 반도체 패키지
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
CN104051373B (zh) 散热结构及半导体封装件的制法
EP3444844B1 (en) Stack type sensor package structure
TWI755319B (zh) 晶片封裝結構
TW202226482A (zh) 電子封裝件及其製法
TWI221332B (en) Semiconductor package device
CN116264190A (zh) 半导体封装件