JP2019036704A - 積層型センサ実装構造 - Google Patents

積層型センサ実装構造 Download PDF

Info

Publication number
JP2019036704A
JP2019036704A JP2018022773A JP2018022773A JP2019036704A JP 2019036704 A JP2019036704 A JP 2019036704A JP 2018022773 A JP2018022773 A JP 2018022773A JP 2018022773 A JP2018022773 A JP 2018022773A JP 2019036704 A JP2019036704 A JP 2019036704A
Authority
JP
Japan
Prior art keywords
support
substrate
mounting structure
frame
sensor mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018022773A
Other languages
English (en)
Other versions
JP6563538B2 (ja
Inventor
陳 建儒
Chien-Ru Chen
建儒 陳
若薇 楊
Jo-Wei Yang
若薇 楊
立群 洪
Li Chun Hung
立群 洪
修文 杜
Shubun To
修文 杜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kingpak Technology Inc
Original Assignee
Kingpak Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingpak Technology Inc filed Critical Kingpak Technology Inc
Publication of JP2019036704A publication Critical patent/JP2019036704A/ja
Application granted granted Critical
Publication of JP6563538B2 publication Critical patent/JP6563538B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3672Foil-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16235Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)

Abstract

【解決手段】積層型センサ実装構造100において、基板1と、基板1に設けられる半導体チップ2と、基板1に設けられるとともに半導体チップ2の外側に位置するフレーム3と、フレーム3に設けられるセンシングチップ4と、センシングチップ4と基板1を電気的に接続させる複数本のワイヤ5と、位置がセンシングチップ4に対応する光透過層6と、センシングチップ4と光透過層6との相対的位置を維持するための支持体7と、基板1に設けられるとともにフレーム3、支持体7と光透過層6を部分的に被覆する実装体8とを備える。【効果】内部にフレーム3が設けられていることで、全体の構造強度を強化し、センシングチップ4のワイヤボンディングの安定性が効果的に向上する。【選択図】図1

Description

本発明は、センサ実装構造に関し、特に積層型センサ実装構造に関する。
従来のセンサ実装構造は内部に複数のチップが設けられている場合、前記複数のチップの設置方式はワイヤボンディングの安定性に影響し、センサ実装構造における各種のデメリットを招く可能性がある。例えば、センサ実装構造にサイズの大きなセンシングチップとサイズの小さな半導体チップとを備え、前記センシングチップが半導体チップの上方に貼り付けられる場合、センシングチップのエッジにワイヤボンディングすると、大きな力が必要となる。このようにセンシングチップにダメージを与えることが多い。
それで、本発明者は上記デメリットが改善できると考えているので、鋭意検討し学理の応用に合わせて、設計が合理であり上記デメリットを効果的に改善する本発明をようやく提出した。
本発明の実施例は、従来のセンサ実装構造に生じ得るデメリットを効果的に改善できる積層型センサ実装構造を提供する。
本発明の実施例では、対向する上面と下面とを備え、前記上面に複数のパッドが形成されている基板と、前記基板に取り付けられる少なくとも一つの半導体チップと、前記基板の前記上面に固定されるとともに複数の前記パッドの内側に位置するフレームであって、少なくとも一つの前記半導体チップが前記フレームと前記基板によって囲まれる空間内に位置し前記フレームに接触せず、少なくとも一つの前記半導体チップ上方に位置する載置平面を備えるフレームと、サイズが少なくとも一つの前記半導体チップのサイズよりも大きく、対向する天面と底面とを備え、前記天面に複数の接続パッドが設けられており、前記底面が前記載置平面に固定されるセンシングチップと、一端がそれぞれ複数の前記パッドに接続され、他端がそれぞれ複数の前記接続パッドに接続される複数本のワイヤと、対向する第1の表面と第2の表面とを有し、前記第2の表面が前記センシングチップに向かっている中心エリアと環状を呈しており前記中心エリアの外側を取り囲む支持エリアとを備える光透過層と、環状を呈しており、前記センシングチップの前記天面と前記フレームの前記載置平面との少なくとも一つに設けられ、頂縁が前記光透過層の前記支持エリアに当接される支持体と、前記基板の前記上面に設けられるとともに前記フレームの外側縁、前記光透過層の少なくとも一部の外側縁、及び前記支持体の外側縁を被覆する実装体(package compound)であって、各前記ワイヤの少なくとも一部が前記実装体に埋め込まれる実装体とを備える積層型センサ実装構造が開示されている。
本発明の実施例に開示される積層型センサ実装構造において、基板にフレームが設けられているので、全体の構造強度を向上でき、センシングチップが安定性の高いフレームに設けられ得ることにより、その平坦度を制御する。なお、センシングチップのワイヤボンディングエリアがフレームによって強固に支持されるので、上記複数本のワイヤは、ワイヤボンディング成形の過程において、センシングチップのワイヤボンディングエリアに効果的に接続され、他の部品にダメージを与えることを回避することが可能である。
また、前記積層型センサ実装構造のセンシングチップと半導体チップがフレームによって離隔されるので、センシングチップは、半導体チップによる熱エネルギーにより直接影響されず、前記半導体チップによる熱エネルギーはさらに基板の伝導を介して散逸できることで、積層型センサ実装構造の放熱効率を効果的に向上させる。
なお、本発明の一実施例において、フレームに貫通孔が設けられており、フレームと基板間の粘着剤をベークする(図示せず)場合、フレームと基板間の空気は加熱されて膨張し、貫通孔を介して排気され、さらにフレーム(載置平面)の平坦度を保持することができる。
本発明の特徴及び技術内容がより一層判るように、以下本発明に関する詳細な説明と添付図面を参照するが、これらの説明と添付図面は本発明を説明するためのものに過ぎず、本発明の保護範囲が何ら制限されない。
本発明の積層型センサ実装構造の実施例1の概略的断面図である。 本発明の積層型センサ実装構造の実施例2の概略的断面図である。 本発明の積層型センサ実装構造の実施例3の概略的断面図である。 本発明の積層型センサ実装構造の実施例4の概略的断面図である。 本発明の積層型センサ実装構造の実施例5の概略的断面図1である。 本発明の積層型センサ実装構造の実施例5の概略的断面図2である。 本発明の積層型センサ実装構造の実施例6の概略的断面図である。 本発明の積層型センサ実装構造の実施例7の概略的断面図である。 本発明の積層型センサ実装構造の実施例8の概略的断面図である。 本発明の積層型センサ実装構造の実施例9の概略的断面図である。 本発明の積層型センサ実装構造の実施例10の概略的断面図である。 本発明の積層型センサ実装構造の実施例11の概略的断面図である。 本発明の積層型センサ実装構造の実施例12の概略的断面図である。 本発明の積層型センサ実装構造の実施例13の概略的断面図である。 本発明の積層型センサ実装構造の実施例14の概略的断面図1である。 本発明の積層型センサ実装構造の実施例14の概略的断面図2である。 本発明の積層型センサ実装構造の実施例15の概略的断面図である。 本発明の積層型センサ実装構造の実施例16の概略的断面図である。 本発明の積層型センサ実装構造の実施例17の概略的断面図である。 本発明の積層型センサ実装構造の実施例18の概略的断面図である。 本発明の積層型センサ実装構造の実施例19の概略的断面図である。 本発明の積層型センサ実装構造の実施例20の概略的断面図である。
図1乃至図22を参照する。図1乃至図22は本発明の実施例であり、本実施例の対応する添付図面に記載される関連数と外形は、本発明の実施の態様を具体的に説明し、本発明の内容が分かりやすくするためのものに過ぎず、本発明の保護範囲を限定するものではないことをまず明らかにしておく。なお、本発明で示していない他の実施例を構成するように、下記の複数の実施例に開示される技術特徴は互いに参考と転用され得る。
[実施例1]
図1に示すように、それは本発明の実施例1であり、本実施例は、積層型センサ実装構造100を開示し、特に画像センサ実装構造100に関するが、本発明はこれに制限されない。前記積層型センサ実装構造100は、本実施例において基板1と、前記基板1に設けられる半導体チップ2と、前記基板1に設けられるとともに上記半導体チップ2の外側に位置するフレーム3と、前記フレーム3に設けられるセンシングチップ4と、前記センシングチップ4と基板1を電気的に接続させる複数本のワイヤ5と、位置が前記センシングチップ4に対応する光透過層6と、前記センシングチップ4と光透過層6との相対的位置を維持するための支持体7と、前記基板1に設けられるとともに前記フレーム3、支持体7及び光透過層6を被覆する実装体8(package compound)とを備える。以下に本実施例の積層型センサ実装構造100中の各部材の構造及びその接続関係をそれぞれ説明する。
前記基板1は本実施例においてプラスチック基板、セラミック基板、リードフレーム(lead frame)、又は他の板状材料であってもよいが、本発明はこれを制限するものではない。なかでも、上記基板1は対向する上面11と下面12とを備え、上面11には間隔を置いて配列される複数のパッド111が形成されている。なお、前記基板1は、下面12にも複数のパッド(図示せず)が形成されていることで、それぞれ複数の半田ボール13を溶接させるためのものである。つまり、前記複数の半田ボール13が上記基板1の下面12にアレイ状に配列され、本実施例の基板1についてボールグリッドアレイ(Ball Grid Array、BGA)を備える構造により説明するが、本発明はこれに制限されない。
前記半導体チップ2は、本実施例において基板1の上面11に取り付けられ、ワイヤボンディングで基板1に電気的に接続されるが、本発明はこれに制限されない。なお、前記半導体チップ2のタイプは設計者の要求に従い変更してもよく、例えば、前記半導体チップ2はプロセッサチップ又はメモリーチップであってもよい。
前記フレーム3の本実施例における材質はガラスであり、一体成形されたワンピース構造である。つまり、前記フレーム3は、載置板の中間に矩形溝が穿設されて製造形成されてもよいが、本発明はこれに限定されるものではない。例えば、前記フレーム3の材質は高熱伝導率を有する剛性材質(例えば、セラミック又は金属)であってもよい。なかでも、前記フレーム3が前記基板1の上面に固定されるとともに上記複数のパッド111の内側に位置し、前記フレーム3と基板1によって囲まれる(閉塞状)空間内が空気に満たされており、前記半導体チップ2が上記フレーム3と基板1によって囲まれる空間内に位置し前記フレーム3に接触しない。
より詳しくは、前記フレーム3は、環状台座31と前記環状台座31の頂縁に一体的に接続される載置板32とを備え、前記環状台座31の底縁が上記基板1の上面11に固定される。なかでも、前記フレーム3は接着剤層(図示せず)を介して環状台座31を基板1に固定することができ、上記接着剤層は、光硬化型粘着剤(UV curing epoxy)、熱硬化型粘着剤(thermal curing epoxy)、上記光硬化型粘着剤と熱硬化型粘着剤とが混合された混合型粘着剤、又は粘着剤膜(attach film)であってもよく、本発明はこれに制限されるものではない。
なお、前記載置板32の外面(即ち図1中の載置板32の天面)が上記半導体チップ2の上方に位置し載置平面321と定義されている。つまり、本実施例は平坦度の好ましい載置板32の表面を前記センシングチップ4を載置する載置平面321とすることにより、センシングチップ4の平坦度を確保する。また、前記フレーム3は好ましい構造の剛性を備えることで、前記積層型センサ実装構造100の反りの度合いを効果的に低減できる。
なお、前記フレーム3は設計者の要求に従いその構造を変更してもよい(下記の実施例に記載される通りである)。例えば、フレーム3には貫通孔が形成されていてもよく、その具体的説明は実施例19に記載される通りである。
前記センシングチップ4は、本実施例において画像センシングチップで説明し、そのサイズが上記半導体チップ2のサイズよりも大きいが、本発明はセンシングチップ4のタイプを制限しない。なかでも、前記センシングチップ4は、対向する天面41と底面42と、上記天面41と底面42に垂直に接続されている外側縁(図示せず)とを備える。前記天面41は、検知エリア411と、上記検知エリア411の外側に位置するワイヤボンディングエリア412と、前記検知エリア411とワイヤボンディングエリア412との間に位置する載置エリア413とを備える。そして、センシングチップ4は上記ワイヤボンディングエリア412に複数の接続パッド4121が設けられており、つまり、上記複数の接続パッド4121が前記検知エリア411の外側に位置する。
より詳しくは、前記検知エリア411は、本実施例において略矩形状(例えば、正方形又は長方形)を呈しており、上記検知エリア411の中心が天面41の中心であってもよく(例えば、図1)、又は天面41の中心と距離を置いている(図示せず)。前記ワイヤボンディングエリア412は、本実施例において角リング状を呈しており、その各部位の幅はほぼ一致していることが好ましいが、その具体的外形は設計者又は製造者の要求に従い調整してもよく、ここで制限されていない。例えば、本発明で示していない他の実施例において、前記ワイヤボンディングエリア412は検知エリア411の一側に位置する直線状領域又はL字状領域、又は検知エリア411の反対の両側に位置する二つの直線状領域であってもよい。
なお、前記センシングチップ4の底面42は、前記フレーム3の載置平面321に固定されるとともに、その周辺部位が好ましくは環状台座31の上方に設けられる。なかでも、本実施例中のセンシングチップ4はダイ接着剤(Die Attach Epoxy、図示せず)を介してその底面42をフレーム3の載置平面321に固定するが、具体的設置方式はこれに限定されるものではない。
前記複数本のワイヤ5は一端がそれぞれ基板1の複数のパッド111に接続され、他端がそれぞれセンシングチップ4の複数の接続パッド4121に接続される。上記各ワイヤ5は、逆ボンディング(reverse bond)又は正ボンディング(forward bond)の方式により形成されてもよい。さらに、各ワイヤ5が逆ボンディング方式を用いる場合、上記センシンチップ4の天面41と各ワイヤ5との隣接部位には45度以下の夾角(図示せず)が形成され得るので、各ワイヤ5の頂点が低い高さ位置に位置し、さらに光透過層6に触れることを回避することが可能であるが、本発明はこれに制限されない。
前記光透過層6は、本実施例において透明状を呈しており、平板状のガラスで説明するが、本発明は光透過層6のタイプを制限しない。例えば、前記光透過層6は光透過型(又は透明の)プラスチック材質から形成されてもよい。なかでも、前記光透過層6は、対向する(例えば、反対の両面に位置する)第1の表面61と第2の表面62と、第1の表面61と第2の表面62に垂直に接続されている外側縁(図示せず)とを有する。本実施例の第1の表面61と第2の表面62は同じサイズの矩形(例えば、正方形又は長方形)であり、前記光透過層6の第2の表面62の面積が上記センシングチップ4の天面41の面積よりも小さいが、これに限定されるものではない。
さらに、前記光透過層6は支持体7を介してセンシングチップ4の上方に設けられ、その第2の表面62が前記センシングチップ4の天面41と略平行であり、かつそれに向かっている。さらに、前記第2の表面62は、上記センシングチップ4に向かっている中心エリア621と、環状を呈しており前記中心エリア621の外側を取り囲む支持エリア622と、前記支持エリア622の外側に位置する固定エリア623とを備える。なかでも、前記センシングチップ4の検知エリア411が第2の表面62に正投影し投影領域(図示せず)が形成されており、前記投影領域は、第2の表面62の中心エリアに相当するが、本発明はこれに限定されるものではない。上記支持体7に当接される第2の表面62部位は支持エリア622に相当し、上記中心エリア621と支持エリア622以外における第2の表面62部位は前記固定エリア623に相当する。
また、上記光透過層6の第2の表面62は、好ましくは各ワイヤ5に隣接設置されるがそれに接触せず、各ワイヤ5の頂点の基板1の上面11に対する高さは、好ましくは前記光透過層6の第2の表面62の基板1の上面11に対する高さよりも小さいが、これに限定されるものではない。
前記支持体7は、本実施例において環状を呈しており、その材質は例えばガラス接着樹脂(Glass Mount Epoxy、GME)であるが、本発明はこれに制限されない。なかでも、前記支持体7の底縁が上記センシングチップ4の天面41の載置エリア413に設けられ、つまり、前記支持体7の底縁が上記検知エリア411と複数の接続パッド4121との間に位置する。前記支持体7の頂縁が上記光透過層6の支持エリア622に当接され、つまり、前記支持体7が光透過層6の中心エリア621と固定エリア623に接触しない。これにより、前記積層型センサ実装構造100は、上記支持体7を介して、前記光透過層6の第2の表面62がセンシングチップ4の天面41に略平行となることが可能であり、光透過層6の第2の表面62とセンシングチップ4の天面41が所定の距離に保持され得る。
前記実装体8は、本実施例において液状シール剤(liquid compound)で説明するが、本発明はこれに制限されない。なかでも、前記実装体8が基板1の上面11に設けられるとともに前記支持体7の外側縁、フレーム3の外側縁と一部の載置平面321、センシングチップ4の外側縁とワイヤボンディングエリア412、支持体7の外側縁、及び光透過層6の固定エリア623と外側縁を被覆する。さらに、上記実装体8の天面81は、略斜面状又は曲面状を呈しており、そのエッジが前記光透過層6のエッジ(例えば、第1の表面61のエッジ)に接続されているので、前記実装体8の天面が光透過層6の第1の表面61と、鋭角をなす接線角度を形成しているが、本発明はこれに制限されない。また、上記各ワイヤ5及び各パッド111は全て上記実装体8に埋め込まれる。
上述したように、本実施例に開示される積層型センサ実装構造100において、基板1にフレーム3が設けられるので、全体の構造強度を向上でき、センシングチップ4が安定性の高いフレーム3に設けられ得ることにより、その平坦度を制御する。なお、センシングチップ4のワイヤボンディングエリア412がフレーム3によって強固に支持されるので、上記複数本のワイヤ5は、ワイヤボンディング成形の過程において、センシングチップ4のワイヤボンディングエリア412に効果的に接続され、他の部品にダメージを与えることを回避することが可能である。
また、前記積層型センサ実装構造100のセンシングチップ4と半導体チップ2がフレーム3によって離隔されるので、センシングチップ4は、半導体チップ2による熱エネルギーにより直接影響されず、前記半導体チップ2による熱エネルギーはさらに基板1及びその下面12における金属ボール21の伝導を介して散逸できることで、積層型センサ実装構造100の放熱効率を効果的に向上させる。
[実施例2]
図2に示すように、それは本発明の実施例2であり、本実施例は上記実施例1とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記フレーム3である。以下に本実施例と上記実施例1との相違点を説明する。
本実施例において、前記フレーム3の環状台座31と載置板32は一体成形された構造ではなく、前記環状台座31は例えば接着剤層(図示せず)で載置板32の周縁に接続され、その外側縁が載置板32の外側縁に切り揃えられるが、本発明はこれに制限されない。なかでも、前記接着剤層は、光硬化型粘着剤、熱硬化型粘着剤、上記光硬化型粘着剤と熱硬化型粘着剤とが混合された混合型粘着剤、又は粘着剤膜であってもよく、本発明はここで制限されていない。
さらに、前記環状台座31と載置板32は一体成形された構造ではないので、上記環状台座31の材質は上記載置板32の材質と同じでも、又は異なってもよい。例えば、前記載置板32又は環状台座31の材質は、熱膨張係数(Coefficient of thermal expansion、CTE)が10よりも小さい剛性材料、例えば、ガラス材質(CTE=7.2ppm/°C)、シリコン基材(CTE=2.6ppm/°C)、金属、又はセラミックを選んで用いてもよく、本発明はここで制限されていない。
[実施例3]
図3に示すように、それは本発明の実施例3であり、本実施例は上記実施例2とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は本実施例の積層型センサ実装構造100が複数の受動電子部品Eをさらに備えることである。以下に本実施例と上記実施例2との相違点を説明する。
本実施例において、前記複数の受動電子部品Eが前記基板1の上面11に取り付けられ、その中の一部の受動電子部品Eは基板1とフレーム3によって囲まれる空間内に位置し、半導体チップ2と間隔を置いて設けられ、他の受動電子部品Eは上記フレーム3の外側に位置するとともに前記実装体8に埋め込まれてもよい。
[実施例4]
図4に示すように、それは本発明の実施例4であり、本実施例は上記実施例2とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は本実施例の積層型センサ実装構造100がシーラント9をさらに備えることである。以下に本実施例と上記実施例2との相違点を説明する。
本実施例において、前記フレーム3と基板1によって囲まれる空間には上記シーラント9が部分的に充填されているので、前記半導体チップ2がシーラント9に埋め込まれる。さらに、前記環状台座31が基板1の上面11に固定されるが、載置板32に接続されていない場合、前記環状台座31にシーラント9を充填できることで、前記半導体チップ2を埋め込んでから、前記載置板32を環状台座31の頂縁に固定する。
[実施例5]
図5と図6に示すように、それらは本発明の実施例5であり、本実施例は上記実施例2とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記フレーム3である。以下に本実施例と上記実施例2との相違点を説明する。
本実施例において、前記フレーム3はその載置平面321の外縁から環状を呈する切欠き33を凹設形成しており、前記切欠き33がセンシングチップ4の外側に位置する。なかでも、前記切欠き33の載置平面321からの凹設の深さは、設計者の要求に従い変更してもよく、本発明はここで制限されていない。例えば、前記切欠き33は、上記フレーム3の載置板32のみに凹設されてもよく(例えば、図5)、又はフレーム3の載置板32から環状台座31に凹設されてもよい(例えば、図6)。
図7に示すように、それは本発明の実施例6であり、本実施例は上記実施例2とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記光透過層6である。以下に本実施例と上記実施例2との相違点を説明する。
本実施例において、前記実装体8が前記階段部63に付着するように、前記光透過層6の頂部周縁には階段部63が形成されていてもよい。なかでも、上記階段部の具体的構造は、設計者の要求に従い変更してもよく、本発明はここで制限されていない。例えば、前記階段部63は、環状、L字状、又は長尺状であってもよい。
[実施例7]
図8に示すように、それは本発明の実施例7であり、本実施例は上記実施例2とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記支持体7である。以下に本実施例と上記実施例2との相違点を説明する。
本実施例において、前記支持体7は頂縁が光透過層6の支持エリア622に当接され、その底縁がセンシングチップ4の天面41のワイヤボンディングエリア412に設けられる。なかでも、上記支持体7は前記複数の接続パッド4121と各ワイヤ5の一部を被覆し、各ワイヤ5の他の一部が前記実装体8に埋め込まれる。別の観点からは、本実施例中のセンシングチップ4の天面41は、検知エリア411と、検知エリア411の外側に位置するワイヤボンディングエリア412のみを有し、載置エリア413を有しない。別の観点からは、前記センシングチップ4の天面41は、ワイヤボンディングエリア412と載置エリア413とが重なり合うと見なされてもよい。
[実施例8]
図9に示すように、それは本発明の実施例8であり、本実施例は上記実施例7とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記支持体7である。以下に本実施例と上記実施例7との相違点を説明する。
本実施例において、前記支持体7は頂縁が光透過層6の支持エリア622に当接され、その底縁の一部がセンシングチップ4の天面に設けられ、複数の接続パッド4121と各ワイヤ5の一部を被覆し、各ワイヤ5の他の一部が前記実装体8に埋め込まれる。
より詳しくは、前記センシングチップ4の側辺部位43(例えば、図9中のセンシングチップ4の右側辺部位)に何れの接続パッド4121も設けられておらず、前記支持体7は、第1の支持部71と第2の支持部72とを備える。なかでも、前記第1の支持部71は頂縁が前記光透過層6の支持エリア622に当接され、その底縁が上記センシングチップ4の天面41のワイヤボンディングエリア412に設けられ、複数の接続パッド4121と各ワイヤ5の一部を被覆する。前記第2の支持部72は頂縁が前記光透過層6の支持エリア622に当接され、その底縁が前記載置平面321に設けられるとともに上記側辺部位43に近接し、前記第2の支持部72は何れのワイヤ5にも接触しない。
なお、前記第2の支持部72は、本実施例において互いに積み重なる2層式構造で説明するが、本発明はこれに制限されない。例えば、本発明で示していない他の実施例において、前記第2の支持部72は一体成形されたワンピース構造であってもよい。
また、前記第1の支持部71と第2の支持部72は一体的に接続される構造であってもよく、例えば、第2の支持部72の下地層構造を成形してから、互いに接続され環状を呈する第1の支持部71と第2の支持部72のトップ層構造を成形し、第2の支持部72のトップ層構造が上記下地層構造に積み重なる。或いは、前記第1の支持部71と第2の支持部72は互いに分離される構造であってもよく、本発明はここで制限されていない。
なお、本実施例は前記センシングチップ4の側辺部位43に何れの接続パッド4121も設けられていないことにより説明し、前記第2の支持部72は上記側辺部位43に対応して設置されるが、本発明はこれに制限されない。例えば、本発明で示していない他の実施例において、前記センシングチップ4は少なくとも二つの側辺部位43に何れの接続パッド4121も設けられていなくてもよい。
[実施例9]
図10に示すように、それは本発明の実施例9であり、本実施例は上記実施例8とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記支持体7である。以下に本実施例と上記実施例8との相違点を説明する。
本実施例において、前記支持体7は上記フレーム3の載置平面321に設けられるとともに前記センシングチップ4の外側縁に位置し、各ワイヤ5の一部を被覆し、各ワイヤ5の他の一部が前記実装体8に埋め込まれる。より詳しくは、前記支持体7は、支持層73と接着層74とを備える。前記支持層73は、上記フレーム3の載置平面321に設けられ、前記センシングチップ4の外側縁に位置し、何れのワイヤ5にも接触しない。前記接着層74は支持層73に設けられ、その頂縁が前記光透過層6の支持エリア622に当接され、各ワイヤ5の一部が接着層74に埋め込まれる。なかでも、前記支持層73の載置平面321に対する高さは前記センシングチップ4の天面41の載置平面321に対する高さとほぼ等しく、各ワイヤ5の一部が接着層74に埋め込まれるが、本発明はこれに制限されない。
なお、前記支持体7の支持層73及び接着層74は、本実施例において二つの部材で説明するが、本発明はこれに制限されない。例えば、本発明で示していない他の実施例において、前記支持層73及び接着層74は一体成形されたワンピース部材であってもよい。
なお、本実施例の支持体7は支持層73を介してセンシングチップ4の外側縁に接続されているが、本発明で示していない他の実施例において、前記支持体7とセンシングチップ4の外側縁との間に隙間が残っていてもよい。
[実施例10]
図11に示すように、それは本発明の実施例10であり、本実施例は上記実施例8とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記実装体8である。以下に本実施例と上記実施例8との相違点を説明する。
本実施例において、前記実装体8は、液状シール剤82とモールドシール剤83(molding compound)とを備え、本実施例の液状シール剤82は上記実施例で説明されたので、ここで重複する説明は省略する。なお、前記モールドシール剤83は上記液状シール剤82の天面821に形成され、その天面831が前記光透過層6の第1の表面61と平行となるとともにそれよりも低く、略50μmから100μmのオーバーフロー防止距離Dが離れている。
[実施例11]
図12に示すように、それは本発明の実施例11であり、本実施例は上記実施例7とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記実装体8である。以下に本実施例と上記実施例7との相違点を説明する。
本実施例において、前記実装体8はモールドシール剤83である。なかでも、前記モールドシール剤83(実装体8)が基板1の上面11に設けられるとともに、前記支持体7の外側縁、フレーム3の外側縁と一部の載置平面321、センシングチップ4の外側縁、及び前記光透過層6の固定エリア623と一部の外側縁を被覆する。なお、前記モールドシール剤83(実装体8)の天面831は、平面状を呈しており前記光透過層6の第1の表面61よりも低く、略50μmから100μmのオーバーフロー防止距離Dが離れている。
[実施例12]
図13に示すように、それは本発明の実施例12であり、本実施例は上記実施例2とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は本実施例の積層型センサ実装構造100が複数の半導体チップ2を備えることである。以下に本実施例と上記実施例2との相違点を説明する。
本実施例において、前記複数の半導体チップ2が互いに積み重なって基板1の上面11に設けられ、各半導体チップ2は全て前記基板1の上面11にワイヤボンディングされることで、基板1と電気的な接続を達成するが、本発明はこれに制限されない。
[実施例13]
図14に示すように、それは本発明の実施例13であり、本実施例は上記実施例12とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は本実施例の積層型センサ実装構造100が埋め込み式チップCをさらに備えることである。以下に本実施例と上記実施例12との相違点を説明する。
本実施例において、前記埋め込み式チップCが上記基板1に埋め込まれ、本発明で示していない他の実施例において、基板1に埋め込まれる埋め込み式チップCの数は複数であってもよい。
[実施例14]
図15及び図16に示すように、それらは本発明の実施例14であり、本実施例は上記実施例7とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記半導体チップ2である。以下に本実施例と上記実施例7との相違点を説明する。
本実施例において、前記半導体チップ2は基板1にワイヤボンディングされていない。より詳しくは、前記半導体チップ2は複数の金属ボール21で基板1の上面11に溶接されることで、基板1と電気的な接続を達成する。なお、前記半導体チップ2と上記基板1との間にアンダーフィル剤22(underfill)が選択的に充填されていてもよく、複数の前記金属ボール21が前記アンダーフィル剤22に埋め込まれる(例えば、図16)。
[実施例15]
図17に示すように、それは本発明の実施例15であり、本実施例は上記実施例12とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記基板1である。以下に本実施例と上記実施例12との相違点を説明する。
本実施例において、前記基板1の上面11には収容溝112が凹設形成されており、前記複数の半導体チップ2は、上記収容溝112に位置するとともに、全て前記収容溝112の溝底にワイヤボンディングされることで、各半導体チップ2が基板1と電気的な接続を達成する。
[実施例16]
図18に示すように、それは本発明の実施例16であり、本実施例は上記実施例15とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記基板1である。以下に本実施例と上記実施例15との相違点を説明する。
本実施例において、前記基板1の上面11は上記フレーム3と収容溝112との間にワイヤボンディング領域113を残しており、複数の前記半導体チップ2の少なくとも一つの半導体チップ2(例えば、図18に上方に位置する半導体チップ2)が前記ワイヤボンディング領域113にワイヤボンディングされ、他の半導体チップ2(例えば、図18に下方に位置する半導体チップ2)が前記収容溝112の溝底にワイヤボンディングされることで、各半導体チップ2が基板1と電気的な接続を達成する。
[実施例17]
図19に示すように、それは本発明の実施例17であり、本実施例は上記実施例15とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記フレーム3である。以下に本実施例と上記実施例15との相違点を説明する。
本実施例において、前記フレーム3がさらに前記基板1の上面11に固着される載置板32に限定され、前記載置板32の外面が載置平面321と定義されている。なかでも、前記載置板32の周縁は例えば接着剤層(図示せず)で前記基板1の上面11に接続され、上記収容溝112を閉鎖するが、本発明はこれに制限されない。さらに、前記接着剤層は、光硬化型粘着剤、熱硬化型粘着剤、上記光硬化型粘着剤と熱硬化型粘着剤とが混合された混合型粘着剤、又は粘着剤膜であってもよく、本発明はここで制限されていない。
[実施例18]
図20に示すように、それは本発明の実施例18であり、本実施例は上記実施例17とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は本実施例の積層型センサ実装構造100がシーラント9’をさらに備えることである。以下に本実施例と上記実施例17との相違点を説明する。
本実施例において、前記半導体チップ2が前記シーラント9’に埋め込まれるように、前記収容溝112に上記シーラント9’が充填されている。
[実施例19]
図21に示すように、それは本発明の実施例19であり、本実施例は上記実施例1とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は前記フレーム3である。以下に本実施例と上記実施例1との相違点を説明する。
本実施例において、前記フレーム3の載置板32に貫通孔322が設けられており、前記センシングチップ4が上記貫通孔322を遮蔽する。なかでも、本実施例の貫通孔322は前記半導体チップ2の真上に位置しないが、それのフレーム3に形成される具体的位置はこれに限定されるものではない。これにより、フレーム3と基板1との間の粘着剤(図示せず)をベークし、前記フレーム3が基板1の上面11に固定される過程において、上記フレーム3と基板1との間の空気が加熱されて膨張し、前記貫通孔322を介して排気され、さらにフレーム3(載置平面321)の平坦度を保持することができる。
[実施例20]
図22に示すように、それは本発明の実施例20であり、本実施例は上記実施例19とほぼ同じであり、二つの実施例の同じ点については説明を省略するが、その主な差異は本実施例の積層型センサ実装構造100が少なくとも三つの半導体チップ2、2’、2’’を備えることである。以下に本実施例と上記実施例19との相違点を説明する。
本実施例において、前記三つの半導体チップ2、2’、2’’はそれぞれ異なる固定技術を用い、それぞれ第1の半導体チップ2、第2の半導体チップ2’、及び第3の半導体チップ2’’と名付けられ得ることで、互いに仕分けされ説明しやすくなるが、前記「第1」、「第2」、及び「第3」は他の物理的意味を有しない。
前記第1の半導体チップ2は複数の金属ボール21で基板1の上面11に溶接されることで、第1の半導体チップ2と基板1との間が電気的な接続を達成する。なお、前記第1の半導体チップ2と上記基板1との間にアンダーフィル剤22(underfill)が充填されており、複数の前記金属ボール21が前記アンダーフィル剤22に埋め込まれる。
前記第2の半導体チップ2’が第1の半導体チップ2に積み重なり、前記基板1の上面11にワイヤボンディングされることで、第2の半導体チップ2’が基板1と電気的な接続を達成する。
前記第3の半導体チップ2’’が前記基板1の上面11に設けられるとともに、上記互いに積み重なる第1の半導体チップ2と第2の半導体チップ2’の一側に位置し、前記第3の半導体チップ2’’が前記基板1の上面11にワイヤボンディングされることで、第3の半導体チップ2’’が基板1と電気的な接続を達成する。
なお、前記第1の半導体チップ2、第2の半導体チップ2’、及び第3の半導体チップ2’’のタイプは、設計者の要求に従い調整し変更してもよく、例えば、画像信号プロセッサ(image signal processor、ISP)、フラッシュメモリ(flash memory)、又はマイクロコントローラ(micro controller)であり、本発明はここで制限されていない。
上述したのは本発明の好ましい実施可能な実施例に過ぎず、本発明の保護範囲を限定するためのものではなく、本発明の特許請求の範囲に基づき為された等価の変化と変更は、全て本発明の特許請求の範囲の保護範囲に属するものとする。
1 基板
11 上面
100 積層型センサ実装構造
111 パッド
112 収容溝
113 ワイヤボンディング領域
12 下面
13 半田ボール
2 半導体チップ(第1の半導体チップ)
21 金属ボール
22 アンダーフィル剤
2’ 第2の半導体チップ
2’’ 第3の半導体チップ
3 フレーム
31 環状台座
32 載置板
321 載置平面
322 貫通孔
33 切欠き
4 センシングチップ
41 天面
411 検知エリア
412 ワイヤボンディングエリア
4121 接続パッド
413 載置エリア
42 底面
43 側辺部位
5 ワイヤ
6 光透過層
61 第1の表面
62 第2の表面
621 中心エリア
622 支持エリア
623 固定エリア
63 階段部
7 支持体
71 第1の支持部
72 第2の支持部
73 支持層
74 接着層
8 実装体
81 天面
82 液状シール剤
821 天面
83 モールドシール剤
831 天面
9、9’ シーラント
E 受動電子部品
C 埋め込み式チップ
D オーバーフロー防止距離

Claims (17)

  1. 対向する上面と下面とを備え、前記上面に複数のパッドが形成されている基板と、
    前記基板に取り付けられる少なくとも一つの半導体チップと、
    前記基板の前記上面に固定されるとともに複数の前記パッドの内側に位置するフレームであって、少なくとも一つの前記半導体チップが前記フレームと前記基板によって囲まれる空間内に位置し前記フレームに接触せず、少なくとも一つの前記半導体チップ上方に位置する載置平面を備えるフレームと、
    サイズが少なくとも一つの前記半導体チップのサイズよりも大きく、対向する天面と底面とを備え、前記天面に複数の接続パッドが設けられており、前記底面が前記載置平面に固定されるセンシングチップと、
    一端がそれぞれ複数の前記パッドに接続され、他端がそれぞれ複数の前記接続パッドに接続される複数本のワイヤと、
    対向する第1の表面と第2の表面とを有し、前記第2の表面が前記センシングチップに向かっている中心エリアと環状を呈しており前記中心エリアの外側を取り囲む支持エリアとを備える光透過層と、
    環状を呈しており、前記センシングチップの前記天面と前記フレームの前記載置平面との少なくとも一つに設けられ、頂縁が前記光透過層の前記支持エリアに当接される支持体と、
    前記基板の前記上面に設けられるとともに前記フレームの外側縁、前記光透過層の少なくとも一部の外側縁、及び前記支持体の外側縁を被覆する実装体(package compound)であって、各前記ワイヤの少なくとも一部が前記実装体に埋め込まれる実装体とを備えることを特徴とする、積層型センサ実装構造。
  2. 前記フレームは前記載置平面の外縁から環状を呈する切欠きが凹設形成されており、前記切欠きが前記センシングチップの外側に位置することを特徴とする、請求項1に記載の積層型センサ実装構造。
  3. 前記支持体の少なくとも一部は前記センシングチップの前記天面に設けられ、複数の前記接続パッド及び各前記ワイヤの一部を被覆することを特徴とする、請求項1に記載の積層型センサ実装構造。
  4. 前記センシングチップの側辺部位に何れの前記接続パッドも設けられておらず、前記支持体は、
    前記センシングチップの前記天面に設けられ、複数の前記接続パッド及び各前記ワイヤの一部を被覆する第1の支持部と、
    前記載置平面に設けられるとともに前記側辺部位に近接し、何れの前記ワイヤにも接触しない第2の支持部とを備え、
    前記第1の支持部の頂縁と前記第2の支持部の頂縁が全て前記光透過層の前記支持エリアに当接されることを特徴とする、請求項1に記載の積層型センサ実装構造。
  5. 前記センシングチップの前記天面が検知エリアを備え、複数の前記接続パッドが前記検知エリアの外側に位置し、前記支持体が前記天面に設けられ前記検知エリアと複数の前記接続パッドとの間に位置することを特徴とする、請求項1に記載の積層型センサ実装構造。
  6. 前記支持体は、前記フレームの前記載置平面に設けられるとともに前記センシングチップの外側縁に位置し、各前記ワイヤの一部を被覆することを特徴とする、請求項1に記載の積層型センサ実装構造。
  7. 前記支持体は、
    前記載置平面に設けられ、前記センシングチップの外側縁に位置する支持層と、
    前記支持層に設けられ、頂縁が前記光透過層の前記支持エリアに当接される接着層とを備えることを特徴とする、請求項6に記載の積層型センサ実装構造。
  8. 前記支持層の前記載置平面に対する高さは前記センシングチップの前記天面の前記載置平面に対する高さとほぼ等しく、各前記ワイヤの一部が前記接着層に埋め込まれ、前記支持層が何れの前記ワイヤに接触しないことを特徴とする、請求項7に記載の積層型センサ実装構造。
  9. 前記実装体はさらにモールドシール剤(molding compound)に限定され、その天面が平面状を呈しており、前記光透過層の前記第1の表面よりも低く、略50μmから100μmのオーバーフロー防止距離が離れていることを特徴とする、請求項1に記載の積層型センサ実装構造。
  10. 前記実装体は、
    前記フレームの前記外側縁、前記光透過層の前記外側縁、及び前記支持体の前記外側縁を被覆し、その天面が斜面状を呈しており、前記天面のエッジが前記光透過層のエッジに接続されている液状シール剤(liquid compound)と、
    前記液状シール剤の前記天面に形成され、その天面が前記光透過層の前記第1の表面と平行となるとともにそれよりも低く、略50μmから100μmのオーバーフロー防止距離が離れているモールドシール剤(molding compound)とを備えることを特徴とする、請求項1に記載の積層型センサ実装構造。
  11. 前記基板に埋め込まれる少なくとも一つの埋め込み式チップをさらに備えることを特徴とする、請求項1に記載の積層型センサ実装構造。
  12. 前記フレームは、
    前記基板に固定される環状台座と、
    前記環状台座に接続され、その外面が前記載置平面と定義されている載置板とを備えることを特徴とする、請求項1から11のいずれか1項に記載の積層型センサ実装構造。
  13. 前記載置板に貫通孔が設けられており、前記センシングチップが前記貫通孔を遮蔽することを特徴とする、請求項12に記載の積層型センサ実装構造。
  14. 前記基板は前記上面に収容溝が凹設形成されており、少なくとも一つの前記半導体チップが前記収容溝に位置することを特徴とする、請求項1から11のいずれか1項に記載の積層型センサ実装構造。
  15. 前記フレームがさらに前記基板の前記上面に固着される載置板に限定され、前記載置板の外面が前記載置平面と定義されていることを特徴とする、請求項14に記載の積層型センサ実装構造。
  16. 少なくとも一つの前記半導体チップの数は複数であり、複数の前記半導体チップが前記基板にワイヤボンディングされることを特徴とする、請求項14に記載の積層型センサ実装構造。
  17. 前記基板の前記上面は前記フレームと前記収容溝との間にワイヤボンディング領域を残しており、複数の前記半導体チップの少なくとも一つの前記半導体チップが前記ワイヤボンディング領域にワイヤボンディングされることを特徴とする、請求項16に記載の積層型センサ実装構造。
JP2018022773A 2017-08-15 2018-02-13 積層型センサ実装構造 Active JP6563538B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762545542P 2017-08-15 2017-08-15
US62/545,542 2017-08-15
CN201711020975.0A CN109411487B (zh) 2017-08-15 2017-10-27 堆叠式感测器封装结构
CN201711020975.0 2017-10-27

Publications (2)

Publication Number Publication Date
JP2019036704A true JP2019036704A (ja) 2019-03-07
JP6563538B2 JP6563538B2 (ja) 2019-08-21

Family

ID=65034650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018022773A Active JP6563538B2 (ja) 2017-08-15 2018-02-13 積層型センサ実装構造

Country Status (3)

Country Link
JP (1) JP6563538B2 (ja)
CN (1) CN109411487B (ja)
TW (1) TWI642150B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6889452B1 (ja) * 2019-11-14 2021-06-18 株式会社ティエーブル イメージセンサモジュール、及び、イメージセンサモジュールの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477621B (zh) * 2020-06-28 2020-09-15 甬矽电子(宁波)股份有限公司 芯片封装结构、其制作方法和电子设备
JP2022023664A (ja) * 2020-07-27 2022-02-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の製造方法並びに電子機器
CN112151564A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 应用于图像传感器的叠层封装结构及封装方法
CN112382628B (zh) * 2020-11-11 2022-09-20 歌尔微电子有限公司 数模混合封装结构、电子设备及封装工艺
CN115514863B (zh) * 2021-06-04 2023-10-27 同欣电子工业股份有限公司 无焊接式感测镜头
TWI782857B (zh) * 2022-01-18 2022-11-01 勝麗國際股份有限公司 感測器封裝結構
CN115881745A (zh) * 2022-11-30 2023-03-31 苏州科阳半导体有限公司 一种图像传感器的封装结构及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076154A (ja) * 2000-08-23 2002-03-15 Kyocera Corp 半導体装置
JP2002353427A (ja) * 2001-05-23 2002-12-06 Kingpak Technology Inc イメージセンサのスタックパッケージ構造
US20040183180A1 (en) * 2003-03-21 2004-09-23 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
US20080048097A1 (en) * 2006-08-28 2008-02-28 Advanced Semiconductor Engineering, Inc. Image sensor module
WO2008032404A1 (en) * 2006-09-15 2008-03-20 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing same
US20080303939A1 (en) * 2007-06-07 2008-12-11 Hon Hai Precision Industry Co., Ltd. Camera module with compact packaging of image sensor chip
JP2010219696A (ja) * 2009-03-13 2010-09-30 Sharp Corp 固体撮像装置およびそれを備えた電子機器
US20130221470A1 (en) * 2012-02-29 2013-08-29 Larry D. Kinsman Multi-chip package for imaging systems
JP2015019031A (ja) * 2013-07-08 2015-01-29 勝開科技股▲ふん▼有限公司 イメージセンサの2段階封止方法
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478136B (en) * 2000-12-29 2002-03-01 Kingpak Tech Inc Stacked package structure of image sensor
US6627983B2 (en) * 2001-01-24 2003-09-30 Hsiu Wen Tu Stacked package structure of image sensor
JP4633971B2 (ja) * 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
CN2613047Y (zh) * 2003-03-11 2004-04-21 胜开科技股份有限公司 积体电路堆叠封装组件
US7224047B2 (en) * 2004-12-18 2007-05-29 Lsi Corporation Semiconductor device package with reduced leakage
US7576401B1 (en) * 2005-07-07 2009-08-18 Amkor Technology, Inc. Direct glass attached on die optical module
TWI285415B (en) * 2005-08-01 2007-08-11 Advanced Semiconductor Eng Package structure having recession portion on the surface thereof and method of making the same
TWI268628B (en) * 2005-08-04 2006-12-11 Advanced Semiconductor Eng Package structure having a stacking platform
TWI285417B (en) * 2005-10-17 2007-08-11 Taiwan Electronic Packaging Co Image chip package structure and packaging method thereof
KR100809693B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 하부 반도체 칩에 대한 신뢰도가 개선된 수직 적층형멀티칩 패키지 및 그 제조방법
TWI332702B (en) * 2007-01-09 2010-11-01 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
US20090032926A1 (en) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc. Integrated Support Structure for Stacked Semiconductors With Overhang
US8269300B2 (en) * 2008-04-29 2012-09-18 Omnivision Technologies, Inc. Apparatus and method for using spacer paste to package an image sensor
TWI466278B (zh) * 2010-04-06 2014-12-21 Kingpak Tech Inc 晶圓級影像感測器構裝結構及其製造方法
TWI437700B (zh) * 2010-05-31 2014-05-11 Kingpak Tech Inc 晶圓級影像感測器構裝結構之製造方法
CN106611715A (zh) * 2015-10-21 2017-05-03 精材科技股份有限公司 晶片封装体及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076154A (ja) * 2000-08-23 2002-03-15 Kyocera Corp 半導体装置
JP2002353427A (ja) * 2001-05-23 2002-12-06 Kingpak Technology Inc イメージセンサのスタックパッケージ構造
US20040183180A1 (en) * 2003-03-21 2004-09-23 Advanced Semiconductor Engineering, Inc. Multi-chips stacked package
US20080048097A1 (en) * 2006-08-28 2008-02-28 Advanced Semiconductor Engineering, Inc. Image sensor module
WO2008032404A1 (en) * 2006-09-15 2008-03-20 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing same
US20080303939A1 (en) * 2007-06-07 2008-12-11 Hon Hai Precision Industry Co., Ltd. Camera module with compact packaging of image sensor chip
JP2010219696A (ja) * 2009-03-13 2010-09-30 Sharp Corp 固体撮像装置およびそれを備えた電子機器
US20130221470A1 (en) * 2012-02-29 2013-08-29 Larry D. Kinsman Multi-chip package for imaging systems
JP2015019031A (ja) * 2013-07-08 2015-01-29 勝開科技股▲ふん▼有限公司 イメージセンサの2段階封止方法
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6889452B1 (ja) * 2019-11-14 2021-06-18 株式会社ティエーブル イメージセンサモジュール、及び、イメージセンサモジュールの製造方法

Also Published As

Publication number Publication date
TW201911491A (zh) 2019-03-16
CN109411487B (zh) 2020-09-08
CN109411487A (zh) 2019-03-01
TWI642150B (zh) 2018-11-21
JP6563538B2 (ja) 2019-08-21

Similar Documents

Publication Publication Date Title
JP6563538B2 (ja) 積層型センサ実装構造
US10340250B2 (en) Stack type sensor package structure
CN107591420B (zh) 感测器封装结构
US10600830B2 (en) Sensor package structure
JP6415648B2 (ja) センサパッケージ構造
US9848518B2 (en) Integrated power module packaging structure
US10170508B2 (en) Optical package structure
US20060121184A1 (en) Photocurable-resin application method and bonding method
JP6479099B2 (ja) センサパッケージ構造
JP2010166021A (ja) 半導体装置及びその製造方法
KR100781100B1 (ko) 반도체 디바이스 및 그 제조 방법
US10720370B2 (en) Sensor package structure
TWM455258U (zh) 具有氣室缺口之影像感測器結構
TWI640073B (zh) 感測器封裝結構
KR102617088B1 (ko) 반도체 패키지
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP2017228779A (ja) 光学的封止構造体
US7692290B2 (en) Heat slug and semiconductor package
TW200810050A (en) Package structure and heat sink module thereof
TWI745575B (zh) 半導體裝置封裝及其製造方法
TW201836095A (zh) 散熱件及具有散熱件之晶片封裝件
EP3444844B1 (en) Stack type sensor package structure
TW202332067A (zh) 感測器封裝結構
JP2022190980A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190724

R150 Certificate of patent or registration of utility model

Ref document number: 6563538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250