KR102617088B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR102617088B1
KR102617088B1 KR1020190114770A KR20190114770A KR102617088B1 KR 102617088 B1 KR102617088 B1 KR 102617088B1 KR 1020190114770 A KR1020190114770 A KR 1020190114770A KR 20190114770 A KR20190114770 A KR 20190114770A KR 102617088 B1 KR102617088 B1 KR 102617088B1
Authority
KR
South Korea
Prior art keywords
thermally conductive
spacer
substrate
disposed
semiconductor
Prior art date
Application number
KR1020190114770A
Other languages
English (en)
Other versions
KR20210033261A (ko
Inventor
설진경
김선철
김평완
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190114770A priority Critical patent/KR102617088B1/ko
Priority to US16/809,837 priority patent/US11075189B2/en
Publication of KR20210033261A publication Critical patent/KR20210033261A/ko
Priority to US17/369,119 priority patent/US11557574B2/en
Application granted granted Critical
Publication of KR102617088B1 publication Critical patent/KR102617088B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

이종소재 침니를 포함하는 반도체 패키지가 설명된다. 상기 반도체 패키지는 기판, 상기 기판 상에 실장된 반도체 스택, 상기 기판 및 상기 반도체 스택 사이의 언더필, 상기 반도체 스택 및 상기 언더필의 표면을 컨포멀하게 덮는 절연층, 상기 반도체 스택의 상부에 배치되는 침니, 및 상기 침니의 측면들을 둘러싸는 몰딩재를 포함할 수 있다. 상기 반도체 스택은 상대적으로 높은 레벨의 제1 상면 및 상대적으로 낮은 레벨의 제2 상면을 가질 수 있다. 상기 침니는, 상기 반도체 스택의 상기 제1 상면 및 제2 상면 상에 제공되고 평탄한 상면을 갖는 열 전도성 충진재, 상기 열 전도성 충진재 상의 열 전도성 스페이서, 및 상기 열 전도성 스페이서 상의 보호층을 포함할 수 있다. 상기 보호층은 상부가 노출될 수 있다. 상기 침니는, 상기 열 전도성 충진재 및 열 전도성 스페이서 사이에 배치되는 접착층을 더 포함할 수 있다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 상면이 평탄하지 않은 반도체 스택의 열을 효과적으로 방출하고, 필요에 따라 침니의 높이 조절을 할 수 있는, 이종소재 침니를 포함하는 반도체 패키지에 관한 것이다.
반도체의 고집적화 및 고성능화에 따라 과도한 열이 발생하는 경우가 많아지고 있다. 반도체 칩에서 발생한 열을 패키지 외부로 방출시키기 위해 방열판, 히트싱크 등이 이용되고 있다. 반도체의 고집적화에 따라, 인접한 주위소자에의 영향을 줄이기 위하여, 반도체 칩에서 발생한 열을 외부로 방출시키는 열 경로(Thermal Path)의 높이를 조절할 필요가 있는 경우가 있다.
또한, 반도체의 기능이 다양해지면서 단일한 반도체 칩 대신에 여러가지 반도체 칩이 적층되어 있는 SiP(System-in-Package) 구조가 개발되었다. SiP 구조에서는 패키지 내부에 다양한 형태를 가지는 반도체 스택이 실장된다. 여러 종류의 반도체 칩이 적층되어 구성되는 반도체 스택은 상면이 평탄하지 않은 경우가 많다. 따라서, 평탄하지 않은 상면을 가지는 반도체 스택의 열을 효과적으로 방출할 수 있는 반도체 패키지 구조의 개발이 필요하다.
본 개시의 실시예들이 해결하고자 하는 과제는, 경화되기 전 유동성을 가지는 열 전도성 충진재를 포함함으로써, 상면이 평탄하지 않은 반도체 스택의 열을 효과적으로 방출할 수 있고, 미리 제작된 열 전도성 스페이서를 포함함으로써, 필요에 따라 침니의 높이 조절을 할 수 있는 것이다.
본 개시의 일 실시예에 의한 반도체 패키지는, 기판, 상기 기판 상에 실장된 반도체 스택, 상기 기판 및 상기 반도체 스택 사이의 언더필, 상기 반도체 스택 및 상기 언더필의 표면을 컨포멀하게 덮는 절연층, 상기 반도체 스택의 상부에 배치되는 침니, 및 상기 침니의 측면들을 둘러싸는 몰딩재를 포함할 수 있다. 상기 반도체 스택은 상대적으로 높은 레벨의 제1 상면 및 상대적으로 낮은 레벨의 제2 상면을 가질 수 있다. 상기 침니는, 상기 반도체 스택의 상기 제1 상면 및 제2 상면 상에 제공되고 평탄한 상면을 갖는 열 전도성 충진재, 상기 열 전도성 충진재 상의 열 전도성 스페이서, 및 상기 열 전도성 스페이서 상의 보호층을 포함할 수 있다. 상기 보호층은 상부가 노출될 수 있다.
본 개시의 일 실시예에 의한 반도체 패키지는, 기판, 상기 기판 상에 실장된 반도체 스택, 상기 기판 및 상기 반도체 스택 사이의 언더필, 상기 반도체 스택 및 상기 언더필의 표면을 컨포멀하게 덮는 절연층, 상기 반도체 스택의 상부에 배치되는 침니, 및 상기 침니의 측면들을 둘러싸는 몰딩재를 포함할 수 있다. 상기 반도체 스택은 상대적으로 높은 레벨의 제1 상면 및 상대적으로 낮은 레벨의 제2 상면을 가질 수 있다. 상기 침니는, 상기 반도체 스택의 상기 제1 상면 및 제2 상면 상에 제공되고 평탄한 상면을 갖는 열 전도성 충진재, 및 상기 열 전도성 충진재 상에 배치되는 메탈 소재의 열 전도성 스페이서를 포함할 수 있다. 상기 열 전도성 스페이서는 상부가 노출될 수 있다.
본 개시의 일 실시예에 의한 반도체 패키지는, 기판, 상기 기판 상에 실장된 하부 칩, 상기 기판과 상기 하부 칩 사이의 언더필, 상기 하부 칩 상에 나란하게 스택된 상부 칩들, 상기 상부 칩들의 상면 및 측면, 상기 하부 칩의 노출된 상면, 및 상기 언더필의 표면 상에 컨포멀하게 배치된 절연층, 상기 상부 칩들, 및 상기 상부 칩들 사이에 배치되어 T자 모양의 단면을 갖는 열 전도성 충진재, 상기 열 전도성 충진재 상에 배치된 열 전도성 스페이서, 상기 열 전도성 스페이서 상에 배치된 보호층, 및 상기 기판, 상기 하부 칩, 상기 언더필, 상기 상부 칩들, 상기 열 전도성 충진재의 측면들, 상기 열 전도성 스페이서의 측면들, 및 상기 보호층의 측면들을 감싸고, 상기 보호층의 상면을 노출하는 몰딩재를 포함할 수 있다. 상기 열 전도성 스페이서는 실리콘을 포함할 수 있다. 상기 열 전도성 스페이서의 높이는 60μm 내지 300μm일 수 있다.
본 개시의 일 실시예에 따르면, 반도체 패키지는 경화되기 전 유동성을 가지는 열 전도성 충진재를 도포하여 평탄하지 않은 반도체 스택의 상면을 평탄화할 수 있다. 일 실시예에 따른 반도체 패키지는 열 전도성 충진재의 상부에 미리 제작된 열 전도성 스페이서를 포함할 수 있다. 따라서, 일 실시예에 따른 반도체 패키지는 상면이 평탄하지 않은 반도체 스택의 열을 효과적으로 방출할 수 있다. 또한, 미리 제작된 열 전도성 스페이서가 다양한 높이를 가지도록 함으로써, 필요에 따라 침니의 높이를 조절할 수 있다.
도 1은 본 개시의 일 실시예에 의한 반도체 패키지의 상면도이다.
도 2 내지 도 12는 본 개시의 다양한 실시예들에 의한 반도체 패키지의 단면을 도시한 도면들이다.
도 1은 본 개시의 일 실시예에 의한 반도체 패키지(1)의 상면도이고, 도 2 내지 도 12는 본 개시의 다양한 실시예들에 의한 반도체 패키지(1)의 단면을 도시한 도면들이다.
도 1 및 도 2를 참조하면, 본 개시의 일 실시예에 의한 반도체 패키지(1)는 기판(10), 반도체 스택(20), 언더필(30), 절연층(40), 침니(50), 및 몰딩재(70)를 포함할 수 있다.
기판(10) 상에 반도체 칩들(21, 23)이 적층된 반도체 스택(20)이 실장될 수 있다. 기판(10)은 반도체 칩들(21, 23)과 외부 회로(미도시)를 연결하며, 외부 충격으로부터 반도체 칩들(21, 23)을 보호하고 지지할 수 있다. 예를 들어, 기판(10)은 인쇄회로기판(PCB: Printed Circuit Board) 또는 실리콘 인터포저(Silicon Interposer)를 포함할 수 있다. 기판(10)은 상부 면과 하부 면을 포함할 수 있다. 기판(10)의 상부 면은 반도체 스택(20)이 실장 되는 면이다. 기판(10)의 하부 면은 상부 면의 반대 면으로 정의될 수 있다. 기판(10)의 하부 면 상에는 솔더 볼 같은 범프(11)들이 배치될 수 있다.
반도체 스택(20)은, 기판(10)상에 실장 되며, 메모리 칩, 로직 칩 등을 포함할 수 있다. 도 1 및 도 2를 참조하면, 반도체 스택(20)은, 상대적으로 넓은 수평 폭을 갖는 하부 칩(23) 및 하부 칩(23) 상에 나란하게 스택 되고 상대적으로 작은 수평 폭을 갖는 상부 칩들(21)을 포함할 수 있다. 반도체 스택(20)은 하부 칩(23)과 기판(10)을 전기적으로 연결하는 범프(27)들 및 상부 칩(21)과 기판(10)을 전기적으로 연결하는 와이어(25)들을 더 포함할 수 있다. 도 2를 참조하면, 반도체 스택(20)은 상대적으로 높은 레벨의 제1 상면(20a) 및 상대적으로 낮은 레벨의 제2 상면(20b)을 가질 수 있다. 즉, 반도체 스택(20)은 평탄하지 않은 상면을 가질 수 있다.
언더필(30)은, 기판(10) 및 반도체 스택(20) 사이에 배치될 수 있다. 언더필(30)은, 반도체 스택(20) 하부의 범프(27)들 간을 절연시킬 수 있으며, 반도체 스택(20)을 기판(10) 상에서 지지할 수 있다.
절연층(40)은, 반도체 스택(20) 및 언더필(30)의 표면을 컨포멀하게 덮을 수 있다. 절연층(40)은 에폭시(Epoxy)계 수지를 포함할 수 있다. 절연층(40)은 얇은 막으로서, 스프레이 코팅법을 통해 형성될 수 있다.
침니(50)는, 반도체 스택(20)의 고 집적화 및 고 성능화에 따른 과도한 방출열을 분산시키는 구성이다. 침니(50)는 반도체 스택(20)의 상부에 배치될 수 있다. 도 1 및 도 2를 참조하면, 침니(50)는 탑뷰(Top-View)에서 반도체 스택(20)에 포함된 개별 반도체 칩(21, 23)들의 일부분을 모두 덮도록 배치될 수 있다. 즉, 침니(50)는 모든 개별 반도체 칩(21, 23)들에서 발생된 열을 패키지 외부로 방출시킬 수 있다. 도 2를 참조하면, 침니(50)는 열 전도성 충진재(51), 열 전도성 스페이서(55), 및 보호층(57)을 포함할 수 있다.
열 전도성 충진재(51)는, 반도체 스택(20)의 제1 상면(20a) 및 제2 상면(20b) 상에 제공되고 평탄한 상면을 가질 수 있다. 열 전도성 충진재(51)는 경화되기 전 즉, 도포되는 과정에서 유동성을 가질 수 있다. 따라서, 평탄하지 않은 반도체 스택(20)의 상면에 도포됨으로써, 반도체 스택(20)의 상면을 평탄화할 수 있다. 도 2를 참조하면, 열 전도성 충진재(51)는 나란하게 스택된 상부 칩(21)들의 상면 상 및 상부 칩(21)들의 사이에서 하부 칩(23)의 상면 상 배치될 수 있다. 열 전도성 충진재(51)는 은(Ag)을 포함할 수 있다.
열 전도성 스페이서(55)는, 열 전도성 충진재(51) 상에 배치될 수 있다. 열 전도성 스페이서(55)는 다양한 높이를 가지도록 제작될 수 있다. 열 전도성 스페이서(55)의 높이를 조절함으로써 필요에 따라 침니(50)의 높이를 조절할 수 있다. 열 전도성 스페이서(55)는 실리콘(Silicon)을 포함할 수 있다.
종래에는, 침니(50)를 형성하기 위해 열 전도도가 높은 물질의 용액 토출 후 경화시키는 방식을 사용한다. 이와 같은 공정 방식으로는 1회 토출시 약 100μm의 높이를 갖는 용액이 도포되며, 특정 높이를 확보하기 위해서는 수 회에 나누어서 공정을 진행할 필요가 있다. 즉, 종래 기술에 따르면 공정 시간이 과도하게 길어지는 문제점이 있다. 공정 시간을 줄이기 위해 구경이 큰 노즐(Nozzle)을 사용해 용액을 토출하는 경우, 1회 토출시 약 300μm 내지 400μm의 높이를 갖는 용액이 도포될 수 있으나, 너비가 넓어지기 때문에 좁고 세밀한 영역에 용액이 침투하기 어려워 균열이 발생하거나, 공기방울이 형성되는 단점이 있다.
본 개시의 일실시예에 의한 반도체 패키지(1)에 의해, 침니(50)를 열 전도성 충진재(51) 및 열 전도성 스페이서(55)를 포함하는 이종소재 침니(50)로 구성할 경우, 열 전도성 충진재(51)를 도포하여 평탄하지 않은 반도체 스택(20)의 상면을 평탄화 한 후, 미리 제작된 다양한 높이를 가지는 열 전도성 스페이서(55)를 부착함으로써, 공정 시간을 단축할 수 있으며, 침니(50)의 전체적인 높이를 용이하게 변경할 수 있다.
도 2를 참조하면, 열 전도성 스페이서(55)를 경화되지 않은 열 전도성 충진재(51) 상에 가압한 후, 열 전도성 충진재(51)를 경화시킴으로써, 열 전도성 스페이서(55)를 열 전도성 충진재(51) 상에 배치할 수 있다.
보호층(57)은, 반도체 패키지(1)의 에폭시 몰딩 공정 후, 그라인딩 공정을 통해 침니(50)를 노출 시키는 과정에서, 열 전도성 스페이서(55)를 보호할 수 있다. 따라서, 보호층(57)은 열 전도성 스페이서(55) 상에 배치될 수 있다. 도 1 및 도 2를 참조하면, 보호층(57)은 상부가 노출될 수 있다. 보호층(57)은 필러(Filler)를 포함할 수 있다. 보호층(57)은 알루미늄(Aluminum, Al) 또는 은(Ag)과 같은 금속 물질을 포함할 수 있다. 예를 들어, 보호층(57)은 알루미나(산화 알루미늄, Al2O3) 필러를 포함할 수 있다. 보호층(57)은 실리콘(Silicon, Si)계 물질을 더 포함할 수 있다. 보호층(57)은 열 전도성 스페이서(55)를 그라인딩 공정에서 보호하기 위해 열 전도성 스페이서(55)보다 높은 경도를 가질 수 있다.
몰딩재(70)는, 반도체 칩(21, 23)들 및 침니(50)를 외부 환경으로부터 보호하며, 몰드(mold) 공정에 의해 생성된 하우징일 수 있다. 몰딩재(70)는 에폭시몰딩컴파운드(EMC)를 포함할 수 있다.
도 3을 참조하면, 침니(50)는 열 전도성 충진재(51) 및 열 전도성 스페이서(55) 사이에 배치되는 접착층(53)을 더 포함할 수 있다. 예를 들어, 열 전도성 충진재(51)를 경화시킨 후, 경화시킨 열 전도성 충진재(51) 상에 접착층(53)을 배치한 후, 접착층(53) 상에 열 전도성 스페이서(55)를 배치할 수 있다.
도 4를 참조하면, 열 전도성 스페이서(55)는 상부 칩(21)들 사이로 하향 돌출하는 돌출부(56)를 포함할 수 있다. 열 전도성 스페이서(55)가 돌출부(56)를 포함할 경우, 열 전도성 충진재(51)로 상부 칩(21)들 사이의 공간을 전부 채우지 않아도 되므로, 열 전도성 충진재(51)의 사용량이 더 줄 수 있고, 공정 시간이 보다 단축될 수 있다.
도 5를 참조하면, 본 개시의 일 실시예에 의한 반도체 패키지(1)는, 상부 칩(21)들 사이에 배치된 스택층 스페이서(60)를 더 포함할 수 있다. 스택층 스페이서(60)는 열 전도성 스페이서(55)와 동일한 재질을 포함할 수 있다. 상부 칩(21)들 상의 절연층(40) 및 스택층 스페이서(60)는 실질적으로 공면을 가질 수 있다. 스택층 스페이서(60)는 도전성 물질일 수 있으므로, 절연층(40)은 하부 칩(23)의 상면과 스택층 스페이서(60) 사이에도 배치될 수 있다. 열 전도성 충진재(51)는 절연층(40)과 스택층 스페이서(60)의 사이에도 배치되어, 스택층 스페이서(60)의 상면, 하면, 및 측면들을 감쌀 수 있다.
도 6을 참조하면, 반도체 스택(20)의 상부 칩(21)은, 하부 칩(23) 상에 적층된 제1층 상부 칩(21a) 및 제1층 상부 칩(21a) 상에 적층된 제2층 상부 칩(21b)을 포함할 수 있다.
도 7을 참조하면, 반도체 스택(20)은, 상대적으로 넓은 수평 폭을 갖는 하부 칩(23), 하부 칩(23) 상에 스택되고 상대적으로 작은 수평 폭을 갖는 상부 칩(21), 하부 칩(23)과 기판(10)을 전기적으로 연결하는 범프(27)들, 및 상부 칩(21)과 기판(10)을 전기적으로 연결하는 와이어(25)들을 포함할 수 있다. 하부 칩(23)은, 상부 칩(21)이 배치된 제1 상면(23a) 및 상부 칩(21)이 배치되지 않은 제2 상면(23b)을 포함할 수 있다.
도 8을 참조하면, 열 전도성 스페이서(55)는, 하부 칩(23)의 제2 상면(23b)으로 하향 돌출하는 돌출부(56)를 포함할 수 있다. 열 전도성 스페이서(55)가 돌출부(56)를 포함할 경우, 열 전도성 충진재(51)로, 하부 칩(23)의 제2 상면(23b)부터 상부 칩(21)의 높이까지의 공간을 전부 채우지 않아도 되므로, 열 전도성 충진재(51)의 사용량이 더 줄 수 있고, 공정 시간이 보다 단축될 수 있다.
도 9를 참조하면, 하부 칩(23)의 제2 상면(23b)과 열 전도성 스페이서(55)의 하면 사이에 배치된 스택층 스페이서(60)를 더 포함할 수 있다. 스택층 스페이서(60)는 열 전도성 스페이서(55)와 동일한 재질을 포함할 수 있다. 스택층 스페이서(60)는 상부 칩(21) 상의 절연층(40)과 실질적으로 공면을 가질 수 있다. 열 전도성 충진재(51)는 스택층 스페이서(60)의 상면을 덮을 수 있다. 절연층(40)은 하부 칩(23)의 제2 상면(23b)과 스택층 스페이서(60) 사이에도 배치될 수 있다.
도 10을 참조하면, 반도체 스택(20)의 상부 칩(21)은, 하부 칩(23) 상에 적층된 제1층 상부 칩(21a) 및 제1층 상부 칩(21a) 상에 적층된 제2층 상부 칩(21b)을 포함할 수 있다.
도 11을 참조하면, 본 개시의 일 실시예에 의한 반도체 패키지(1)는 기판(10), 반도체 스택(20), 언더필(30), 절연층(40), 침니(50), 및 몰딩재(70)를 포함할 수 있다. 반도체 스택(20)은 상대적으로 높은 레벨의 제1 상면(20a) 및 상대적으로 낮은 레벨의 제2 상면(20b)을 갖고, 기판(10) 상에 실장될 수 있다. 언더필(30)은, 기판(10) 및 반도체 스택(20) 사이에 배치될 수 있다. 절연층(40)은, 반도체 스택(20) 및 언더필(30)의 표면을 컨포멀하게 덮을 수 있다. 침니(50)는 반도체 스택(20)의 상부에 배치될 수 있다. 몰딩재(70)는 침니(50)의 측면들을 둘러쌀 수 있다. 침니(50)는, 반도체 스택(20)의 제1 상면(20a) 및 제2 상면(20b) 상에 제공되고 평탄한 상면을 갖는 열 전도성 충진재(51), 및 열 전도성 충진재(51) 상에 배치되는 메탈 소재의 열 전도성 스페이서(55)를 포함할 수 있다. 열 전도성 스페이서(55)는 상부가 몰딩재(70) 밖으로 노출될 수 있다. 일 실시예에서 침니(50)는, 열 전도성 충진재(51) 및 열 전도성 스페이서(55) 사이에 배치되는 접착층(53)을 더 포함할 수 있다.
도 12를 참조하면, 본 개시의 일 실시예에 의한 반도체 패키지(1)는, 기판(10), 기판(10) 상에 실장된 하부 칩(23), 기판(10)과 하부 칩(23) 사이의 언더필(30), 하부 칩(23) 상에 나란하게 스택된 상부 칩(21)들, 상부 칩(21)들의 상면 및 측면, 하부 칩(23)의 노출된 상면 및 언더필(30)의 표면 상에 컨포멀하게 배치된 절연층(40), 상부 칩(21)들, 상부 칩(21)들 사이에 배치되어 T자 모양의 단면을 갖는 열 전도성 충진재(51), 열 전도성 충진재(51) 상에 배치된 열 전도성 스페이서(55), 열 전도성 스페이서(55) 상에 배치된 보호층(57), 및 기판(10), 하부 칩(23), 언더필(30), 상부 칩(21)들, 열 전도성 충진재(51)의 측면들, 열 전도성 스페이서(55)의 측면들, 및 보호층(57)의 측면들을 감싸고, 보호층(57)의 상면을 노출하는 몰딩재(70)를 포함할 수 있다. 몰딩재(70)의 수직 높이는 200μm 내지 500μm일 수 있다. 열 전도성 스페이서(55)는 실리콘을 포함할 수 있다. 열 전도성 스페이서(55)의 높이(hs)는 60μm 내지 300μm일 수 있다. 열 전도성 충진재(51)의 상부 칩(21)의 상면으로부터의 높이(hf)는 약 100μm일 수 있다. 일 실시예에서, 상부 칩(21)들 사이에 배치된 스택층 스페이서(60)를 더 포함할 수 있고, 상부 칩(21)들의 상면 및 스택층 스페이서(60)의 상면은 실질적으로 공면을 가질 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시 예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
1: 반도체 패키지 10: 기판
11: 범프 20: 반도체 스택
20a: 제1 상면 20b: 제2 상면
21: 상부 칩 21a: 제1층 상부 칩
21b: 제2층 상부 칩 23: 하부 칩
23a: 제1 상면 23b: 제2 상면
25: 와이어 27: 범프
30: 언더필 40: 절연층
50: 침니 51: 열 전도성 충진재
53: 접착층 55: 열 전도성 스페이서
56: 돌출부 57: 보호층
60: 스택층 스페이서 70: 몰딩재

Claims (10)

  1. 기판;
    상기 기판 상에 실장된 반도체 스택;
    상기 기판 및 상기 반도체 스택 사이의 언더필;
    상기 반도체 스택 및 상기 언더필의 표면을 컨포멀하게 덮는 절연층;
    상기 반도체 스택의 상부에 배치되는 침니; 및
    상기 침니의 측면들을 둘러싸는 몰딩재를 포함하되,
    상기 반도체 스택은 상대적으로 높은 레벨의 제1 상면 및 상대적으로 낮은 레벨의 제2 상면을 갖고,
    상기 침니는,
    상기 반도체 스택의 상기 제1 상면 및 제2 상면 상에 제공되고 평탄한 상면을 갖는 열 전도성 충진재;
    상기 열 전도성 충진재 상의 열 전도성 스페이서; 및
    상기 열 전도성 스페이서 상의 보호층을 포함하고,
    상기 보호층은 상부가 노출된, 반도체 패키지.
  2. 제1항에 있어서,
    상기 열 전도성 스페이서는 실리콘을 포함하는, 반도체 패키지.
  3. 제1항에 있어서,
    상기 열 전도성 충진재는 은을 포함하는, 반도체 패키지.
  4. 제1항에 있어서,
    상기 보호층은, 알루미늄 또는 은을 포함하고,
    상기 열 전도성 스페이서보다 높은 경도를 갖는, 반도체 패키지.
  5. 제1항에 있어서,
    상기 침니는, 상기 열 전도성 충진재 및 열 전도성 스페이서 사이에 배치되는 접착층을 더 포함하는, 반도체 패키지.
  6. 제1항에 있어서,
    상기 반도체 스택은,
    상대적으로 넓은 수평 폭을 갖는 하부 칩;
    상기 하부 칩 상에 나란하게 스택되고 상대적으로 작은 수평 폭을 갖는 상부 칩들;
    상기 하부 칩과 상기 기판을 전기적으로 연결하는 범프들; 및
    상기 상부 칩과 상기 기판을 전기적으로 연결하는 와이어들을 포함하는, 반도체 패키지.
  7. 제6항에 있어서,
    상기 열 전도성 충진재는, 상기 나란하게 스택된 상부 칩들의 상면 상 및 상기 상부 칩들의 사이에 배치되는, 반도체 패키지.
  8. 제7항에 있어서,
    상기 상부 칩들 사이에 배치된 스택층 스페이서를 더 포함하는, 반도체 패키지.
  9. 기판;
    상기 기판 상에 실장된 하부 칩;
    상기 기판과 상기 하부 칩 사이의 언더필;
    상기 하부 칩 상에 나란하게 스택된 상부 칩들;
    상기 상부 칩들의 상면 및 측면, 상기 하부 칩의 노출된 상면, 및 상기 언더필의 표면 상에 컨포멀하게 배치된 절연층;
    상기 상부 칩들, 및 상기 상부 칩들 사이에 배치되어 T자 모양의 단면을 갖는 열 전도성 충진재;
    상기 열 전도성 충진재 상에 배치된 열 전도성 스페이서;
    상기 열 전도성 스페이서 상에 배치된 보호층; 및
    상기 기판, 상기 하부 칩, 상기 언더필, 상기 상부 칩들, 상기 열 전도성 충진재의 측면들, 상기 열 전도성 스페이서의 측면들, 및 상기 보호층의 측면들을 감싸고, 상기 보호층의 상면을 노출하는 몰딩재를 포함하고,
    상기 열 전도성 스페이서는 실리콘을 포함하고,
    상기 열 전도성 스페이서의 높이는 60μm 내지 300μm인, 반도체 패키지.
  10. 제9항에 있어서,
    상기 상부 칩들 사이에 배치된 스택층 스페이서를 더 포함하고,
    상기 상부 칩들의 상면 및 상기 스택층 스페이서의 상면은 실질적으로 공면을 갖는, 반도체 패키지.
KR1020190114770A 2019-09-18 2019-09-18 반도체 패키지 KR102617088B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190114770A KR102617088B1 (ko) 2019-09-18 2019-09-18 반도체 패키지
US16/809,837 US11075189B2 (en) 2019-09-18 2020-03-05 Semiconductor package
US17/369,119 US11557574B2 (en) 2019-09-18 2021-07-07 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190114770A KR102617088B1 (ko) 2019-09-18 2019-09-18 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20210033261A KR20210033261A (ko) 2021-03-26
KR102617088B1 true KR102617088B1 (ko) 2023-12-26

Family

ID=74869055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190114770A KR102617088B1 (ko) 2019-09-18 2019-09-18 반도체 패키지

Country Status (2)

Country Link
US (2) US11075189B2 (ko)
KR (1) KR102617088B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210096497A (ko) * 2020-01-28 2021-08-05 삼성전자주식회사 방열 구조체를 포함한 반도체 패키지
CN115332241B (zh) * 2022-07-25 2023-09-12 太极半导体（苏州）有限公司 一种加强散热的存储芯片的封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140340849A1 (en) 2013-05-16 2014-11-20 Hyun-Ki Kim Semiconductor package having heat spreader and method of forming the same
US20150054148A1 (en) 2013-08-21 2015-02-26 Eon-Soo JANG Semiconductor packages including heat exhaust part
US20150108628A1 (en) 2013-08-02 2015-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Thermal Interface Material on the Sidewalls of Stacked Dies
US20150130030A1 (en) 2013-11-14 2015-05-14 Keum-Hee Ma Semiconductor package and method of manufacturing the semiconductor package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100587081B1 (ko) 2004-06-30 2006-06-08 주식회사 하이닉스반도체 개선된 열방출 특성을 갖는 반도체 패키지
TWI256707B (en) * 2004-10-21 2006-06-11 Advanced Semiconductor Eng Cavity-down multiple chip package
US7361986B2 (en) * 2004-12-01 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Heat stud for stacked chip package
TWI311789B (en) 2006-06-13 2009-07-01 Siliconware Precision Industries Co Ltd Heat sink package structure and method for fabricating the same
US20080042302A1 (en) 2006-08-16 2008-02-21 Crispell Robert B Plastic overmolded packages with molded lid attachments
US7423341B2 (en) 2006-08-16 2008-09-09 Agere Systems Inc. Plastic overmolded packages with mechanically decoupled lid attach attachment
KR101901324B1 (ko) * 2011-10-25 2018-09-27 삼성전자주식회사 네 개의 채널들을 가진 반도체 패키지
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
KR102005234B1 (ko) 2012-09-25 2019-07-30 삼성전자주식회사 가이드 벽을 갖는 반도체 패키지
US9496199B2 (en) 2012-12-04 2016-11-15 General Electric Company Heat spreader with flexible tolerance mechanism
KR102066015B1 (ko) 2013-08-13 2020-01-14 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US9735082B2 (en) * 2013-12-04 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packaging with hot spot thermal management features

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140340849A1 (en) 2013-05-16 2014-11-20 Hyun-Ki Kim Semiconductor package having heat spreader and method of forming the same
US20150108628A1 (en) 2013-08-02 2015-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Thermal Interface Material on the Sidewalls of Stacked Dies
US20150054148A1 (en) 2013-08-21 2015-02-26 Eon-Soo JANG Semiconductor packages including heat exhaust part
US20150130030A1 (en) 2013-11-14 2015-05-14 Keum-Hee Ma Semiconductor package and method of manufacturing the semiconductor package

Also Published As

Publication number Publication date
KR20210033261A (ko) 2021-03-26
US11075189B2 (en) 2021-07-27
US11557574B2 (en) 2023-01-17
US20210082881A1 (en) 2021-03-18
US20210335756A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
US11329006B2 (en) Semiconductor device package with warpage control structure
US10340250B2 (en) Stack type sensor package structure
US7339278B2 (en) Cavity chip package
CN108701664B (zh) 用于经封装半导体裸片的内部热扩散的设备及方法
US11107769B2 (en) Semiconductor package and a method of fabricating the same
TW201812932A (zh) 電子封裝件及其製法
CN113035786A (zh) 半导体结构及其制造方法
US20240162169A1 (en) Electronic package and fabrication method thereof
KR102617088B1 (ko) 반도체 패키지
KR102672608B1 (ko) 반도체 패키지
KR102698698B1 (ko) 반도체 패키지 장치
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
TWI733142B (zh) 電子封裝件
KR102507541B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20150125988A (ko) 반도체 장치
CN113496966A (zh) 电子封装件
CN114823573B (zh) 一种散热型封装结构及其形成方法
JP2000232186A (ja) 半導体装置およびその製造方法
KR102674128B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20080044518A (ko) 반도체 패키지 및 이의 제조 방법
TWI839645B (zh) 電子封裝件及其製法
KR20240150147A (ko) 언더필 댐을 가진 기판 및 이를 포함하는 반도체 패키지, 그리고 반도체 패키지의 제조 방법
KR20240085677A (ko) 반도체 패키지 및 그 제조 방법
CN118486660A (zh) 电子封装件及其制法
KR20240035240A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant