CN115332241B - 一种加强散热的存储芯片的封装结构及其制作方法 - Google Patents

一种加强散热的存储芯片的封装结构及其制作方法 Download PDF

Info

Publication number
CN115332241B
CN115332241B CN202210875700.XA CN202210875700A CN115332241B CN 115332241 B CN115332241 B CN 115332241B CN 202210875700 A CN202210875700 A CN 202210875700A CN 115332241 B CN115332241 B CN 115332241B
Authority
CN
China
Prior art keywords
memory chip
heat conduction
heat
chip
copper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210875700.XA
Other languages
English (en)
Other versions
CN115332241A (zh
Inventor
华毅
陈仁升
张光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiji Semiconductor Suzhou Co ltd
Original Assignee
Taiji Semiconductor Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiji Semiconductor Suzhou Co ltd filed Critical Taiji Semiconductor Suzhou Co ltd
Priority to CN202210875700.XA priority Critical patent/CN115332241B/zh
Publication of CN115332241A publication Critical patent/CN115332241A/zh
Application granted granted Critical
Publication of CN115332241B publication Critical patent/CN115332241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00

Abstract

本发明提供了一种存储芯片的封装结构，其包括：基板；逻辑芯片，所述逻辑芯片设置于所述基板之上；第一存储芯片，所述第一存储芯片设置于所述逻辑芯片之上；第二存储芯片，所述第二存储芯片设置于所述第一存储芯片之上；第三存储芯片，所述第三存储芯片设置于所述第二存储芯片之上；其中所述第二存储芯片的面积小于第一存储芯片，所述第三存储芯片的面积小于第二存储芯片的大小，所述第一、第二、第三存储芯片层叠呈阶梯状结构单元；在所述阶梯状结构单元之间还设置有导热模块。本发明相比于现有技术，不但可实现多个存储芯片的堆叠，提高了存储密度的同时保证了良好的散热性能。

Description

一种加强散热的存储芯片的封装结构及其制作方法
技术领域
本发明涉及存储芯片的封装领域，尤其涉及一种加强散热的存储芯片的封装结构及其制作方法。
背景技术
随着半导体行业的快速发展，电子产品微型化越来越薄以满足用户的需求以及产品性能与内存越来越高，因此，半导体封装结构采用多个芯片叠装（Stack-Die或FOW膜贴装）技术，将两个或者多个芯片叠装在单一封装结构中，实现产品封装体积减小以及提升产品性能。
现有的对诸如逻辑芯片和存储芯片等的多个芯片的一体封装通常采用层叠封装（POP，package on package）技术。通常，层叠封装技术包括多个芯片借助于各自的封装件以相互堆叠，其中，逻辑芯片和存储芯片等分别通过焊线或倒装芯片的焊点与对应的基板连接，再将各基板彼此连接。此种叠装产品，通常拥有2种类型芯片，存储芯片以及逻辑芯片，通过叠装方式封装在同一基板unit内，例如：NAND产品要求产品容量足够大，堆叠层数多，其存储卡性能受限于存储芯片数量以及堆叠结构尺寸的大小。随着传统叠层结构，随着存储芯片数量的增加，产品的尺寸就越大，塑封层的尺寸越大，导致散热性能就越差。
发明内容
本发明解决的问题是提供一种全新的加强散热的存储芯片的封装结构及其制作方法，其关键技术是将多层存储芯片以阶梯状层叠封装在逻辑芯片上，可解决现有技术中散热性能差的技术问题，并在阶梯状的存储芯片封装结构之间设置导热模块，可进一步增加导热效果，提高存储芯片的散热性能。
为解决上述问题，本发明提供一种存储芯片的封装结构，其包括：基板；逻辑芯片，所述逻辑芯片设置于所述基板之上；第一存储芯片，所述第一存储芯片设置于所述逻辑芯片之上；第二存储芯片，所述第二存储芯片设置于所述第一存储芯片之上；第三存储芯片，所述第三存储芯片设置于所述第二存储芯片之上；其中所述第二存储芯片的面积小于第一存储芯片，所述第三存储芯片的面积小于第二存储芯片的大小，所述第一、第二、第三存储芯片层叠呈阶梯状结构单元；在所述阶梯状结构单元之间还设置有导热模块。
可选的，在所述阶梯状结构单元表面设置导热硅胶，所述导热硅胶与所述阶梯状结构单元共形的形成阶梯状表面。
可选的，在所述阶梯状结构单元之间的间隙中设置有导热模块，所述导热模块与所述阶梯状结构单元相对应的表面也呈阶梯状表面。
可选的，所述导热模块还包括一导热银层和一导热铜层，所述导热银层设置于所述阶梯状结构单元表面，所述导热铜层设置与所述导热银层之上。
可选的，所述导热铜层中还设置有若干凹槽结构，所述凹槽结构中填充有导热石墨材料。
本发明还提供一种存储芯片的封装结构的制作方法：包括以下步骤：提供一基板；在所述基板之上形成一逻辑芯片；在所述逻辑芯片之上形成一第一存储芯片；在所述第一存储芯片之上形成一第二存储芯片；在所述第二存储芯片之上形成一第三存储芯片；其中，所述第二存储芯片的面积小于第一存储芯片，所述第三存储芯片的面积小于第二存储芯片的大小，所述第一、第二、第三存储芯片层叠呈阶梯状结构单元；在所述阶梯状结构单元之间形成一导热模块。
可选的，在所述阶梯状结构单元表面形成一导热硅胶，所述导热硅胶与所述阶梯状结构单元共形的形成阶梯状表面。
可选的，在所述阶梯状结构单元之间的间隙中形成一导热模块，所述导热模块与所述阶梯状结构单元相对应的表面也呈阶梯状表面。
可选的，所述导热模块还包括一导热银层和一导热铜层，所述导热银层设置于所述阶梯状结构单元表面，所述导热铜层设置与所述导热银层之上。
可选的，所述导热铜层中还形成若干凹槽结构，所述凹槽结构中填充有导热石墨材料。
本发明提供的一种全新的存储芯片的封装结构及其制作方法，其将多层存储芯片以阶梯状层叠封装在逻辑芯片上，一方面增加了存储芯片的数量，有效提高存储密度；另一方面，将多层存储芯片以阶梯状层叠封装，暴露出底层的存储芯片的部分表面，有利于提高散热效果，有效解决现有技术中散热性能差的技术问题，并在阶梯状的存储芯片封装结构之间设置导热模块，可进一步增加导热效果，提高存储芯片的散热性能。进一步的，将导热模块设置成导热银层和导热铜层的双层结构，导热银层具有良好的导热性能但价格昂贵，导热铜层导热性能次之但价格便宜，采用导热银层和导热铜层的双层结构可有效的平衡散热效果和造价昂贵之间的关系；进一步的，在铜层中设置若干凹槽结构，所述凹槽结构中填充有导热石墨材料，导热石墨材料具体优异的导热性能同时价格更为便宜，同时可形成热铜管效应，大大提升导热模块的导热效果。综上，本发明相比于现有技术，不但可实现多个存储芯片的堆叠，提高了存储密度的同时保证了良好的散热性能。
附图说明
图1是本发明中的实施例1中的一种存储芯片的封装结构示意图。
图2是本发明中的实施例1中的一种存储芯片的封装结构示意图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分和数值应被解释为仅仅是示例性的，而不是作为限制。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。
本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
将参考附图描述本公开的实施例。在下文中，将通过相同的附图标记表示附图中相互对应的部分。
在一实施例中，本发明提供一种存储芯片的封装结构，具体参见附图1，其包括：基板100；逻辑芯片110，所述逻辑芯片110设置于所述基板100之上；第一存储芯片121，所述第一存储芯片121设置于所述逻辑芯片110之上；第二存储芯片122，所述第二存储芯片122设置于所述第一存储芯片121之上；第三存储芯片123，所述第三存储芯片123设置于所述第二存储芯片122之上；其中所述第二存储芯122片的面积小于第一存储芯片121，所述第三存储芯片123的面积小于第二存储芯片122的大小，所述第一、第二、第三存储芯片层叠呈阶梯状结构单元120；在所述阶梯状结构单元之间还设置有导热模块。
将多层存储芯片以阶梯状层叠封装在逻辑芯片上，一方面增加了存储芯片的数量，有效提高存储密度；另一方面，将多层存储芯片以阶梯状层叠封装，暴露出底层的存储芯片的部分表面，有利于提高散热效果，有效解决现有技术中散热性能差的技术问题。本发明中以第一、第二、第三存储芯片三层层叠结构为例，在实际生产中，还可进一步层叠更多的存储芯片，也应涵盖在本发明的保护范围之内。
可选的，在所述阶梯状结构单元120表面设置导热硅胶130，所述导热硅胶130与所述阶梯状结构单元120共形的形成阶梯状表面。选用导热硅胶片的最主要目的是减少热源表面与散热器件接触面之间产生的接触热阻，导热硅胶片可以很好的填充接触面的间隙，将空气挤出接触面，空气是热的不良导体，会严重阻碍热量在接触面之间的传递，有了导热硅胶片的补充。可以使接触面更好的充分接触，真正做到面对面的接触，在温度上的反应可以达到尽量小的温差。所述导热硅胶130可有效的对阶梯状结构单元120进行封装保护，同时也能有效将阶梯状结构单元120的热量传导出去，提高散热性能。
可选的，在所述阶梯状结构单元120之间的间隙中设置有导热模块，所述导热模块与所述阶梯状结构单元120相对应的表面也呈阶梯状表面，即所述导热模块与所述阶梯状结构单元120的形状是相互补的，两者相对应的表面也是共形的，这样更有利于提高所述导热模块与所述阶梯状结构单元120的相对应的接触面积，更有利于提高导热性能增加散热效果。
可选的，所述导热模块还包括一导热银层140和一导热铜层150，所述导热银层140设置于所述阶梯状结构单元120表面，所述导热铜层150设置与所述导热银层160之上。其中，导热银层的厚度小于导热铜层的厚度。导热模块设置成导热银层和导热铜层的双层结构，其中，导热银层具有良好的导热性能但价格昂贵，导热铜层导热性能次之但价格便宜，采用导热银层和导热铜层的双层结构可有效的平衡散热效果和造价昂贵之间的关系，既到达了良好散热效果的目的，同时又降低了生产费用。
在另一实施例中，所述导热铜层150中还设置有若干凹槽结构，所述凹槽结构中填充有导热石墨材料160，具体参见附图2。其中，导热石墨材料具体优异的导热性能同时价格更为便宜，同时可形成热铜管效应，大大提升导热模块的导热效果。
本发明还提供一种存储芯片的封装结构的制作方法：包括以下步骤：提供一基板；在所述基板之上形成一逻辑芯片；在所述逻辑芯片之上形成一第一存储芯片；在所述第一存储芯片之上形成一第二存储芯片；在所述第二存储芯片之上形成一第三存储芯片；其中，所述第二存储芯片的面积小于第一存储芯片，所述第三存储芯片的面积小于第二存储芯片的大小，所述第一、第二、第三存储芯片层叠呈阶梯状结构单元；在所述阶梯状结构单元之间形成一导热模块。
可选的，在所述阶梯状结构单元表面形成一导热硅胶，所述导热硅胶与所述阶梯状结构单元共形的形成阶梯状表面。
可选的，在所述阶梯状结构单元之间的间隙中形成一导热模块，所述导热模块与所述阶梯状结构单元相对应的表面也呈阶梯状表面。
可选的，所述导热模块还包括一导热银层和一导热铜层，所述导热银层设置于所述阶梯状结构单元表面，所述导热铜层设置与所述导热银层之上。制备所述导热银层和导热铜层的方法可采用电镀法、溅射法或蒸镀法。
可选的，所述导热铜层中还形成若干凹槽结构，所述凹槽结构中填充有导热石墨材料。制备所述导热石墨材料的方法可采用溅射法或蒸镀法。导热石墨材料(ThermalFlexible Graphite sheet)的化学成分主要是单一的碳(C)元素，是一种自然元素矿物。因为碳元素是非金属元素，但是却有金属材料的导电、导热性能，还具有像有机塑料一样的可塑性，并且还有特殊的热性能，化学稳定性，润滑和能涂敷在固体表面的等等一些良好的工艺性能。
导热石墨材料具体优异的导热性能同时价格更为便宜，同时可形成热铜管效应，大大提升导热模块的导热效果。本发明中的热铜管效应可为，在所述凹槽结构中填充导热石墨材料，其中所述凹槽结构的底部中的所述导热石墨材料密度较大，从所述凹槽结构的底部到顶部，所述导热石墨材料的密度逐渐减小，所述凹槽结构的顶部中的所述导热石墨材料密度最小。在制备所述导热石墨材料的工艺中，采用溅射法或蒸镀法时，在沉积所述凹槽结构的底部中的所述导热石墨材料，所施加的偏压功率较大；随着制备工艺的进行，所施加的偏压功率逐渐减小，则从所述凹槽结构的底部到顶部，所述导热石墨材料的密度也逐渐减小，所述凹槽结构的顶部中的所述导热石墨材料密度达到最小。本发明中的所述结构，可形成热铜管效应，相比现有技术中的导热模块，能更加快速的将热量从导热模块的底部传导至表面，大大提升导热模块的导热性能。
后续还有对上述存储芯片进行封装的工艺，均属本领域的公知常识，在此不赘述。
至此，已经详细描述了本公开的实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
尽管已经参考本公开的实施例描述了本公开，但要理解本公开不限于实施例和构造。本公开意在覆盖各种修改和等价布置。此外，除却所述的各种组合和配置之外，其它包括更多、更少的元件或者只包括单个元件的组合和配置也落在本公开的精神和范围内。

Claims (10)

1.一种存储芯片的封装结构，其特征在于：包括：
基板；
逻辑芯片，所述逻辑芯片设置于所述基板之上；
第一存储芯片，所述第一存储芯片设置于所述逻辑芯片之上；
第二存储芯片，所述第二存储芯片设置于所述第一存储芯片之上；
第三存储芯片，所述第三存储芯片设置于所述第二存储芯片之上；
其中所述第二存储芯片的面积小于第一存储芯片，所述第三存储芯片的面积小于第二存储芯片的大小，所述第一、第二、第三存储芯片层叠呈阶梯状结构单元；
在所述阶梯状结构单元之间还设置有导热模块；
所述导热模块还包括一导热银层和一导热铜层，所述导热银层设置于所述阶梯状结构单元表面，所述导热铜层设置于所述导热银层之上；
所述导热铜层中还设置有若干凹槽结构，所述凹槽结构中填充有导热石墨材料。
2.根据权利要求1所述的存储芯片的封装结构，其特征在于，在所述阶梯状结构单元表面设置导热硅胶，所述导热硅胶与所述阶梯状结构单元共形的形成阶梯状表面。
3.根据权利要求1所述的存储芯片的封装结构，其特征在于，在所述阶梯状结构单元之间的间隙中设置有导热模块，所述导热模块与所述阶梯状结构单元相对应的表面也呈阶梯状表面。
4.根据权利要求1所述的存储芯片的封装结构，其特征在于，所述导热银层的厚度小于所述导热铜层的厚度。
5.根据权利要求1所述的存储芯片的封装结构，其特征在于，所述导热银层和导热铜层的采用电镀法、溅射法或蒸镀法制备。
6.一种存储芯片的封装结构的制作方法，其特征在于包括以下步骤：
提供一基板；
在所述基板之上形成一逻辑芯片；
在所述逻辑芯片之上形成一第一存储芯片；
在所述第一存储芯片之上形成一第二存储芯片；
在所述第二存储芯片之上形成一第三存储芯片；
其中，所述第二存储芯片的面积小于第一存储芯片，所述第三存储芯片的面积小于第二存储芯片的大小，所述第一、第二、第三存储芯片层叠呈阶梯状结构单元；
在所述阶梯状结构单元之间形成一导热模块；
所述导热模块还包括一导热银层和一导热铜层，所述导热银层设置于所述阶梯状结构单元表面，所述导热铜层设置于所述导热银层之上；
所述导热铜层中还形成若干凹槽结构，所述凹槽结构中填充有导热石墨材料。
7.根据权利要求6所述的存储芯片的封装结构的制作方法，其特征在于，在所述阶梯状结构单元表面形成一导热硅胶，所述导热硅胶与所述阶梯状结构单元共形的形成阶梯状表面。
8.根据权利要求6所述的存储芯片的封装结构的制作方法，其特征在于，在所述阶梯状结构单元之间的间隙中形成一导热模块，所述导热模块与所述阶梯状结构单元相对应的表面也呈阶梯状表面。
9.根据权利要求8所述的存储芯片的封装结构的制作方法，其特征在于，所述导热银层的厚度小于所述导热铜层的厚度。
10.根据权利要求9所述的存储芯片的封装结构的制作方法，其特征在于，所述导热银层和导热铜层的采用电镀法、溅射法或蒸镀法制备。
CN202210875700.XA 2022-07-25 2022-07-25 一种加强散热的存储芯片的封装结构及其制作方法 Active CN115332241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210875700.XA CN115332241B (zh) 2022-07-25 2022-07-25 一种加强散热的存储芯片的封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210875700.XA CN115332241B (zh) 2022-07-25 2022-07-25 一种加强散热的存储芯片的封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN115332241A CN115332241A (zh) 2022-11-11
CN115332241B true CN115332241B (zh) 2023-09-12

Family

ID=83918838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210875700.XA Active CN115332241B (zh) 2022-07-25 2022-07-25 一种加强散热的存储芯片的封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115332241B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210892A (ja) * 2004-12-27 2006-08-10 Nec Corp 半導体装置
CN110299354A (zh) * 2018-03-22 2019-10-01 三星电子株式会社 半导体封装

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW578282B (en) * 2002-12-30 2004-03-01 Advanced Semiconductor Eng Thermal- enhance MCM package
KR102617088B1 (ko) * 2019-09-18 2023-12-26 삼성전자주식회사 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006210892A (ja) * 2004-12-27 2006-08-10 Nec Corp 半導体装置
CN110299354A (zh) * 2018-03-22 2019-10-01 三星电子株式会社 半导体封装

Also Published As

Publication number Publication date
CN115332241A (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
US11594462B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US20210217734A1 (en) Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
CN104701287B (zh) 具有热点热管理部件的3dic封装
US8143080B2 (en) Method for manufacturing LED package and substrate thereof
CN103430301A (zh) 热增强堆叠式封装和方法
US11037860B2 (en) Multi layer thermal interface material
US8242372B2 (en) Thermally conductive, electrically insulating composite film and stack chip package structure utilizing the same
CN103871982A (zh) 芯片散热系统
US20130087896A1 (en) Stacking-type semiconductor package structure
CN115332241B (zh) 一种加强散热的存储芯片的封装结构及其制作方法
CN102130078A (zh) 导热绝缘复合膜层及芯片堆叠结构
CN202996814U (zh) 散热型半导体封装构造
CN110931368B (zh) 一种半导体封装结构及其制备方法
CN201311929Y (zh) 改进的晶体管散热结构
CN111725159A (zh) 一种高散热半导体产品、封装方法及电子产品
CN201796886U (zh) 金属化平面整流器
CN111725160A (zh) 一种高功率半导体模组、封装方法及电子产品
CN111725161A (zh) 一种半导体散热器件、封装方法及电子产品
CN108417545A (zh) 一种功率器件及其制备方法
TWI836320B (zh) 電子元件內部、中部與外部之散熱界面薄片材料
CN216773232U (zh) 一种多层散热式存储芯片
CN219163385U (zh) 一种高散热基板结构、一种封装结构
CN213026101U (zh) 一种散热封装结构
CN215644524U (zh) 一种散热型光伏组件
CN211480010U (zh) 一种多芯片封装用氧化铝陶瓷多层基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant