CN211480010U - 一种多芯片封装用氧化铝陶瓷多层基板 - Google Patents
一种多芯片封装用氧化铝陶瓷多层基板 Download PDFInfo
- Publication number
- CN211480010U CN211480010U CN202020594200.5U CN202020594200U CN211480010U CN 211480010 U CN211480010 U CN 211480010U CN 202020594200 U CN202020594200 U CN 202020594200U CN 211480010 U CN211480010 U CN 211480010U
- Authority
- CN
- China
- Prior art keywords
- alumina ceramic
- ceramic plate
- electronic device
- plate
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型涉及一种多芯片封装用氧化铝陶瓷多层基板,在底层氧化铝陶瓷板的上表面设置有多个用于放置电子器件的第一电子器件腔室及第一导线槽;在底层氧化铝陶瓷板的下表面设置有向四周延伸的下封装挡板;顶层氧化铝陶瓷板为平板结构,自顶层氧化铝陶瓷板的上表面设置有向四周延伸的上封装挡板;上封装挡板、下封装挡板、底层氧化铝陶瓷板的外侧壁及顶层氧化铝陶瓷板的外侧壁组成封装凹槽。本技术方案,避免了带电子器件烧结工序,不会对电子器件本身因为高温导致的热损害或电子器件内部晶粒在高温下的生长等影响到电子器件的性能,并且制备工艺简单,使用方便,能够有效的提高氧化铝陶瓷的应用范围。
Description
技术领域
本实用新型属于氧化铝陶瓷技术领域,特别是指一种多芯片封装用氧化铝陶瓷多层基板。
背景技术
氧化铝陶瓷因其具有良好的耐腐蚀性、热稳定性、绝缘性、导热性及高强度等优良性能,已经在电子行业中得到了广泛的应用。
但是,现电子行业中的氧化铝陶瓷大部分是用于基板,而对于电子器件的封装用氧化铝陶瓷还无法使用,现技术的电子器件的封装还多数以树脂为主,主要的原因是,氧化铝陶瓷需要高温烧制,烧制温度基本在1200℃以上,电子器件在此温度下均已经损坏,而以树脂封装的电子器件不论是强度还是导热性均越来越不适应小尺寸及高度集成化电子器件的发展。
虽然现有使用氧化锌陶瓷用于电子器件的封装,但氧化锌陶瓷的烧制温度也在400℃左右,对封装的电子器件依然存在高温损害,并且氧化锌陶瓷的透明效果不好,且成本高,并且不能用于高性能芯片等的封装。
实用新型内容
本实用新型的目的是提供一种多芯片封装用氧化铝陶瓷多层基板,以解决现技术不能使用氧化铝陶瓷封装芯片的问题。
本实用新型是通过以下技术方案实现的:
一种多芯片封装用氧化铝陶瓷多层基板,包括底层氧化铝陶瓷板及顶层氧化铝陶瓷板;
所述底层氧化铝陶瓷板的上表面设置有多个用于放置电子器件的第一电子器件腔室及第一导线槽;
在所述底层氧化铝陶瓷板的下表面设置有向四周延伸的下封装挡板;
所述顶层氧化铝陶瓷板为平板结构,自顶层氧化铝陶瓷板的上表面设置有向四周延伸的上封装挡板;
所述上封装挡板、所述下封装挡板、底层氧化铝陶瓷板的外侧壁及顶层氧化铝陶瓷板的外侧壁组成封装凹槽。
进一步的,在所述顶层氧化铝陶瓷板的下表面,设置有与所述第一电子器件腔室相对应的且形状相同的第一凹槽,及与所述第一导线槽相对应且形状相同的第二凹槽。
进一步的,部分所述第一导线槽在所述底层氧化铝陶瓷的侧壁上开口;部分所述第二凹槽在所述顶层氧化铝陶瓷的侧壁上开口。
进一步的,在所述底层氧化铝陶瓷板及所述顶层氧化铝陶瓷板之间设置有一个或一个以上的中间氧化铝陶瓷板;
在每个所述中间氧化铝陶瓷板的上表面均设置有多个用于放置电子器件的第二电子器件腔室及第二导线槽;
在每个所述中间氧化铝陶瓷板上圴设置有一个或一个以上的上下贯通孔。
所述上下贯通孔设置于所述第二电子器件腔室内或第二导线槽内。
进一步的,在所述中间氧化铝陶瓷板的下表面,设置有与所述第一电子器件腔室或所述第二电子器件腔室相对应的且形状相同的第三凹槽,及与所述第一导线槽或第二导线槽相对应且形状相同的第四凹槽。
本实用新型的有益效果是:
本技术方案通过单独烧制底层氧化铝陶瓷板、中间氧化铝陶瓷板及顶层氧化铝陶瓷板,在需要时,将上述氧化铝陶瓷板叠加任意层,以实现满足需要,再将侧部的封装凹槽内使用树脂等进行封装,即实现了芯片封装用氧化铝陶瓷多层基板的使用,不仅结构简单而且烧制成本低。
附图说明
图1为本实用新型多层氧化铝陶瓷基板结构示意图;
图2为底层氧化铝陶瓷板俯视图;
图3为顶层氧化铝陶瓷板仰视图;
图4为中间氧化铝陶瓷板俯视图。
附图标记说明
1顶层氧化铝陶瓷板,11上封装挡板,2底层氧化铝陶瓷板,21下封装挡板,22第一电子器件腔室,23第一导线槽,24通孔;3中间氧化铝陶瓷板,31第二电子器件腔室,32第二导线槽,33上下贯通孔,4封装凹槽。
具体实施方式
以下通过实施例来详细说明本实用新型的技术方案,以下的实施例仅是示例性的,仅能用来解释和说明本实用新型的技术方案,而不能解释为是对本实用新型技术方案的限制。
如图1至图4所示,本申请提供一种多芯片封装用氧化铝陶瓷多层基板,包括底层氧化铝陶瓷板2、顶层氧化铝陶瓷板1及多个中间氧化铝陶瓷板3,本申请的上述氧化铝陶瓷板均采用现氧化铝陶瓷制备技术进行制备,没有采用特殊的制备方法,因此,关于氧化铝陶瓷制备方法不进行描述,但是,上述氧化铝陶瓷板的氧化铝含量均大于95%。
底层氧化铝陶瓷板2的上表面设置有多个用于放置电子器件的第一电子器件腔室22及第一导线槽23;其中第一电子器件腔室用于放置IC芯片或MEMS芯片等均可,或者是其它的芯片等,第一电器件腔室的形状及数量根据不同的需要可以有不同的设计,还可以直接设置多个腔室,根据需要进行放置即可。第一导线槽用于布设需要的导线或印刷导线,第一导线槽与各第一电子器件腔室均连通,其中,部分的第一导线槽在底层氧化铝陶瓷的侧壁上开口,用于引出导线。
在底层氧化铝陶瓷板的下表面设置有向四周延伸的下封装挡板21;下封装挡板的厚度小于底层氧化铝陶瓷板的厚度。
顶层氧化铝陶瓷板1为平板结构,自顶层氧化铝陶瓷板的上表面设置有向四周延伸的上封装挡板11;在顶层氧化铝陶瓷板的下表面,设置有与第一电子器件腔室相对应的且形状相同的第一凹槽,用于提高电子器件腔室的厚度,提高对电子器件的放置范围。与第一导线槽相对应且形状相同的第二凹槽,同样用于提高容纳导线的厚度等。
上封装挡板的厚度小于顶层氧化铝陶瓷板的厚度,部分第二凹槽在顶层氧化铝陶瓷的侧壁上开口,与底层氧化铝陶瓷侧壁上的开口相对,用于引出导线。
在使用时,将需要封装的电子器件,比如IC芯片放置于相应的第一电子器件的腔室内,通过导线连接后,再放置绝缘导热胶等,将中间氧化铝陶瓷板与底层氧化铝陶瓷板贴合。同样,在中间氧化铝陶瓷板3的第二电子器件腔室31放置设计的电子器件,在连接好导线后,置入绝缘导热胶或其它设计物质,布好导线,根据需要,上下贯通孔33用于上下层之间导线的连接,此处根据电路设计进行连接,再放置另一个中间氧化铝陶瓷板或顶层氧化铝陶瓷板,相邻两氧化铝陶瓷板之间可以使用胶粘接。
进一步的,在中间氧化铝陶瓷板的下表面,设置有与第一电子器件腔室或第二电子器件腔室相对应的且形状相同的第三凹槽,及与第一导线槽或第二导线槽32相对应且形状相同的第四凹槽。
上封装挡板、下封装挡板、底层氧化铝陶瓷板的外侧壁及顶层氧化铝陶瓷板的外侧壁组成封装凹槽4。在将电子器件及导线布好后,将封装树脂设置有封装凹槽内,即实现对多层氧化铝陶瓷基板的连接密封。
本技术方案,避免了带电子器件烧结工序,不会对电子器件本身因为高温导致的热损害或电子器件内部晶粒在高温下的生长等影响到电子器件的性能,并且制备工艺简单,使用方便,能够有效的提高氧化铝陶瓷的应用范围。
尽管已经示出和描述了本实用新型的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本实用新型的范围由所附权利要求及其等同物限定。
Claims (6)
1.一种多芯片封装用氧化铝陶瓷多层基板,其特征在于,包括底层氧化铝陶瓷板及顶层氧化铝陶瓷板;
所述底层氧化铝陶瓷板的上表面设置有多个用于放置电子器件的第一电子器件腔室及第一导线槽;
在所述底层氧化铝陶瓷板的下表面设置有向四周延伸的下封装挡板;
所述顶层氧化铝陶瓷板为平板结构,自顶层氧化铝陶瓷板的上表面设置有向四周延伸的上封装挡板;
所述上封装挡板、所述下封装挡板、底层氧化铝陶瓷板的外侧壁及顶层氧化铝陶瓷板的外侧壁组成封装凹槽。
2.根据权利要求1所述的多芯片封装用氧化铝陶瓷多层基板,其特征在于,在所述顶层氧化铝陶瓷板的下表面,设置有与所述第一电子器件腔室相对应的且形状相同的第一凹槽,及与所述第一导线槽相对应且形状相同的第二凹槽。
3.根据权利要求2所述的多芯片封装用氧化铝陶瓷多层基板,其特征在于,部分所述第一导线槽在所述底层氧化铝陶瓷的侧壁上开口;部分所述第二凹槽在所述顶层氧化铝陶瓷的侧壁上开口。
4.根据权利要求1至3中任一项所述的多芯片封装用氧化铝陶瓷多层基板,其特征在于,在所述底层氧化铝陶瓷板及所述顶层氧化铝陶瓷板之间设置有一个或一个以上的中间氧化铝陶瓷板;
在每个所述中间氧化铝陶瓷板的上表面均设置有多个用于放置电子器件的第二电子器件腔室及第二导线槽;
在每个所述中间氧化铝陶瓷板上圴设置有一个或一个以上的上下贯通孔。
5.根据权利要求4所述的多芯片封装用氧化铝陶瓷多层基板,其特征在于,所述上下贯通孔设置于所述第二电子器件腔室内或第二导线槽内。
6.根据权利要求4所述的多芯片封装用氧化铝陶瓷多层基板,其特征在于,在所述中间氧化铝陶瓷板的下表面,设置有与所述第一电子器件腔室或所述第二电子器件腔室相对应的且形状相同的第三凹槽,及与所述第一导线槽或第二导线槽相对应且形状相同的第四凹槽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020594200.5U CN211480010U (zh) | 2020-04-20 | 2020-04-20 | 一种多芯片封装用氧化铝陶瓷多层基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020594200.5U CN211480010U (zh) | 2020-04-20 | 2020-04-20 | 一种多芯片封装用氧化铝陶瓷多层基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211480010U true CN211480010U (zh) | 2020-09-11 |
Family
ID=72359371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020594200.5U Active CN211480010U (zh) | 2020-04-20 | 2020-04-20 | 一种多芯片封装用氧化铝陶瓷多层基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211480010U (zh) |
-
2020
- 2020-04-20 CN CN202020594200.5U patent/CN211480010U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11594462B2 (en) | Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods | |
US4766481A (en) | Power semiconductor module | |
US10546798B2 (en) | Direct bonded copper semiconductor packages and related methods | |
TW201631722A (zh) | 功率轉換電路的封裝模組及其製造方法 | |
CN103430301A (zh) | 热增强堆叠式封装和方法 | |
WO2008123766A3 (en) | High thermal-efficient metal core printed circuit board with selective electrical and thermal circuitry connectivity | |
WO2023142487A1 (zh) | 封装模组及其制备方法、电子设备 | |
CN101740528B (zh) | 增进散热的无外引脚式半导体封装构造及其组合 | |
CN211480010U (zh) | 一种多芯片封装用氧化铝陶瓷多层基板 | |
TW200423355A (en) | Multi-chips stacked package | |
CN211480009U (zh) | 一种封装用氧化铝陶瓷多层基板 | |
TWI295496B (en) | Brick stack type semiconductor package for memory module | |
CN109103153B (zh) | 一种功率器件及其制备方法 | |
CN108417545A (zh) | 一种功率器件及其制备方法 | |
CN112786567A (zh) | 一种半导体功率模组及半导体功率模组的封装方法 | |
CN216133861U (zh) | 多层线路结构的陶瓷封装基板 | |
CN211980603U (zh) | 一种具有底面散热板的半导体产品及电子产品 | |
CN211238226U (zh) | 功率半导体封装器件 | |
CN213242534U (zh) | 用于功率器件散热封装的AlSiC散热绝缘一体化基板 | |
TWI360217B (en) | Stacked packaging module and method for manufactur | |
CN210129509U (zh) | 芯片封装、智能功率模块及空调器 | |
CN216749879U (zh) | 一种功率半导体模块 | |
CN219716861U (zh) | 一种堆叠式芯片封装结构 | |
CN215451403U (zh) | 半导体封装结构 | |
JPS62291158A (ja) | Icパツケ−ジ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |