TW201436128A - 散熱結構、半導體封裝件及其製法 - Google Patents

散熱結構、半導體封裝件及其製法 Download PDF

Info

Publication number
TW201436128A
TW201436128A TW102108970A TW102108970A TW201436128A TW 201436128 A TW201436128 A TW 201436128A TW 102108970 A TW102108970 A TW 102108970A TW 102108970 A TW102108970 A TW 102108970A TW 201436128 A TW201436128 A TW 201436128A
Authority
TW
Taiwan
Prior art keywords
heat sink
heat dissipation
dissipation structure
semiconductor package
bonding
Prior art date
Application number
TW102108970A
Other languages
English (en)
Inventor
劉坤禎
王菖彬
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW102108970A priority Critical patent/TW201436128A/zh
Priority to CN201310089577.XA priority patent/CN104051373B/zh
Publication of TW201436128A publication Critical patent/TW201436128A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種散熱結構、半導體封裝件及其製法，該半導體封裝件之製法係包括：提供具有晶片之半導體裝置及具有散熱片與結合加強層之散熱結構，該散熱片係具有周緣、相對之第一側與第二側，該周緣、第一側與第二側分別形成有階部、第一凸部及凹部，該結合加強層係形成於該第一側之表面上；以及形成封裝膠體於該半導體裝置與該散熱結構之間，以包覆該晶片、第一凸部與結合加強層。藉此，本發明能提升該晶片之散熱效果，並強化該散熱片與該封裝膠體間之結合力。

Description

散熱結構、半導體封裝件及其製法
本發明係關於一種散熱結構、半導體封裝件及其製法，特別是指一種具有結合加強層之散熱結構、半導體封裝件及其製法。
隨著電子元件之輸出入接點的數目愈來愈多，以及電子產品走向輕薄短小的趨勢，傳統使用導線架作為承載件之封裝體已不符合需求，因而發展出以基板作為承載件，並以錫球作為輸出入接點之球柵陣列(Ball Grid Array；BGA)封裝體。球柵陣列封裝體之技術的優點，在於相同尺寸之面積下，引腳數可以設置較多，且封裝面積及重量只需四方扁平封裝體(Quad Flat Package；QFP)的一半。
在球柵陣列封裝體之技術中，又發展出所謂的薄型球柵陣列(Thin & Fine-pitch Ball Grid Array；TFBGA)封裝體，相較於球柵陣列封裝體，該薄型球柵陣列封裝體具有輸出入接點之間距較小且體積較薄之優點。
但是，由於電子元件的輸出入信號愈來愈多，使得電子元件在運作時所產生之熱量愈來愈多，因此如何將電子 元件所產生之熱源快速又有效地排放至周遭環境，以確保電子元件之工作溫度不會超過其承受範圍而造成產品信賴性之問題，實為重要的研究課題。
對此，現已發展出薄型球柵陣列封裝體結合散熱片之應用方式，但在對該薄型球柵陣列封裝體進行切單(singulation)作業時，藉由刀具切割該薄型球柵陣列封裝體的過程中，容易造成該散熱片與封裝膠體間產生剝離(peeling)之問題，因而導致該薄型球柵陣列封裝體無法通過檢驗而報廢，以致增加不少的製造成本。
第1A圖係繪示習知技術中半導體封裝件1之剖視示意圖，第1B圖係依據第1A圖繪示習知技術中具有散熱片16之半導體封裝件1之剖視示意圖。
如1A圖所示，該半導體封裝件1係具有基板10、晶片11、黏著層12、銲線13、封裝膠體14以及銲球15。該晶片11係藉由該黏著層12設置於該基板10之上表面，並藉由該銲線13電性連接該基板10。該封裝膠體14係包覆該基板10之上表面、晶片11、黏著層12與銲線13，該銲球15係植設於該基板10之下表面。
如第1B圖所示，該封裝膠體14之上表面設置有散熱片16，用以提升該晶片11之散熱效果。
上述半導體封裝件1之缺點，在於對該半導體封裝件1進行切單作業時，易於該散熱片16與該封裝膠體14間產生剝離之情形，如第1B圖之剝離處17所示，因而導致該半導體封裝件1被報廢而增加不少的成本。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種散熱結構，其包括：散熱片，係為一體成型，具有周緣、相對之第一側與第二側，該周緣、第一側與第二側分別形成有階部、第一凸部及凹部；以及結合加強層，係形成於該散熱片之第一側之至少部分表面上。
本發明亦提供一種半導體封裝件，其包括：半導體裝置，係具有晶片；封裝膠體，係形成於該半導體裝置上，並包覆該晶片；以及散熱結構，係形成於該封裝膠體上，並具有散熱片與結合加強層，該結合加強層形成於該散熱片之表面上，且位於該散熱片與該封裝膠體之間。
本發明另提供一種半導體封裝件之製法，其包括：提供具有晶片之半導體裝置及具有散熱片與結合加強層之散熱結構，該散熱片係具有周緣、相對之第一側與第二側，該周緣、第一側與第二側分別形成有階部、第一凸部及凹部，該結合加強層係形成於該第一側之表面上；以及形成封裝膠體於該半導體裝置與該散熱結構之間，以包覆該晶片、第一凸部與結合加強層。
由上可知，本發明之散熱結構、半導體封裝件及其製法，主要係在散熱片之周緣、第一側與第二側分別形成有階部、第一凸部及凹部，並將結合加強層形成於該散熱片之第一側之至少部分表面上。藉此，本發明能提升該晶片 之散熱效果，並強化該散熱片與該封裝膠體間之結合力，以避免進行切單作業時產生剝離之情形。
1‧‧‧半導體封裝件
10‧‧‧基板
11‧‧‧晶片
12‧‧‧黏著層
13‧‧‧銲線
14‧‧‧封裝膠體
15‧‧‧銲球
16‧‧‧散熱片
17‧‧‧剝離處
2‧‧‧散熱結構
20‧‧‧散熱片
201‧‧‧周緣
202a‧‧‧第一側
202b‧‧‧第二側
203‧‧‧階部
204‧‧‧第一凸部
205‧‧‧第二凸部
206‧‧‧凹部
207‧‧‧導角
208‧‧‧角落
209‧‧‧溝槽
21‧‧‧結合加強層
3‧‧‧半導體封裝件
30‧‧‧半導體裝置
31‧‧‧基板
32‧‧‧晶片
33‧‧‧黏著層
34‧‧‧銲線
35‧‧‧封裝膠體
36‧‧‧銲球
41‧‧‧上模
42‧‧‧下模
421‧‧‧壓縮件
422‧‧‧容置空間
43‧‧‧離型膜
44‧‧‧第一方向
45‧‧‧第二方向
AA,BB,CC,DD‧‧‧剖面線
H1,H2‧‧‧厚度
SS‧‧‧切割線
第1A圖係繪示習知技術中半導體封裝件之剖視示意圖；第1B圖係依據第1A圖繪示習知技術中具有散熱片之半導體封裝件之剖視示意圖；第2A圖係繪示本發明之散熱結構之第一實施例之俯視示意圖；第2B圖係依據第2A圖之剖面線AA繪示本發明之散熱結構之一態樣之剖視示意圖；第3A圖係繪示本發明之散熱結構之第二實施例之俯視示意圖；第3B圖係依據第3A圖之剖面線BB繪示本發明之散熱結構之一態樣之剖視示意圖；第3B'圖係依據第3A圖之剖面線BB繪示本發明之散熱結構之另一態樣之剖視示意圖；第4A圖係繪示本發明之散熱結構之第三實施例之俯視示意圖；第4B圖係依據第4A圖之剖面線CC繪示本發明之散熱結構之一態樣之剖視示意圖；第4B'圖係依據第4A圖之剖面線CC繪示本發明之散熱結構之另一態樣之剖視示意圖；第5A圖係繪示本發明之散熱結構之第四實施例之俯 視示意圖；第5B圖係依據第5A圖之剖面線DD繪示本發明之散熱結構之一態樣之剖視示意圖；第5B'圖係依據第5A圖之剖面線DD繪示本發明之散熱結構之另一態樣之剖視示意圖；第6A圖至第6F圖係繪示本發明之半導體封裝件及其製法之第一實施例之剖視示意圖；以及第7圖係繪示本發明之半導體封裝件之第二實施例之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「一」、「第一」、「第二」、「表面」、「周緣」及「階部」等用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A圖係繪示本發明之散熱結構2之第一實施例之俯視示意圖，第2B圖係依據第2A圖之剖面線AA繪示本發明之散熱結構2之一態樣之剖視示意圖。如圖所示，散熱結構2係包括散熱片20以及結合加強層21。
該散熱片20係為一體成型，具有周緣201、相對之第一側202a與第二側202b，該周緣201、第一側202a與第二側202b分別形成有階部(step)203、第一凸部204及凹部206。
該結合加強層21可為防焊層(solder mask)，並可藉由網版印刷或其他方式塗佈於該第一側202a之至少部分表面上。
在第2A圖中，該散熱片20可具有導角207，係形成於該周緣201之至少一角落208。當進行封裝時，該導角207可使該散熱片20易於定位至模具之預定位置上(圖中未繪示)。同時，該結合加強層21係形成於該第一凸部204之整個表面上，並包括具有導角(類似導角207)之矩形之圖案，該矩形可為方形(如長方形或正方形)。
在第2B圖中，該階部203係為二階之結構，並形成於該散熱片20之周邊或周圍。但在其他實施例中，該階部203亦可為三階或三階以上之結構。
第3A圖係繪示本發明之散熱結構2之第二實施例之俯視示意圖，第3B圖係依據第3A圖之剖面線BB繪示本發明之散熱結構2之一態樣之剖視示意圖。第3A-3B圖與上述第2A-2B圖之散熱結構2大致相同，其主要差異如下： 在第3A-3B圖中，該結合加強層21係形成於該第一凸部204上之部分表面上，並包括複數方形且互相間隔之圖案，該方形可為長方形或正方形。但在其他實施例中，該結合加強層21亦可包括複數口字形、環狀、菱形或各種不同的圖案。當進行封裝時，該結合加強層21之每一圖案可對應至半導體封裝件之每一晶片(圖中未繪示)。
第3B'圖係依據第3A圖之剖面線BB繪示本發明之散熱結構2之另一態樣之剖視示意圖。第3B'圖與上述第3B圖之散熱結構2大致相同，其主要差異如下：在第3B'圖中，該階部203係為三階之結構。該散熱片20之第一凸部204上可形成有複數第二凸部205，該些第二凸部205之間形成有溝槽209，該結合加強層21形成於該些第二凸部205之表面上。
另外，在第3B圖中，該散熱片20之第一凸部204之表面至凹部206之表面之厚度為H1。但在第3B'圖中，該散熱片20之第二凸部205之表面至凹部206之表面之厚度為H2，且該厚度H2大於該厚度H1。當封裝完成時，該第二凸部205可使該散熱片20更接近晶片，藉以提升該散熱片20對該晶片之散熱效果(圖中未繪示)。
第4A圖係繪示本發明之散熱結構2之第三實施例之俯視示意圖，第4B圖係依據第4A圖之剖面線CC繪示本發明之散熱結構2之一態樣之剖視示意圖，第4B'圖係依據第4A圖之剖面線CC繪示本發明之散熱結構2之另一態樣之剖視示意圖。第4A-4C圖與上述第3A-3C圖之散熱結 構2大致相同，其主要差異如下：在第4A-4B圖中，該結合加強層21係包括複數口字形或環狀之圖案。而在第4C圖中，該結合加強層21係形成於該些第二凸部205之表面之周圍上。
第5A圖係繪示本發明之散熱結構2之第四實施例之俯視示意圖，第5B圖係依據第5A圖之剖面線DD繪示本發明之散熱結構2之一態樣之剖視示意圖，第5B'圖係依據第5A圖之剖面線DD繪示本發明之散熱結構2之另一態樣之剖視示意圖。第5A-5C圖與上述第3A-3C圖之散熱結構2大致相同，其主要差異如下：在第5A-5B圖中，該結合加強層21係包括複數由菱形互相間隔排列之圖案。而在第5C圖中，該些圖案係分別形成於該些第二凸部205之部分表面上。
第6A圖至第6F圖係繪示本發明之半導體封裝件3及其製法之第一實施例之剖視示意圖。
如第6A圖所示，先提供半導體裝置30與模具之上模41。該半導體裝置30可具有基板31、複數晶片32、黏著層33與複數銲線34，該晶片32係藉由該黏著層33設置於該基板31上，並藉由該銲線34電性連接該基板31，但不以此為限。在其他實施例中，該半導體裝置30亦可具有其他的元件或為各種不同的結構。
接著，將該半導體裝置30以其基板31設置於該上模41之下側，使該晶片32朝向該基板31之下方。
如第6B圖所示，提供散熱結構2、離型膜43與模具 之下模42。該散熱結構2係具有散熱片20與結合加強層21，該散熱片20可具有周緣201、相對之第一側202a與第二側202b，該周緣201、第一側202a與第二側202b分別形成有階部203、第一凸部204及凹部206，該結合加強層21係形成於該第一側202a之表面上。
在本實施例中，該結合加強層21係形成於該第一凸部204之表面上。但在其他實施例中，例如第3B'圖所示，該散熱片20之第一凸部204上可形成有複數第二凸部205，該些第二凸部205之間形成有溝槽209，該結合加強層21形成於該些第二凸部205之表面上。當封裝完成時，該第二凸部205可使該散熱片20更接近該晶片32，藉以提升該散熱片20對該晶片32之散熱效果。
接下來，將離型膜43設置於該下模42之容置空間422內，使該離型膜43黏合於該下模42之底部、側壁及頂面等表面。
然後，依據該散熱片20之導角的位置，將該散熱結構2設置及定位於該容置空間422之底部之離型膜43上，使該散熱片20之部分階部203黏合於該離型膜43上。
如第6C圖所示，將封裝膠體35注入該下模42之容置空間422內，並將該晶片32對準該結合加強層21，再使該上模41密合於該下模42，俾使該封裝膠體35形成於該半導體裝置30與該散熱結構2之間，以包覆該基板31、晶片32、黏著層33、銲線34、第一凸部204、結合加強層21與未黏合之階部203。
由於該散熱片20之部分階部203係黏合於該離型膜43，故該階部203能防止該散熱結構2受該封裝膠體35流動而造成偏移，並使該封裝膠體35無法溢出或滲透至該散熱片20之凹部206之表面，藉此避免因溢膠而導致該散熱片20之外觀不佳。
再來，自第一方向44(由內往外)對該封裝膠體35進行抽真空，以將該模具或該封裝膠體35內之氣體排出外部。
如第6D圖所示，藉由該下模42之壓縮件421，自第二方向45(由下往上)對該封裝膠體35進行壓縮，以使該封裝膠體35形成固態之封裝膠體35並壓縮至預定之厚度。於其他實施例中，該散熱結構2亦可設置於模具之上模中，而該半導體裝置30以其基板31設置於下模中，並藉由轉移成型(transfer molding)形成封裝膠體於該半導體裝置30與該散熱結構2之間。
如第6E圖所示，移除該上模41、下模42與離型膜43，並藉由切割工具沿著各切割線SS進行切單作業，以形成複數半導體封裝件3。
如第6F圖所示，係顯示切單後之半導體封裝件3，且該基板31上植設有複數銲球36。
本發明另提供一種半導體封裝件3，如第6F圖所示。該半導體封裝件3可為球柵陣列封裝體、薄型球柵陣列封裝體或各種不同的封裝體，並包括半導體裝置30、封裝膠體35以及散熱結構2。
該半導體裝置30係具有基板31、晶片32、黏著層33、 銲線34與銲球36，該晶片32藉由該黏著層33設置於該基板31之上表面，並藉由該銲線34電性連接該基板31，該銲球36係植設於該基板31之下表面，但不以此為限。在其他實施例中，該半導體裝置30亦可具有其他的元件，或為各種不同的結構。
該封裝膠體35係形成於該半導體裝置30上，並包覆該基板31、晶片32、黏著層33與銲線34。
該散熱結構2係形成於該封裝膠體35上，並具有散熱片20與結合加強層21。該結合加強層21形成於該散熱片20之至少部分表面上，且位於該散熱片20與該封裝膠體35之間。該結合加強層21可為防焊層，並藉由網版印刷或其他方式塗佈於該散熱片20之表面上，以構成至少一方形之圖案。但在其他實施例中，該結合加強層21亦可構成至少一口字形、環狀、菱形或各種不同的圖案。
第7圖係繪示本發明之半導體封裝件3之第二實施例之剖視示意圖。第7圖與上述第6F圖之半導體封裝件3大致相同，其主要差異如下：該結合加強層21係為口字形或環狀之圖案，並形成於該散熱片20之表面之周圍上。
此外，在其他實施例中，如第5A圖所示，該結合加強層21可為菱形之圖案，並間隔排列於該散熱片20之表面上。該結合加強層21亦可為各種不同的圖案，並規則或不規則排列於該散熱片20之表面上。
由上可知，本發明之散熱結構、半導體封裝件及其製 法，主要係在散熱片之周緣、第一側與第二側分別形成有階部、凹部與第一凸部，亦可在該第一凸部形成有第二凸部，且將結合加強層形成於該第一凸部或該第二凸部之至少部分表面上。藉此，本發明能提升該晶片之散熱效果，並強化該散熱片與該封裝膠體間之結合力，以避免進行切單作業時產生剝離之情形。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧散熱結構
20‧‧‧散熱片
201‧‧‧周緣
203‧‧‧階部
204‧‧‧第一凸部
206‧‧‧凹部
21‧‧‧結合加強層
30‧‧‧半導體裝置
31‧‧‧基板
32‧‧‧晶片
33‧‧‧黏著層
34‧‧‧銲線
35‧‧‧封裝膠體
41‧‧‧上模
42‧‧‧下模
421‧‧‧壓縮件
43‧‧‧離型膜
44‧‧‧第一方向
45‧‧‧第二方向

Claims (17)

  1. 一種散熱結構，其包括：散熱片，係為一體成型，具有周緣、相對之第一側與第二側，該周緣、第一側與第二側分別形成有階部、第一凸部及凹部；以及結合加強層，係形成於該散熱片之第一側之至少部分表面上。
  2. 如申請專利範圍第1項所述之散熱結構，其中，該散熱片復具有導角，係形成於該周緣之至少一角落。
  3. 如申請專利範圍第1項所述之散熱結構，其中，該結合加強層係形成於該第一凸部上。
  4. 如申請專利範圍第1項所述之散熱結構，其中，該散熱片之第一凸部上復形成有複數第二凸部，該些第二凸部之間形成有溝槽，該結合加強層形成於該些第二凸部上。
  5. 如申請專利範圍第1項所述之散熱結構，其中，該結合加強層係包括至少一方形、口字形、環狀、菱形、或具有導角之矩形之圖案。
  6. 如申請專利範圍第1項所述之散熱結構，其中，該結合加強層係為防焊層，並藉由網版印刷或塗佈方式形成於該第一側之表面上。
  7. 一種半導體封裝件，其包括：半導體裝置，係具有晶片；封裝膠體，係形成於該半導體裝置上，並包覆該 晶片；以及散熱結構，係形成於該封裝膠體上，並具有散熱片與結合加強層，該結合加強層形成於該散熱片之表面上，且位於該散熱片與該封裝膠體之間。
  8. 如申請專利範圍第7項所述之半導體封裝件，其中，該結合加強層係形成於該散熱片之表面之周圍上。
  9. 如申請專利範圍第7項所述之半導體封裝件，其中，該結合加強層係包括至少一方形、口字形、環狀或菱形之圖案。
  10. 如申請專利範圍第7項所述之半導體封裝件，其中，該結合加強層係為防焊層，並藉由網版印刷或塗佈方式形成於該散熱片之表面上。
  11. 一種半導體封裝件之製法，其包括：提供具有晶片之半導體裝置及具有散熱片與結合加強層之散熱結構，該散熱片係具有周緣、相對之第一側與第二側，該周緣、第一側與第二側分別形成有階部、第一凸部及凹部，該結合加強層係形成於該第一側之表面上；以及形成封裝膠體於該半導體裝置與該散熱結構之間，以包覆該晶片、第一凸部與結合加強層。
  12. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該半導體裝置與該散熱結構係分別設置於具有上模與下模之模具中，且該散熱片具有導角，該散熱結構依據該導角之位置設置於該下模內。
  13. 如申請專利範圍第12項所述之半導體封裝件之製法，其中，將該散熱結構設置於該下模內之步驟係包括：將離型膜設置於該下模內，使該離型膜黏合於該下模之表面；以及將該散熱結構設置於該離型膜上，使該散熱片之階部黏合於該離型膜。
  14. 如申請專利範圍第13項所述之半導體封裝件之製法，復包括：將封裝膠體注入該下模中；將該晶片對準該結合加強層，使該上模密合於該下模；以及對該封裝膠體進行壓縮及抽真空，使該封裝膠體形成固態之封裝膠體並壓縮至預定之厚度。
  15. 如申請專利範圍第14項所述之半導體封裝件之製法，復包括：移除該上模、下模與離型膜；以及進行切單作業。
  16. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該結合加強層係形成於該第一凸部上。
  17. 如申請專利範圍第11項所述之半導體封裝件之製法，其中，該散熱片之第一凸部上復形成有複數第二凸部，該些第二凸部之間形成有溝槽，該結合加強層形成於該些第二凸部上。
TW102108970A 2013-03-14 2013-03-14 散熱結構、半導體封裝件及其製法 TW201436128A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102108970A TW201436128A (zh) 2013-03-14 2013-03-14 散熱結構、半導體封裝件及其製法
CN201310089577.XA CN104051373B (zh) 2013-03-14 2013-03-20 散热结构及半导体封装件的制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102108970A TW201436128A (zh) 2013-03-14 2013-03-14 散熱結構、半導體封裝件及其製法

Publications (1)

Publication Number Publication Date
TW201436128A true TW201436128A (zh) 2014-09-16

Family

ID=51504036

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108970A TW201436128A (zh) 2013-03-14 2013-03-14 散熱結構、半導體封裝件及其製法

Country Status (2)

Country Link
CN (1) CN104051373B (zh)
TW (1) TW201436128A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875991B2 (en) 2015-06-05 2018-01-23 Delta Electronics, Inc. Package module having exposed heat sink

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106546327B (zh) * 2015-09-17 2021-04-20 日月光半导体制造股份有限公司 光学装置、电装置及无源光学组件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077278A (ja) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
DE10129388B4 (de) * 2001-06-20 2008-01-10 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils
JP3888439B2 (ja) * 2002-02-25 2007-03-07 セイコーエプソン株式会社 半導体装置の製造方法
JP5280102B2 (ja) * 2008-05-26 2013-09-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101980359A (zh) * 2010-09-07 2011-02-23 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN202996814U (zh) * 2012-11-30 2013-06-12 华东科技股份有限公司 散热型半导体封装构造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875991B2 (en) 2015-06-05 2018-01-23 Delta Electronics, Inc. Package module having exposed heat sink
US10204882B2 (en) 2015-06-05 2019-02-12 Delta Electronics, Inc. Stacked package module having an exposed heat sink surface from the packaging

Also Published As

Publication number Publication date
CN104051373A (zh) 2014-09-17
CN104051373B (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
TWI455215B (zh) 半導體封裝件及其之製造方法
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
TWI571984B (zh) 扇出晶圓級封裝及其製作方法
TWI597786B (zh) 半導體封裝結構及其製法
TW201503295A (zh) 半導體裝置及其製造方法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
TWI518852B (zh) 半導體封裝件及其製法
TWI652774B (zh) 電子封裝件之製法
JP5685012B2 (ja) 半導体パッケージの製造方法
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
JP2008078335A (ja) 半導体装置及び、半導体装置の製造方法
TWI674647B (zh) 晶片封裝陣列以及晶片封裝體
JP2010010174A (ja) 半導体装置の製造方法
TW519727B (en) Semiconductor wafer, semiconductor device and manufacturing method therefor
CN103972185A (zh) 集成器件及其制造方法
TW201448163A (zh) 半導體封裝件及其製法
TW201436128A (zh) 散熱結構、半導體封裝件及其製法
TW201640635A (zh) 封裝結構及其製作方法
TWI556383B (zh) 封裝結構及其製法
JP6525643B2 (ja) 製造装置及び製造方法
TW201828425A (zh) 散熱型封裝結構
TW201721813A (zh) 半導體元件及其製造方法
TW201445644A (zh) 半導體封裝件之製法
TW201916317A (zh) 半導體裝置