JPH09306945A - 半導体装置用パッケージおよび半導体装置 - Google Patents

半導体装置用パッケージおよび半導体装置

Info

Publication number
JPH09306945A
JPH09306945A JP8121351A JP12135196A JPH09306945A JP H09306945 A JPH09306945 A JP H09306945A JP 8121351 A JP8121351 A JP 8121351A JP 12135196 A JP12135196 A JP 12135196A JP H09306945 A JPH09306945 A JP H09306945A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead portion
plating
insulating film
device package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8121351A
Other languages
English (en)
Inventor
Takahiro Iijima
隆廣 飯島
Akio Mutsukawa
昭雄 六川
Takeshi Sato
健 佐藤
Tetsuya Koyama
鉄也 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP8121351A priority Critical patent/JPH09306945A/ja
Publication of JPH09306945A publication Critical patent/JPH09306945A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 リード部が好適な強度と柔軟性を備えて電極
端子に確実にボンディングすることができると共に、製
造コストを低減できる。 【解決手段】 複数の電極端子14が設けられた半導体
チップ30の面に接着される絶縁性フィルム16と、絶
縁性フィルム16の外面または内面に設けられ、電極端
子14に接合されるリード部12、配線パターン部2
8、およびはんだボール24が接続されるランド部22
が形成された導体層20とを備え、リード部12が、絶
縁性フィルム16に形成された透孔26を跨ぐように支
持された状態から、ボンディングツールによって突き切
られて電極端子14に接合される半導体装置用パッケー
ジにおいて、導体層20が銅または銅合金からなり、リ
ード部12の少なくとも電極端子14に接合される部位
に、ニッケルめっきおよび/またはパラジウムめっきが
下地めっき12bとして施され、該下地めっき12bの
上に金めっき12cが施されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置用パッケ
ージおよび半導体装置に関する。
【0002】半導体チップを封止して形成する半導体装
置として、半導体チップと略同サイズに形成して成る製
品がある。この半導体装置は半導体チップの電極端子を
形成した面を封止し、その面上に実装基板に接続するた
めの外部接続端子を配置して半導体チップと略同等の大
きさに形成したものである。図6はチップサイズに形成
した半導体装置の背景技術を示す断面図であり、リード
部12と半導体チップ30の電極端子14との接続状
態、および半導体チップ30上における外部接続端子2
5の支持状態等を示す。この半導体装置は、一端が外部
接続端子25の接合されるランド部22として形成さ
れ、他端がリード部12として形成された導体層20
(配線パターン部28を含む)を絶縁性フィルム16に
より支持した配線パターンフィルム(以下、「半導体装
置用パッケージ10」という)を、エラストマー等の接
着層18を介して半導体チップ30に接着し、配線パタ
ーン部28の周縁から延出させたリード部12を電極端
子14にボンディングして形成される。18aは封止用
の樹脂で、リード部12をボンディングした後、リード
部12および電極端子14の露出部分を封止している。
48は外部接続端子25を除いて半導体装置用パッケー
ジ10の表面を被覆したソルダレジストである。11は
半導体チップを保持するためのカンである。なお、半導
体装置用パッケージ10を半導体チップ30に接着する
場合、接着性を有する絶縁性フィルム16を用いること
により接着層18を介さずに接着することも可能であ
る。
【0003】図7は半導体装置用パッケージ10のリー
ド部12を電極端子14にボンディングする様子を示
す。リード部12をボンディングする場合は、図のよう
にリード部12の上面にボンディングツール32を当接
させ、ボンディングツール32でリード部12を突いて
絶縁性フィルム16によって支持されたリード部12を
突き切るとともに、そのままボンディングツール32の
端面でリード部12を押し曲げるようにして電極端子1
4の位置まで突き降ろして接合する。リード部12はこ
のボンディング操作によって、図6に示すように半導体
装置用パッケージ10側から電極端子14に向けて曲線
状に曲げられる。ボンディングツール32による接合
は、例えば超音波を併用した熱圧着による。
【0004】図8は半導体チップ30に半導体装置用パ
ッケージ10を配置した状態を拡大して示す。リード部
12が絶縁性フィルム16に設けた窓部分(透孔26)
で絶縁性フィルム16にかけ渡すように支持されてい
る。この半導体装置用パッケージ10が、その前記透孔
26に対応して半導体チップ30の電極端子14が露出
されると共に、各々の電極端子14の上方にリード部1
2が位置するよう位置合わせされて半導体チップ30に
接着される。ボンディングツール32は、リード部12
の切断位置の上方から突き降ろされリード部12を切断
した後、切断位置から若干横方向に移動しながら電極端
子14まで下降してリード部12を電極端子14にボン
ディングする。ボンディングツール32によるボンディ
ングはこのようにリード部12の1本ずつに対して行う
ものである。
【0005】上記の背景技術においては、リード部12
が、適度な硬度(柔軟性)を備えなかったり、電極端子
14の材質との関係で、電極端子14に好適にボンディ
ングできない場合があった。また、電極端子14の材質
がアルミニウムである場合は、リード部12の電極端子
14に接合される部位が所定の厚み以上の金の層でなけ
れば、好適にボンディングができない。なお、はんだボ
ールを外部接続端子としてランド部22に接合する場
合、ランド部22には金の層を形成しない。これは、金
は、はんだと脆い合金を形成し、はんだ付け強度が低下
してしまうためである。そこで、その一つの解決手段
を、図9および図10に基づいて説明する。図9は背景
技術の半導体装置であり、図10は図9の半導体装置の
製造に用いる半導体装置用パッケージを形成する製造方
法を示す工程図である。図10の製造方法では、絶縁性
フィルム40の片面に銅箔44を被着した片面銅張りフ
ィルム60を使用する(図10(a) )。
【0006】まず、この片面銅張りフィルム60の銅箔
44上に配線パターン9とリード部6とを形成するため
の金めっきを施す。配線パターン9は外部接続端子5と
リード部6とを電気的に接続するためのものであり、リ
ード部6は半導体チップ30の電極端子14とボンディ
ングするためのものである。図10(b) は銅箔44上に
レジスト45を形成し、配線パターン9およびリード部
6を形成する部位のみを露出させたレジストパターンを
形成した状態である。この状態で銅箔44に金めっきを
施し、銅箔44上に金めっき層62を形成する(図10
(c))。図10(d) は銅箔44上に金めっき層62が所定
のパターンで形成されている状態を示す。
【0007】次に、外部接続端子5を形成するため、絶
縁性フィルム40に接続孔64を形成する。接続孔64
はレーザ光やエッチングを利用して形成することができ
る。接続孔64は外部接続端子5を形成する部位で配線
パターン9となる銅箔44を露出させるように形成する
(図10(e) )。外部接続端子5は接続孔64内にニッ
ケルや金等のめっきを施すことによって形成する。銅箔
44は絶縁性フィルム40の全面に被着形成されている
から、銅箔44をめっき給電層として電解めっきにより
めっきを盛り上げることができる。
【0008】電解めっきにより外部接続端子5をバンプ
状に形成し、リード部6をボンディングするための窓4
2を絶縁性フィルム40に形成し、次に、銅箔44のみ
を選択的に除去できるエッチング液を使用して銅箔44
をエッチングする。図10(f) は銅箔44をエッチング
した後の状態である。窓42内では金めっき層62がボ
ンディング用のリード部6として残る。
【0009】上記のように、リード部6は金めっき層6
2によって形成されるから、金めっき層62はリード部
6の所要の強度等が得られるようめっき厚を適宜設定す
る必要がある。これは、リード部6をボンディングする
際に、リード部6の切断が容易にできるようにするため
と、リード部6を切断した後、リード部6を電極端子1
4の位置まで確実に保持して曲げることができるように
するため、適度な硬度等が要求されるからである。この
要求に対して、金めっき層62からなるリード部6によ
れば、好適に対応することができる。以上のように形成
された半導体装置用パッケージは、絶縁性フィルム40
の一方の面に外部接続端子5が形成され、絶縁性フィル
ム40の他方の面に配線パターン9とリード部6が支持
されているのである。
【0010】この半導体装置用パッケージを使用してチ
ップサイズの半導体装置を形成する方法は、前述した方
法と同様である。半導体チップ30に接着層18を介し
て半導体装置用パッケージを接着し、ボンディングツー
ル32によってリード部6を突き切るようにしながら半
導体チップ30の電極端子14に各々のリード部6をボ
ンディングする。図9は上記方法で形成した半導体装置
用パッケージを使用して作成したチップサイズの半導体
装置を示す。外部接続端子5が配置される実装面が絶縁
性フィルム40によって被覆されて保護されている。こ
の半導体装置では、リード部6が金めっき層であり、適
度な強度および柔軟性(適度な硬度)を備え、且つアル
ミニウムの電極端子14に好適にボンディングすること
ができる。なお、強度、柔軟性およびボンディングに適
する金めっき層の厚さは、通常、25μm程度である。
【0011】
【発明が解決しようとする課題】しかしながら、上記の
半導体装置用パッケージでは、リード部6が全体的に金
によって形成されることになり、金の使用量が増え、製
造コストを低減できないという課題がある。また、製造
方法においても、電解めっきにより外部接続端子5をバ
ンプ状に形成したり、リード部6の金めっき層を残すよ
うに銅箔44を選択的にエッチングして除去したりする
など、複雑な工程になって製造コストを低減できないと
いう課題がある。
【0012】そこで、本発明の目的は、リード部をボン
ディングする際、リード部が好適な強度と柔軟性を備え
て電極端子に確実にボンディングすることができると共
に、製造コストを低減できる半導体装置用パッケージお
よび半導体装置を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明は、複数
の電極端子が設けられた半導体チップの面に接着される
絶縁性フィルムと、該絶縁性フィルムの外面または内面
に設けられ、前記電極端子に接合されるリード部、配線
パターン部、および外部接続端子が接続されるランド部
が形成された導体層とを備え、前記リード部が、前記絶
縁性フィルムに形成された透孔を跨ぐように支持された
状態から、ボンディングツールによって突き切られて前
記電極端子に接合される半導体装置用パッケージにおい
て、前記導体層が銅または銅合金からなり、前記リード
部の少なくとも前記電極端子に接合される部位に、ニッ
ケルめっきおよび/またはパラジウムめっきが下地めっ
きとして施され、該下地めっきの上に金めっきが施され
ていることを特徴とする。
【0014】また、前記ランド部にニッケルめっきおよ
び/またはパラジウムめっきが施され、該ランド部に前
記外部接続端子としてはんだボールが接続されているこ
とで、はんだボールをランド部に好適に接合でき、はん
だボールからなる外部接続端子を備える半導体装置を好
適に製造でき、製造コストを低減できる。
【0015】また、前記ニッケルめっきおよび/または
パラジウムめっきの膜厚が、0.05μm以上0.5μ
m以下であることで、めっきの膜厚を薄くすることがで
きるため、リード部の柔軟性を好適に得ることができ
る。
【0016】また、前記金めっきの膜厚が、0.5μm
以上4μm以下であることで、金の使用量を低減できる
ため、製造コストを低減できる。
【0017】また、前記リード部の銅または銅合金の硬
度がビッカース硬さでHv60以下であることで、リー
ド部の硬度を十分柔らかく設定することができるため、
リード部を半導体チップの電極端子に好適にボンディン
グすることができる。
【0018】また、前記リード部の銅または銅合金がア
ニール処理されていることで、配線パターンの硬度を好
適かつ容易に柔らかくすることができる。
【0019】また、前記絶縁性フィルムと前記導体層と
が、TABテープの構成により形成されていることで、
製造コストを低減できる。
【0020】また、本発明は、以上の構成からなる半導
体装置用パッケージが、前記半導体チップに接着される
と共に、前記リード部が前記半導体チップの電極端子に
接続されて設けられたことを特徴とする半導体装置にも
ある。
【0021】また、本発明は、複数の電極端子が設けら
れた半導体チップの面に接着される絶縁性フィルムと、
該絶縁性フィルムの外面または内面に設けられ、前記電
極端子に接合されるリード部、配線パターン部、および
外部接続端子が接続されるランド部が形成された導体層
とを備え、前記リード部が、前記絶縁性フィルムに形成
された透孔を跨ぐように支持された状態から、ボンディ
ングツールによって突き切られて前記電極端子に接合さ
れる半導体装置用パッケージの製造方法において、前記
導体層が銅または銅合金からなり、前記リード部と前記
ランド部とに、ニッケルめっきおよび/またはパラジウ
ムめっきを同時に施し、続いて、前記配線パターン部お
よびランド部を被覆して、前記リード部のニッケルめっ
きおよび/またはパラジウムめっきの上に金めっきを施
すことを特徴とする半導体装置用パッケージの製造方法
にもある。
【0022】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて説明する。図1は本発明に係る半導体装置用パッ
ケージを用いた半導体装置の一実施形態を示す断面図で
ある。半導体装置用パッケ−ジ10が、半導体チップ3
0に接着されると共に、リード部12が、半導体チップ
30の電極端子14に接続されて半導体装置が形成され
ている。以下に各構成について詳述する。半導体装置用
パッケ−ジ10の基本構成は、図6の背景技術にかかる
半導体装置の半導体装置用パッケ−ジ10の構成と同様
で、絶縁性フィルム16と導体層20からなる。
【0023】16は絶縁性フィルムであり、複数のアル
ミニウムからなる電極端子14が設けられた半導体チッ
プ30の面に接着されている。本実施形態では、接着剤
層18を介して絶縁性フィルム16が半導体チップ30
に接着されている。接着剤層18は、エラストマー等の
柔軟性を有する接着剤からなる。
【0024】導体層20は、一端が半導体チップ30の
電極端子14に接合されるリード部12のコア材12a
として形成され、他端が外部接続端子が接続されるラン
ド部22のコア材22aに形成され、絶縁性フィルム1
6に接着され、その絶縁性フィルムによって支持されて
いる。すなわち、導体層20は、絶縁性フィルム16の
外面に積層・支持され、一部が電極端子14に接合され
るリード部12の構成部材として設けられている。ま
た、導体層20は、銅または銅合金からなる。
【0025】リード部12は、絶縁性フィルム16に形
成された透孔を跨ぐように支持された状態から、ボンデ
ィングツールによって突き切られて電極端子14に接合
されるように形成されている。このリード部12は、銅
または銅合金からなるコア材12aに、下地めっき12
bとしてニッケルめっきおよび/またはパラジウムめっ
きが施され、そのニッケルめっきおよび/またはパラジ
ウムめっきの上に金めっき12cがなされている。な
お、下地めっき12bとしてニッケルとパラジウムの両
方のめっきを施す場合、ニッケルめっきを施した後、パ
ラジウムめっきを施すと好適である。金は銅に拡散し易
い性質を有しており、銅または銅合金に直接金めっきを
施すと、界面にボイドが発生し、金の良好なボンディン
グ特性を失ってしまう。それを防止するために上記のよ
うに下地めっき12bが施される。
【0026】上記ニッケルめっきおよび/またはパラジ
ウムめっきの膜厚は、0.05μm以上0.5μm以下
に設定することができる。すなわち、ニッケルめっきの
み、パラジウムめっきのみ、またはニッケルとパラジウ
ムの両方のめっきを施す場合のいずれの場合にあって
も、下地めっき12bとしての膜厚(ニッケルとパラジ
ウムの両方のめっきを施す場合は合計の膜厚)を、0.
05μm以上0.5μm以下に設定することができる。
このように、下地めっき12bの膜厚を薄くすることが
できるため、リード部12の柔軟性を好適に得ることが
できる。特にパラジウムめっきを単独で施す場合は、そ
の下地めっき12bの膜厚を、非常に薄くすることが可
能である。すなわち、パラジウムめっきによれば、下地
めっき12bの膜厚が薄くても次層の金めっき12cの
金がリード部のコア材12aと合金化することを防止で
きるのである。また、上記の下地めっき12bによっ
て、金めっき12cの金とコア材12aとの合金化を好
適に防止できるため、金めっき12cの膜厚を、0.5
μm以上4μm以下に設定することが可能になる。これ
により、金の使用量を低減できるため、製造コストを低
減できる。なお、本実施例において、リード部のコア材
12aの大きさは、幅、厚さとも15〜20μm程度に
設定されている。コア材12aの厚さが15〜20μm
程度であると、リード部12の柔軟性を好適に設定で
き、ボンディング性が向上する。コア材12aの幅は適
宜定められる。
【0027】また、リード部のコア材12a(銅または
銅合金)の硬度がビッカース硬さでHv60以下である
ことで、リード部12の柔軟性を好適に設定することが
できる。このため、リード部12を半導体チップ30の
電極端子14に好適にボンディングすることができる。
リード部のコア材12aがアニール処理されていること
で、リード部のコア材12aの硬度を好適かつ容易に柔
らかくすることができる。すなわち、アニール処理によ
り、結晶構造を変化させ(結晶をきれいに並べて)柔ら
かくする。そのアニール処理は、例えば、150°Cで
4時間放置する、或いは400°Cで数秒放置する等の
条件によって行うことができる。なお、高温で放置時間
が長いと絶縁フィルム16と導体層20との接合部が劣
化するため、アニール処理の条件は適宜に設定する必要
がある。また、非酸化雰囲気(例えば窒素雰囲気)でア
ニールすると銅等の酸化を防止でき、好適である。な
お、リード部のコア材12aに本実施例のようなめっき
が施されない場合或いは他のめっきが施された場合に
も、リード部のコア材12aをアニール処理することに
よって、上記と同様な効果を得られることは勿論であ
る。
【0028】また、ランド部22には外部接続端子の一
例であるはんだボール24が接続されている。ランド部
のコア材22aには、ニッケルめっきおよび/またはパ
ラジウムめっきが施されていることで、はんだボール2
4を好適に接続できる。これは、はんだの流れ性が良好
になるためである。外部接続端子としてはんだボール2
4を用いることができるので、半導体装置の製造コスト
を低減できる。このランド部のコア材22aに施された
ニッケルめっきおよび/またはパラジウムめっき(外部
接続端子の接続用下地めっき22b)は、リード部のコ
ア材12aに施されたニッケルめっきおよび/またはパ
ラジウムめっきに相当するものであり、そのめっき層を
薄くすることができ、これにより、製造コストを低減で
きる。
【0029】次に、図1の半導体装置に用いられた半導
体装置用パッケ−ジ10の製造方法を、図2に基づいて
詳細に説明する。図2(a)は基礎材料を示しており、
導体層20である銅箔44が絶縁性フィルム16に接着
されてシート状に形成されている。絶縁性フィルム16
は片面に接着剤が被着されたフィルムで、これにパンチ
ングを施して透孔26をあけた後、その絶縁性フィルム
16の片面に銅箔44が接着される。透孔26は半導体
チップ30の電極端子14に接合するリード部12を形
成する部分で、半導体チップ30の電極端子14の配置
位置に合わせて形成する。この構成はTABテープの基
本構成と同一である。基礎材料としてTABテープを用
いることができるため、製造コストを低減できる。
【0030】次いで、銅箔44をエッチングし、配線パ
ターン部28、リード部12およびランド部22(図1
参照)を形成する。ランド部22ははんだボール24等
の外部接続端子を接合して支持する部位であり、外部接
続端子の大きさに合わせて配線パターン部28と一体に
接続して設ける。銅箔44をエッチングしてこれらの配
線パターン部28等を形成する方法は、いわゆるフォト
リソグラフィ法による。
【0031】すなわち、銅箔44の表面にレジスト4
5、46を形成し、所定のパターンで露光、現像して銅
箔44を除去する部分のみ露出させたレジストパターン
を形成し、このレジストパターンをマスクとして銅箔4
4をエッチングする(図2(b))。銅箔44をエッチ
ングした後、レジスト45とレジスト46を除去する。
これにより、リード部のコア材12a、配線パターン部
28、ランドのコア材22aが形成される。リード部の
コア材12aは図のように、透孔26の部分でかけ渡す
ようにして支持される。
【0032】次に、エッチングによって残った銅箔44
の部分に、ニッケルめっきおよび/またはパラジウムめ
っきを施す(図2(d))。リード部のコア材12aに
は、下地めっき12bとしてニッケルめっきおよび/ま
たはパラジウムめっきを施す。また、ランド部のコア材
22aに相当する部分には、外部接続端子の接続用下地
めっき22bとしてニッケルめっきおよび/またはパラ
ジウムめっきを施す。
【0033】次に、配線パターン部28およびランド部
22の表面と配線パターン部28が形成された面の絶縁
性フィルム16の表面に半導体装置用パッケ−ジ10を
保護するためと外部接続端子(はんだボール24)を取
り付けるためにソルダレジスト48を形成する。すなわ
ち、配線パターン部28およびランド部22を被覆す
る。そして、リード部のコア材12aに施された下地め
っき12bの上に金めっき12cを施す(図2
(e))。これにより、リード部12のみが金めっき1
2cされるため、金の使用量を減らすことができる。従
って、製造コストを低減できる。
【0034】次に、ソルダレジスト48をパターニング
して、ランド部22に形成される部位のソルダレジスト
48のみを除去する。これによって,はんだボール24
を接合するランド部22が露出し、ランド部22上には
んだボール24を取り付けることが可能になり(図2
(f))、本発明にかかる半導体装置用パッケージが完
成する。
【0035】図3は上記方法によって得られた半導体装
置用パッケ−ジ10の平面形状を示す。半導体装置用パ
ッケ−ジ10ははんだボール24を支持するための中央
部の絶縁性フィルム16aと、その周囲に枠状に形成さ
れた絶縁性フィルム16bとの間にリード部12がかけ
渡されて支持されたものとなる。
【0036】この半導体装置用パッケ−ジ10を用いて
半導体装置を形成する方法は、基本的に背景技術の欄で
説明した方法(図6〜8参照)と同一であり、先ず、半
導体装置用パッケ−ジ10を半導体チップ30に対して
位置合わせし、はんだボール24を接合する面を外面と
して半導体装置用パッケ−ジ10を半導体チップ30に
接着する。半導体チップ30に接着する部分ははんだボ
ール24を取り付ける絶縁性フィルム16aの部分で、
半導体チップ30では電極端子14が配置される内側領
域である。半導体装置用パッケ−ジ10を接着した後、
ボンディングツール32で各々のリード部12を電極端
子14にボンディングする。リード部12のボンディン
グ部の露出部分に樹脂18aを塗布して封止する。この
後、ランド部22にはんだボール24を接合してはんだ
ボール24とし最終的に半導体装置製品として得られ
る。
【0037】図4は半導体装置用パッケージの他の製造
方法を示す工程図である。前半の工程は図2(c)まで
の工程と同一なので説明を省略する。図2(c)まで形
成した後、図4(d2)に示すようにソルダレジスト4
8を塗布して、そのソルダレジスト48をパターニング
することで、リード部12およびランド部22に形成さ
れる部位のソルダレジスト48を除去する。そして、露
出したリード部12およびランド部22にニッケルめっ
きおよび/またはパラジウムめっきを施す。これによっ
て、はんだボール24を接合するランド部22が形成さ
れ、ランド部22上にはんだボール24を取り付けるこ
とが可能になると共に、リード部12に下地めっき12
bが施される。
【0038】次に、ランド部22の表面がめっき液に浸
されないようにマスク50で覆い、リード部のコア材1
2aの下地めっき12b上に金めっき12cを施す(図
4(e2))。これによっても、リード部12のみが金
めっき12cされるため、金の使用量を減らすことがで
きる。従って、製造コストを低減できる。
【0039】図5は本発明にかかる半導体装置用パッケ
ージの他の実施例を用いて形成された半導体装置の他の
実施例を示す断面図である。この実施例は、絶縁フィル
ム16の内側に導体層20を支持したものである。以上
の実施例と同様にリード部のコア材12aに、下地めっ
き12bを施すこと、およびリード部のコア材12aの
硬度をアニール処理等によってリード部12の強度およ
び柔軟性を好適に設定できる。
【0040】なお、上述した半導体装置では接着剤層1
8を介して半導体装置用パッケ−ジ10を半導体チップ
30に接着したが、接着剤層18を用いずに絶縁性フィ
ルム16自体の接着性を利用して半導体装置用パッケ−
ジ10を半導体チップ30に接着することも可能であ
る。また、前記実施形態の半導体装置ではいずれも半導
体チップ30の縁部近傍に電極端子14が配置され、半
導体装置用パッケ−ジ10の周縁からリード部12を延
出させてリード部12を電極端子14にボンディングし
ている。半導体チップ30の電極端子14は必ずしもこ
のように縁部近傍にのみ配置されるのではなく、半導体
チップ30の中央部付近に配置される場合もある。
【0041】このように、半導体チップ30の縁部より
も内側に電極端子14が配置されている場合には、電極
端子14が形成された位置に合わせて半導体装置用パッ
ケ−ジ10に透孔をあけ、その透孔部分に上記実施形態
と同様にリード部12を配置してボンディングする。上
記実施形態のリード部12のボンディング方法はこのよ
うに半導体装置用パッケ−ジ10の縁部よりも内側の領
域でボンディングする場合にも同様に適用できるもので
ある。本明細書でリード部12のボンディングという場
合はこのように半導体チップ30の縁部よりも内側領域
でボンディングすることを含む意である。以上、本発明
について好適な実施例を挙げて種々説明してきたが、本
発明はこの実施例に限定されるものではなく、発明の精
神を逸脱しない範囲で多くの改変を施し得るのは勿論の
ことである。
【0042】
【発明の効果】本発明に係る半導体装置用パッケージお
よび半導体装置によれば、リード部にニッケルめっきお
よび/またはパラジウムめっきが下地めっきとして施さ
れ、その下地めっきの上に金めっきが施されていること
で、めっきの膜厚を薄くすることができ、リード部の柔
軟性がなくなることを防止できる。従って、リード部を
ボンディングする際、リード部が好適な強度と柔軟性を
備えて電極端子に確実にボンディングすることができる
と共に、製造コストを低減できるという著効を奏する。
【図面の簡単な説明】
【図1】本発明にかかる半導体装置用パッケージの一実
施例を半導体チップに接合した状態の断面図。
【図2】図1の実施例の半導体装置用パッケージの製造
方法を示す説明図。
【図3】図1の実施例の半導体装置用パッケージの平面
図。
【図4】他の実施例の半導体装置用パッケージの製造方
法を示す説明図。
【図5】半導体装置用パッケージの他の実施例を半導体
チップに接合した状態の断面図。
【図6】背景技術にかかる、半導体チップと半導体装置
用パッケージのリードとの接合状態を示す断面図。
【図7】背景技術にかかる、半導体装置用パッケージの
リードを電極端子に接合する方法を示す説明図。
【図8】背景技術にかかる、半導体チップに半導体装置
用パッケージを接着した状態のリード部分を拡大して示
す斜視図。
【図9】背景技術にかかる、半導体装置用パッケージを
半導体チップに接合した状態の断面図。
【図10】背景技術にかかる、半導体装置用パッケージ
の他の製造方法を示す説明図。
【符号の説明】
10 半導体装置用パッケージ 12 リード部 12a リード部のコア材 12b 下地めっき 12c 金めっき 14 電極端子 16 絶縁性フィルム 18 接着剤層 20 導体層 22 ランド部 22a ランド部のコア材 22b 下地めっき 24 はんだボール 26 透孔 28 配線パターン 30 半導体チップ 48 ソルダレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小山 鉄也 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 複数の電極端子が設けられた半導体チッ
    プの面に接着される絶縁性フィルムと、 該絶縁性フィルムの外面または内面に設けられ、前記電
    極端子に接合されるリード部、配線パターン部、および
    外部接続端子が接続されるランド部が形成された導体層
    とを備え、 前記リード部が、前記絶縁性フィルムに形成された透孔
    を跨ぐように支持された状態から、ボンディングツール
    によって突き切られて前記電極端子に接合される半導体
    装置用パッケージにおいて、 前記導体層が銅または銅合金からなり、前記リード部の
    少なくとも前記電極端子に接合される部位に、ニッケル
    めっきおよび/またはパラジウムめっきが下地めっきと
    して施され、該下地めっきの上に金めっきが施されてい
    ることを特徴とする半導体装置用パッケージ。
  2. 【請求項2】 前記ランド部にニッケルめっきおよび/
    またはパラジウムめっきが施され、該ランド部に前記外
    部接続端子としてはんだボールが接続されていることを
    特徴とする請求項1記載の半導体装置用パッケージ。
  3. 【請求項3】 前記ニッケルめっきおよび/またはパラ
    ジウムめっきの膜厚が、0.05μm以上0.5μm以
    下であることを特徴とする請求項1または2記載の半導
    体装置用パッケージ。
  4. 【請求項4】 前記金めっきの膜厚が、0.5μm以上
    4μm以下であることを特徴とする請求項1、2または
    3記載の半導体装置用パッケージ。
  5. 【請求項5】 前記リード部の銅または銅合金の硬度が
    ビッカース硬さでHv60以下であることを特徴とする
    請求項1、2、3または4記載の半導体装置用パッケー
    ジ。
  6. 【請求項6】 前記リード部の銅または銅合金がアニー
    ル処理されていることを特徴とする請求項5記載の半導
    体装置用パッケージ。
  7. 【請求項7】 前記絶縁性フィルムと前記導体層とが、
    TABテープの構成により形成されていることを特徴と
    する請求項1、2、3、4、5または6記載の半導体装
    置用パッケージ。
  8. 【請求項8】 請求項1、2、3、4、5、6または7
    記載の半導体装置用パッケージが、前記半導体チップに
    接着されると共に、前記リード部が前記半導体チップの
    電極端子に接続されたことを特徴とする半導体装置。
  9. 【請求項9】 複数の電極端子が設けられた半導体チッ
    プの面に接着される絶縁性フィルムと、 該絶縁性フィルムの外面または内面に設けられ、前記電
    極端子に接合されるリード部、配線パターン部、および
    外部接続端子が接続されるランド部が形成された導体層
    とを備え、 前記リード部が、前記絶縁性フィルムに形成された透孔
    を跨ぐように支持された状態から、ボンディングツール
    によって突き切られて前記電極端子に接合される半導体
    装置用パッケージの製造方法において、 前記導体層が銅または銅合金からなり、前記リード部と
    前記ランド部とに、ニッケルめっきおよび/またはパラ
    ジウムめっきを同時に施し、 続いて、前記配線パターン部およびランド部を被覆し
    て、前記リード部のニッケルめっきおよび/またはパラ
    ジウムめっきの上に金めっきを施すことを特徴とする半
    導体装置用パッケージの製造方法。
JP8121351A 1996-05-16 1996-05-16 半導体装置用パッケージおよび半導体装置 Pending JPH09306945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8121351A JPH09306945A (ja) 1996-05-16 1996-05-16 半導体装置用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8121351A JPH09306945A (ja) 1996-05-16 1996-05-16 半導体装置用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JPH09306945A true JPH09306945A (ja) 1997-11-28

Family

ID=14809133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8121351A Pending JPH09306945A (ja) 1996-05-16 1996-05-16 半導体装置用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JPH09306945A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080494A (en) * 1997-08-29 2000-06-27 Texas Instruments Incorporated Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
KR100450090B1 (ko) * 1999-10-01 2004-09-30 삼성테크윈 주식회사 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법
JP2008147495A (ja) * 2006-12-12 2008-06-26 Hitachi Chem Co Ltd 接続端子、接続端子を用いた半導体チップ搭載用基板、半導体パッケージとその製造方法及び配線板とその製造方法
JP2010245428A (ja) * 2009-04-09 2010-10-28 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法
JP2012227241A (ja) * 2011-04-18 2012-11-15 Sumitomo Metal Mining Co Ltd Al−Cuボンディングリボン及びその製造方法
KR101332864B1 (ko) * 2011-09-21 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6080494A (en) * 1997-08-29 2000-06-27 Texas Instruments Incorporated Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
KR100450090B1 (ko) * 1999-10-01 2004-09-30 삼성테크윈 주식회사 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법
JP2008147495A (ja) * 2006-12-12 2008-06-26 Hitachi Chem Co Ltd 接続端子、接続端子を用いた半導体チップ搭載用基板、半導体パッケージとその製造方法及び配線板とその製造方法
JP2010245428A (ja) * 2009-04-09 2010-10-28 Hitachi Cable Ltd 半導体装置用テープキャリアおよびその製造方法
JP2012227241A (ja) * 2011-04-18 2012-11-15 Sumitomo Metal Mining Co Ltd Al−Cuボンディングリボン及びその製造方法
KR101332864B1 (ko) * 2011-09-21 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법

Similar Documents

Publication Publication Date Title
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
US6989291B2 (en) Method for manufacturing circuit devices
US6271057B1 (en) Method of making semiconductor chip package
JPS59139636A (ja) ボンデイング方法
JPH09306945A (ja) 半導体装置用パッケージおよび半導体装置
JP2001168259A (ja) リードフレームと、そのリードフレームの製造方法と、半導体装置と、その半導体装置の製造方法
JPS62232948A (ja) リ−ドフレ−ム
JP3564311B2 (ja) 柱状電極付き半導体ウエハの製造方法及び半導体装置の製造方法
JPH088293A (ja) 電子部品の接続構造およびその接続方法
JP2001077268A (ja) 樹脂封止型半導体装置およびその製造方法
JP2006140392A (ja) テープキャリア及びその製造方法、並びに半導体装置及びその製造方法
JP3279225B2 (ja) バンプを有する電子部品及びその実装構造
JPH09246331A (ja) 半導体装置の製造方法及びこれに用いる配線パターンフィルム
JPH09181491A (ja) 半導体装置の実装方法及び実装構造
JP2003197845A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JPH01297828A (ja) 半導体装置
JPH05129514A (ja) リードフレームおよびその製造方法
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH05218280A (ja) リードフレームおよびその製造方法
JP2003303863A (ja) 配線板及びその製造方法、ならびに配線板を用いた半導体装置の製造方法
JPH06151514A (ja) 集積回路のリードフレーム
JP2002164497A (ja) 半導体装置およびその製造方法
JPH11135577A (ja) Bga用tabテープ
JPS62128133A (ja) 半導体装置の製造方法
JPH06104310A (ja) Tab方式回路接続方法