JPH06151514A - 集積回路のリードフレーム - Google Patents
集積回路のリードフレームInfo
- Publication number
- JPH06151514A JPH06151514A JP32723492A JP32723492A JPH06151514A JP H06151514 A JPH06151514 A JP H06151514A JP 32723492 A JP32723492 A JP 32723492A JP 32723492 A JP32723492 A JP 32723492A JP H06151514 A JPH06151514 A JP H06151514A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- inner lead
- lead portion
- lead part
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 アルミ電極周辺の保護膜のクラック発生を防
止し、接合強度を向上させる。 【構成】 インナリード部１及びバンプ３の位置合わせ
を行った後に、全電極を加熱したボンディングツールで
一括加圧する。インナリード部１とバンプ３とがボンデ
ィングツールで加圧される時に、バンプ３を形成する金
と、インナリード部１及び穴２の表面に施されたメッキ
処理の錫の一部とがインナリード部１とバンプ３との接
合面から外部に押し出される。インナリード部１とバン
プ３との接合面から押し出された金及び錫によって接合
面のインナリード部１の外周及び穴２の内周に共晶合金
が形成され、この共晶合金によってインナリード部１と
バンプ３とが接合される。
止し、接合強度を向上させる。 【構成】 インナリード部１及びバンプ３の位置合わせ
を行った後に、全電極を加熱したボンディングツールで
一括加圧する。インナリード部１とバンプ３とがボンデ
ィングツールで加圧される時に、バンプ３を形成する金
と、インナリード部１及び穴２の表面に施されたメッキ
処理の錫の一部とがインナリード部１とバンプ３との接
合面から外部に押し出される。インナリード部１とバン
プ３との接合面から押し出された金及び錫によって接合
面のインナリード部１の外周及び穴２の内周に共晶合金
が形成され、この共晶合金によってインナリード部１と
バンプ３とが接合される。
Description
【０００１】
【産業上の利用分野】本発明は集積回路のリードフレー
ムに関し、特にＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ） ＩＣのリードフレームの構造に関
する。
ムに関し、特にＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ
Ｂｏｎｄｉｎｇ） ＩＣのリードフレームの構造に関
する。
【０００２】
【従来の技術】従来、この種のＴＡＢ ＩＣのリードフ
レームにおいては、図４〜図６に示すように、半導体チ
ップ４上に設けられたバンプ３にインナリード部１１を
載置し、図示せぬボンディングツールによってインナリ
ード部１１を加圧してバンプ３とインナリード部１１と
を接合している。
レームにおいては、図４〜図６に示すように、半導体チ
ップ４上に設けられたバンプ３にインナリード部１１を
載置し、図示せぬボンディングツールによってインナリ
ード部１１を加圧してバンプ３とインナリード部１１と
を接合している。
【０００３】このバンプ３とインナリード部１１とを接
合するインナリードボンディング（ＩＬＢ）工程におい
ては、バンプ３とインナリード部１１とがボンディング
ツールで加圧される時に、バンプ３を形成する金（Ａ
ｕ）及びインナリード部１１の表面に施されたメッキ処
理の錫（Ｓｎ）の一部がバンプ３とインナリード部１１
との接合面から外部に押し出される。
合するインナリードボンディング（ＩＬＢ）工程におい
ては、バンプ３とインナリード部１１とがボンディング
ツールで加圧される時に、バンプ３を形成する金（Ａ
ｕ）及びインナリード部１１の表面に施されたメッキ処
理の錫（Ｓｎ）の一部がバンプ３とインナリード部１１
との接合面から外部に押し出される。
【０００４】このバンプ３とインナリード部１１との接
合面から押し出された金及び錫によって接合面の外周に
共晶合金１２が形成され、この共晶合金１２によってバ
ンプ３とインナリード部１１とが接合される（図５及び
図６参照）。
合面から押し出された金及び錫によって接合面の外周に
共晶合金１２が形成され、この共晶合金１２によってバ
ンプ３とインナリード部１１とが接合される（図５及び
図６参照）。
【０００５】上記の如く接合されるＴＡＢ ＩＣのリー
ドフレームにおいては、半導体チップへのリード部の接
合を強固にしたり、あるいはこのリード部の接合時にお
けるクラックの発生を防止するために様々な工夫がなさ
れている。
ドフレームにおいては、半導体チップへのリード部の接
合を強固にしたり、あるいはこのリード部の接合時にお
けるクラックの発生を防止するために様々な工夫がなさ
れている。
【０００６】例えば、半導体チップ上のバンプに凹部を
設け、バンプとインナリードとの接合を強固にしてその
接合の信頼性を向上させる技術がある。このような技術
としては、実開昭６２−１７２１５５号公報及び実開平
１−１４３１２８号公報に開示された技術が知られてい
る。
設け、バンプとインナリードとの接合を強固にしてその
接合の信頼性を向上させる技術がある。このような技術
としては、実開昭６２−１７２１５５号公報及び実開平
１−１４３１２８号公報に開示された技術が知られてい
る。
【０００７】また、リード部のベッド部に半導体チップ
収納用の凹部を設け、半導体チップのボンディング時に
半導体チップにクラックが生じたり、マウント剤が半導
体チップの電極部に這い上がるのを防止する技術もあ
る。このような技術としては、実開昭６１−８３０３９
号公報に開示された技術が知られている。
収納用の凹部を設け、半導体チップのボンディング時に
半導体チップにクラックが生じたり、マウント剤が半導
体チップの電極部に這い上がるのを防止する技術もあ
る。このような技術としては、実開昭６１−８３０３９
号公報に開示された技術が知られている。
【０００８】
【発明が解決しようとする課題】上述した従来のＴＡＢ
ＩＣのリードフレームでは、インナリード部とバンプ
とをボンディングツールによって接合するインナリード
ボンディング工程において、バンプの高さの不均一性に
よってバンプとインナリード部との接合面から金及び錫
が押し出されるときにバンプに加わる圧力が違ってく
る。
ＩＣのリードフレームでは、インナリード部とバンプ
とをボンディングツールによって接合するインナリード
ボンディング工程において、バンプの高さの不均一性に
よってバンプとインナリード部との接合面から金及び錫
が押し出されるときにバンプに加わる圧力が違ってく
る。
【０００９】バンプの高さが高い場合、より高い圧力が
バンプに加わり、バンプ直下の半導体チップのアルミ配
線上の保護膜にクラックを発生させ、それによって露出
したアルミ電極の腐食の進行を早め、信頼性上も好まし
くないという欠点がある。
バンプに加わり、バンプ直下の半導体チップのアルミ配
線上の保護膜にクラックを発生させ、それによって露出
したアルミ電極の腐食の進行を早め、信頼性上も好まし
くないという欠点がある。
【００１０】したがって、本発明の目的はアルミ電極周
辺の保護膜のクラック発生を防止することができ、接合
強度を向上させることができる集積回路のリードフレー
ムの提供にある。
辺の保護膜のクラック発生を防止することができ、接合
強度を向上させることができる集積回路のリードフレー
ムの提供にある。
【００１１】
【課題を解決するための手段】本発明による集積回路の
リードフレームは、半導体チップに形成されたバンプ上
にインナリードが加圧接合される集積回路のリードフレ
ームであって、前記インナリードの前記バンプとの接合
部に貫通孔を有することを特徴とする。
リードフレームは、半導体チップに形成されたバンプ上
にインナリードが加圧接合される集積回路のリードフレ
ームであって、前記インナリードの前記バンプとの接合
部に貫通孔を有することを特徴とする。
【００１２】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１３】図１は本発明の一実施例を示す斜視図であ
り、図２は図１の平面図であり、図３は図２のＡＡ線に
沿う矢視方向の断面図である。これらの図において、イ
ンナリード部１はレジスト塗布、マスク露光、現像、エ
ッチングの各工程が施されて形成される。このとき同時
に、インナリード部１には半導体チップ４上のバンプ３
との接合面部分に穴２が形成される。インナリード部１
および穴２には無電解メッキ法で錫（Ｓｎ）がメッキさ
れている。
り、図２は図１の平面図であり、図３は図２のＡＡ線に
沿う矢視方向の断面図である。これらの図において、イ
ンナリード部１はレジスト塗布、マスク露光、現像、エ
ッチングの各工程が施されて形成される。このとき同時
に、インナリード部１には半導体チップ４上のバンプ３
との接合面部分に穴２が形成される。インナリード部１
および穴２には無電解メッキ法で錫（Ｓｎ）がメッキさ
れている。
【００１４】バンプ３は半導体チップ４上にクロム（Ｃ
ｒ）、銅（Ｃｕ）、金（Ａｕ）等によってスパッタで下
地金属層が形成された後に、その下地金属層上に写真製
版技術、電解メッキ法を用いて形成されている。
ｒ）、銅（Ｃｕ）、金（Ａｕ）等によってスパッタで下
地金属層が形成された後に、その下地金属層上に写真製
版技術、電解メッキ法を用いて形成されている。
【００１５】これらインナリード部１及びバンプ３の位
置合わせを行った後に、全電極を加熱したボンディング
ツール（図示せず）でこれらを一括加圧する。このイン
ナリードボンディング工程においては、インナリード部
１とバンプ３とがボンディングツールで加圧される時
に、バンプ３を形成する金と、インナリード部１及び穴
２の表面に施されたメッキ処理の錫の一部とがインナリ
ード部１とバンプ３との接合面から外部に押し出され
る。
置合わせを行った後に、全電極を加熱したボンディング
ツール（図示せず）でこれらを一括加圧する。このイン
ナリードボンディング工程においては、インナリード部
１とバンプ３とがボンディングツールで加圧される時
に、バンプ３を形成する金と、インナリード部１及び穴
２の表面に施されたメッキ処理の錫の一部とがインナリ
ード部１とバンプ３との接合面から外部に押し出され
る。
【００１６】このインナリード部１とバンプ３との接合
面から押し出された金及び錫によって接合面のインナリ
ード部１の外周及び穴２の内周に共晶合金５が形成さ
れ、この共晶合金５によってインナリード部１とバンプ
３とが接合される（図２及び図３参照）。
面から押し出された金及び錫によって接合面のインナリ
ード部１の外周及び穴２の内周に共晶合金５が形成さ
れ、この共晶合金５によってインナリード部１とバンプ
３とが接合される（図２及び図３参照）。
【００１７】この場合、インナリード部１とバンプ３と
の接合面から金及び錫が押し出される方向がインナリー
ド部１の外周側と穴２の内周側とに分散されるので、バ
ンプ３に加わる圧力も分散されることになる。
の接合面から金及び錫が押し出される方向がインナリー
ド部１の外周側と穴２の内周側とに分散されるので、バ
ンプ３に加わる圧力も分散されることになる。
【００１８】よって、バンプ３の高さが高い場合でもよ
り高い圧力がバンプ３に加わることはなく、バンプ３直
下の半導体チップ４のアルミ電極周辺の保護膜（図示せ
ず）にクラックが発生するのを防止することができる。
これによって、アルミ電極が露出することがなくなるの
で、信頼性を向上させることができる。
り高い圧力がバンプ３に加わることはなく、バンプ３直
下の半導体チップ４のアルミ電極周辺の保護膜（図示せ
ず）にクラックが発生するのを防止することができる。
これによって、アルミ電極が露出することがなくなるの
で、信頼性を向上させることができる。
【００１９】また、インナリード部１とバンプ３との間
の接合強度は共晶合金５の発生領域に依存している。本
発明の一実施例では穴２の内周にも共晶合金５が形成さ
れ、共晶合金５の発生領域が従来よりも増加することに
なるので、接合強度を従来よりも向上させることができ
る。
の接合強度は共晶合金５の発生領域に依存している。本
発明の一実施例では穴２の内周にも共晶合金５が形成さ
れ、共晶合金５の発生領域が従来よりも増加することに
なるので、接合強度を従来よりも向上させることができ
る。
【００２０】このように、インナリード部１のバンプ３
との接合部に穴２を備えることによって、半導体チップ
４のアルミ電極周辺の保護膜のクラック発生を防止する
ことができ、接合強度を向上させることができる。
との接合部に穴２を備えることによって、半導体チップ
４のアルミ電極周辺の保護膜のクラック発生を防止する
ことができ、接合強度を向上させることができる。
【００２１】尚、本発明の一実施例においては穴２の形
状を矩形としたがその形状が円形でもよく、またその大
きさはインナリード部１の強度を保ちかつインナリード
部１とバンプ３との接合強度を増大させるに充分な面積
であればよく、これらに限定されない。
状を矩形としたがその形状が円形でもよく、またその大
きさはインナリード部１の強度を保ちかつインナリード
部１とバンプ３との接合強度を増大させるに充分な面積
であればよく、これらに限定されない。
【００２２】
【発明の効果】以上説明したように本発明によれば、半
導体チップに形成されたバンプ上にインナリードが加圧
接合される集積回路のリードフレームにおいて、インナ
リードのバンプとの接合部に貫通孔を備えることによっ
て、アルミ電極周辺の保護膜のクラック発生を防止する
ことができ、接合強度を向上させることができるという
効果がある。
導体チップに形成されたバンプ上にインナリードが加圧
接合される集積回路のリードフレームにおいて、インナ
リードのバンプとの接合部に貫通孔を備えることによっ
て、アルミ電極周辺の保護膜のクラック発生を防止する
ことができ、接合強度を向上させることができるという
効果がある。
【図１】本発明の一実施例を示す斜視図である。
【図２】図１の平面図である。
【図３】図２のＡＡ線に沿う矢視方向の断面図である。
【図４】従来例を示す斜視図である。
【図５】図４の平面図である。
【図６】図５のＢＢ線に沿う矢視方向の断面図である。
１ インナリード部 ２ 穴 ３ バンプ ４ 半導体チップ ５ 共晶合金
Claims (2)
- 【請求項１】 半導体チップに形成されたバンプ上にイ
ンナリードが加圧接合される集積回路のリードフレーム
であって、前記インナリードの前記バンプとの接合部に
貫通孔を有することを特徴とするリードフレーム。 - 【請求項２】 半導体チップに形成されたバンプ上に、
有機フィルム上に金属箔の配線パターンが形成されたフ
ィルムキャリヤテープのインナリード部を搭載して加圧
し、この加圧によって生成される共晶合金で前記バンプ
と前記インナリード部とが接合される集積回路のリード
フレームであって、前記インナリード部の前記バンプと
の接合部に貫通孔を有することを特徴とするリードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32723492A JPH06151514A (ja) | 1992-11-12 | 1992-11-12 | 集積回路のリードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32723492A JPH06151514A (ja) | 1992-11-12 | 1992-11-12 | 集積回路のリードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151514A true JPH06151514A (ja) | 1994-05-31 |
Family
ID=18196825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32723492A Pending JPH06151514A (ja) | 1992-11-12 | 1992-11-12 | 集積回路のリードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151514A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098202A (ja) * | 1995-06-15 | 1997-01-10 | Nec Shizuoka Ltd | 集積回路のリードフレーム |
| JP2004103767A (ja) * | 2002-09-09 | 2004-04-02 | Murata Mfg Co Ltd | 磁気センサ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5599731A (en) * | 1979-01-26 | 1980-07-30 | Hitachi Ltd | Method of assembling electronic device and lead frame used for assembly |
-
1992
- 1992-11-12 JP JP32723492A patent/JPH06151514A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5599731A (en) * | 1979-01-26 | 1980-07-30 | Hitachi Ltd | Method of assembling electronic device and lead frame used for assembly |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098202A (ja) * | 1995-06-15 | 1997-01-10 | Nec Shizuoka Ltd | 集積回路のリードフレーム |
| JP2004103767A (ja) * | 2002-09-09 | 2004-04-02 | Murata Mfg Co Ltd | 磁気センサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2894254B2 (ja) | 半導体パッケージの製造方法 | |
| JP5569910B2 (ja) | 薄箔を基礎とした半導体パッケージの製造方法 | |
| JP3377001B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH1174413A (ja) | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器 | |
| JPH09312374A (ja) | 半導体パッケージ及びその製造方法 | |
| JPH1012676A (ja) | 半導体装置 | |
| US6306751B1 (en) | Apparatus and method for improving ball joints in semiconductor packages | |
| JP3246010B2 (ja) | フリップチップ実装用基板の電極構造 | |
| JP3564311B2 (ja) | 柱状電極付き半導体ウエハの製造方法及び半導体装置の製造方法 | |
| JPH06151514A (ja) | 集積回路のリードフレーム | |
| JP2003243455A (ja) | テープ、その製造方法、半導体装置及びその製造方法 | |
| JPH09306945A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JPH098202A (ja) | 集積回路のリードフレーム | |
| JPS62196840A (ja) | 半導体装置及びその製造方法 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| JP3362636B2 (ja) | Ｔａｂ用テープキャリアの製造方法 | |
| JP3196758B2 (ja) | リードフレームとリードフレームの製造方法と半導体装置と半導体装置の製造方法 | |
| JP2685900B2 (ja) | フィルムキャリア | |
| JPH01135050A (ja) | 半導体装置 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム | |
| JPH0366130A (ja) | バンプ形成方法 | |
| JPH07240420A (ja) | バンプ電極付き半導体装置およびその形成方法 | |
| JPH08236574A (ja) | 半導体装置の組立方法 | |
| JPH05175408A (ja) | 半導体素子の実装用材料および実装方法 | |
| JPS60140737A (ja) | 半導体装置の製造方法 |