JPH098202A - 集積回路のリードフレーム - Google Patents
集積回路のリードフレームInfo
- Publication number
- JPH098202A JPH098202A JP14922395A JP14922395A JPH098202A JP H098202 A JPH098202 A JP H098202A JP 14922395 A JP14922395 A JP 14922395A JP 14922395 A JP14922395 A JP 14922395A JP H098202 A JPH098202 A JP H098202A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- lead frame
- lead
- inner lead
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】TABのインナリードボンディング工程におい
て、アルミ電極周辺の保護膜のクラック発生を防止し、
接合強度を強化し得る集積回路のリードフレームの提供
を目的とする。 【構成】バンプ3と接合部のインナリード1の先端に凹
凸2aを有する集積回路のリードフレームを使用するこ
とにより、今までボンディング用ツールによる加圧時に
インナリード1の側面方向のみに分散していた圧力が、
凹凸2aの凹側方向にも圧力が分散され、アルミ電極周
辺の保護膜でのクラック発生が防止できる。
て、アルミ電極周辺の保護膜のクラック発生を防止し、
接合強度を強化し得る集積回路のリードフレームの提供
を目的とする。 【構成】バンプ3と接合部のインナリード1の先端に凹
凸2aを有する集積回路のリードフレームを使用するこ
とにより、今までボンディング用ツールによる加圧時に
インナリード1の側面方向のみに分散していた圧力が、
凹凸2aの凹側方向にも圧力が分散され、アルミ電極周
辺の保護膜でのクラック発生が防止できる。
Description
【0001】
【産業上の利用分野】本発明は集積回路のリードフレー
ムに関し、特にTAB(TapeAutomatedB
onding)に用いる集積回路のリードフレームに関
する。
ムに関し、特にTAB(TapeAutomatedB
onding)に用いる集積回路のリードフレームに関
する。
【0002】
【従来の技術】従来、この主のTABに用いる集積回路
(以下、ICと記す)のリードフレームは、図3(a)
〜(c)に示すように、フィルムキャリヤテープのイン
ナリード1と半導体チップ4上のバンプ3とを接合する
インナリードボンディング(以下、ILBと記す)工程
において、金(以下、Auと記す)で形成されるバンプ
3と表面にスズ(以下、Snと記す)めっき処理が施さ
れているインナリード1とがボンディングツール(図示
せず)による加圧時にそれらの一部がインナリード1の
周辺部側面に追い出され側面領域に形成されるAuSn
共晶合金5によって接合されていた。
(以下、ICと記す)のリードフレームは、図3(a)
〜(c)に示すように、フィルムキャリヤテープのイン
ナリード1と半導体チップ4上のバンプ3とを接合する
インナリードボンディング(以下、ILBと記す)工程
において、金(以下、Auと記す)で形成されるバンプ
3と表面にスズ(以下、Snと記す)めっき処理が施さ
れているインナリード1とがボンディングツール(図示
せず)による加圧時にそれらの一部がインナリード1の
周辺部側面に追い出され側面領域に形成されるAuSn
共晶合金5によって接合されていた。
【0003】
【発明が解決しようとする課題】上述した従来のTAB
ICのリードフレームは、フィルムキャリヤテープのイ
ンナリードとバンプとをボンディングツールによって接
合するILB工程において、バンプ高さの不均一性によ
りバンプに加わる圧力が違ってくるので、バンプ高さが
高い場合、バンプにより高い圧力が加わり、アルミ配線
上の保護膜にクラックを発生させ、それにより露出した
アルミ電極の腐食の進行を早め、信頼性上も好ましくな
いという欠点がある。
ICのリードフレームは、フィルムキャリヤテープのイ
ンナリードとバンプとをボンディングツールによって接
合するILB工程において、バンプ高さの不均一性によ
りバンプに加わる圧力が違ってくるので、バンプ高さが
高い場合、バンプにより高い圧力が加わり、アルミ配線
上の保護膜にクラックを発生させ、それにより露出した
アルミ電極の腐食の進行を早め、信頼性上も好ましくな
いという欠点がある。
【0004】本発明の目的は、バンプに加わる圧力が均
一でアルミ配線上の保護膜にクラックの発生がなく信頼
性の高い集積回路が得られる集積回路のリードフレーム
を提供することにある。
一でアルミ配線上の保護膜にクラックの発生がなく信頼
性の高い集積回路が得られる集積回路のリードフレーム
を提供することにある。
【0005】
【課題を解決するための手段】本発明は、半導体チップ
上に形成されたバンプと接合されるインナリードを有す
る集積回路のリードフレームにおいて、前記インナリー
ドの前記バンプとの接合部に厚み方向、または幅方向に
スリットにより形成された凹凸を設けたことを特徴とす
る。
上に形成されたバンプと接合されるインナリードを有す
る集積回路のリードフレームにおいて、前記インナリー
ドの前記バンプとの接合部に厚み方向、または幅方向に
スリットにより形成された凹凸を設けたことを特徴とす
る。
【0006】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【0007】図1(a),(b)は本発明の第1の実施
例の要部斜視図およびそのA−A′線断面図である。本
発明の第1の実施例は、図1(a),(b)に示すよう
に、インナリード1の先端の半導体チップ4上のバンプ
3との接合部に厚み方向に凹凸2aを形成した例であ
る。この凹凸2aは、レジスト塗布−マスク露光−現像
−エッチング工程を施すことによって得られる。その
後、無電解めっき法でSnめっきを施す。
例の要部斜視図およびそのA−A′線断面図である。本
発明の第1の実施例は、図1(a),(b)に示すよう
に、インナリード1の先端の半導体チップ4上のバンプ
3との接合部に厚み方向に凹凸2aを形成した例であ
る。この凹凸2aは、レジスト塗布−マスク露光−現像
−エッチング工程を施すことによって得られる。その
後、無電解めっき法でSnめっきを施す。
【0008】リードフレームをこのように構成すること
によって、下地金属層であるCrCuAu等をスパッタ
で形成した後に写真製版技術−電気めっき法を用いて半
導体チップ4上に形成したAuバンプ3と位置合わせし
て全電極を加熱したボンディングツールで一括加圧して
接合したときに、インナリード1の側面および凹凸2a
の凹面にAuSn共晶合金5が形成される。このとき、
凹凸2aを設けたことにより、ボンディングツールによ
る加圧時の圧力は分散されアルミ電極周辺の保護膜のク
ラックの発生を防止できる。
によって、下地金属層であるCrCuAu等をスパッタ
で形成した後に写真製版技術−電気めっき法を用いて半
導体チップ4上に形成したAuバンプ3と位置合わせし
て全電極を加熱したボンディングツールで一括加圧して
接合したときに、インナリード1の側面および凹凸2a
の凹面にAuSn共晶合金5が形成される。このとき、
凹凸2aを設けたことにより、ボンディングツールによ
る加圧時の圧力は分散されアルミ電極周辺の保護膜のク
ラックの発生を防止できる。
【0009】図2(a),(b)および(c)は本発明
の第2の実施例の要部斜視図,要部平面図およびそのB
−B′線断面図である。本発明の第2の実施例は、図2
(a),(b)および(c)に示すように、インナリー
ド1の先端の半導体チップ4上のバンプ3との接合部の
幅方向にスリットにより凹凸2bを形成した例である。
この凹凸2bも、レジスト塗布−マスク露光−現像−エ
ッチング工程を施すことによって得られる。その後、無
電解めっき法でSnめっきを施す。
の第2の実施例の要部斜視図,要部平面図およびそのB
−B′線断面図である。本発明の第2の実施例は、図2
(a),(b)および(c)に示すように、インナリー
ド1の先端の半導体チップ4上のバンプ3との接合部の
幅方向にスリットにより凹凸2bを形成した例である。
この凹凸2bも、レジスト塗布−マスク露光−現像−エ
ッチング工程を施すことによって得られる。その後、無
電解めっき法でSnめっきを施す。
【0010】リードフレームをこのように構成すること
によっても、下地金属層であるCrCuAu等をスパッ
タで形成した後に写真製版技術−電気めっき法を用いて
半導体チップ4上に形成したAuバンプ3と位置合わせ
して全電極を加熱したボンディングツールで一括加圧し
て接合したときにインナリード1側面および凹凸2bの
凹面(スリットの側面)にAuSn共晶合金5が形成さ
れる。このとき、第1の実施例と同様、凹凸2bを設け
たことにより、ボンディングツールによる加圧時の圧力
は分散されアルミ電極周辺の保護膜のクラックの発生を
防止できる。
によっても、下地金属層であるCrCuAu等をスパッ
タで形成した後に写真製版技術−電気めっき法を用いて
半導体チップ4上に形成したAuバンプ3と位置合わせ
して全電極を加熱したボンディングツールで一括加圧し
て接合したときにインナリード1側面および凹凸2bの
凹面(スリットの側面)にAuSn共晶合金5が形成さ
れる。このとき、第1の実施例と同様、凹凸2bを設け
たことにより、ボンディングツールによる加圧時の圧力
は分散されアルミ電極周辺の保護膜のクラックの発生を
防止できる。
【0011】
【発明の効果】以上説明したように本発明は、ILB工
程においてバンプと接触し得るインナーリードの先端に
凹凸を設けたことにより、ボンディングツールによる加
圧時に圧力の分散がなされアルミ電極周辺の保護膜のク
ラック発生が防止できる。
程においてバンプと接触し得るインナーリードの先端に
凹凸を設けたことにより、ボンディングツールによる加
圧時に圧力の分散がなされアルミ電極周辺の保護膜のク
ラック発生が防止できる。
【0012】また、接触強度はAuSn共晶合金領域の
面積に依存しており、前記の構造を有することによりボ
ンディング工程に形成されるAuSn共晶合金の接合面
の増加をもたらし、接合強度が向上するという効果があ
る。
面積に依存しており、前記の構造を有することによりボ
ンディング工程に形成されるAuSn共晶合金の接合面
の増加をもたらし、接合強度が向上するという効果があ
る。
【図1】(a),(b)は本発明の第1の実施例の要部
斜視図およびそのA−A′線断面図である。
斜視図およびそのA−A′線断面図である。
【図2】(a),(b)および(c)は本発明の第2の
実施例の要部斜視図,要部平面図およびそのB−B′線
断面図である。
実施例の要部斜視図,要部平面図およびそのB−B′線
断面図である。
【図3】(a),(b)および(c)は従来の集積回路
のリードフレームの一例の要部斜視図,要部平面図およ
びそのC−C′線断面図である。
のリードフレームの一例の要部斜視図,要部平面図およ
びそのC−C′線断面図である。
1 インナリード 2a,2b 凹凸 3 バンプ 4 半導体チップ 5 AuSn共晶合金
Claims (3)
- 【請求項1】 半導体チップ上に形成されたバンプと接
合されるインナリードを有する集積回路のリードフレー
ムにおいて、前記インナリードの前記バンプとの接合部
に凹凸を設けたことを特徴とする集積回路のリードフレ
ーム。 - 【請求項2】 前記凹凸がインナリードの厚み方向に形
成されたことを特徴とする請求項1記載の集積回路のリ
ードフレーム。 - 【請求項3】 前記凹凸がインナリードの幅方向にスリ
ットにより形成されたことを特徴とする請求項1記載の
集積回路のリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14922395A JPH098202A (ja) | 1995-06-15 | 1995-06-15 | 集積回路のリードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14922395A JPH098202A (ja) | 1995-06-15 | 1995-06-15 | 集積回路のリードフレーム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH098202A true JPH098202A (ja) | 1997-01-10 |
Family
ID=15470558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14922395A Pending JPH098202A (ja) | 1995-06-15 | 1995-06-15 | 集積回路のリードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH098202A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0884779A2 (en) * | 1997-06-09 | 1998-12-16 | Nec Corporation | Structure of bonding an inner lead to an electrode in a semiconductor device |
JP2004014567A (ja) * | 2002-06-03 | 2004-01-15 | Murata Mfg Co Ltd | 磁電変換素子 |
JP2004103767A (ja) * | 2002-09-09 | 2004-04-02 | Murata Mfg Co Ltd | 磁気センサ |
KR100791575B1 (ko) * | 2001-12-26 | 2008-01-03 | 삼성전자주식회사 | 테이프캐리어형 반도체 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140554A (ja) * | 1992-10-26 | 1994-05-20 | Rohm Co Ltd | 電子部品の引出しリードおよびその接合法 |
JPH06151514A (ja) * | 1992-11-12 | 1994-05-31 | Nec Corp | 集積回路のリードフレーム |
-
1995
- 1995-06-15 JP JP14922395A patent/JPH098202A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06140554A (ja) * | 1992-10-26 | 1994-05-20 | Rohm Co Ltd | 電子部品の引出しリードおよびその接合法 |
JPH06151514A (ja) * | 1992-11-12 | 1994-05-31 | Nec Corp | 集積回路のリードフレーム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0884779A2 (en) * | 1997-06-09 | 1998-12-16 | Nec Corporation | Structure of bonding an inner lead to an electrode in a semiconductor device |
EP0884779A3 (en) * | 1997-06-09 | 2001-03-21 | Nec Corporation | Structure of bonding an inner lead to an electrode in a semiconductor device |
KR100791575B1 (ko) * | 2001-12-26 | 2008-01-03 | 삼성전자주식회사 | 테이프캐리어형 반도체 장치 |
JP2004014567A (ja) * | 2002-06-03 | 2004-01-15 | Murata Mfg Co Ltd | 磁電変換素子 |
JP2004103767A (ja) * | 2002-09-09 | 2004-04-02 | Murata Mfg Co Ltd | 磁気センサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3663295B2 (ja) | チップスケールパッケージ | |
JPH098202A (ja) | 集積回路のリードフレーム | |
JP3184014B2 (ja) | 半導体装置 | |
JP2606606B2 (ja) | 半導体装置の製造方法 | |
JP2003243455A (ja) | テープ、その製造方法、半導体装置及びその製造方法 | |
JPH02237119A (ja) | バンプ電極形成方法 | |
JP2001176966A (ja) | 半導体装置 | |
JPH06151514A (ja) | 集積回路のリードフレーム | |
JP3019065B2 (ja) | 半導体装置の接続方法 | |
JPH0997794A (ja) | フリップチップのバンプ | |
JPH0366130A (ja) | バンプ形成方法 | |
JPS63239852A (ja) | 半導体装置 | |
JPH07201865A (ja) | バンプを備えた半導体装置 | |
JPH0590353A (ja) | 半導体パツケージの製造方法 | |
JP2509882B2 (ja) | 半導体装置の製造方法 | |
JP3389712B2 (ja) | Icチップのバンプ形成方法 | |
JP3381564B2 (ja) | バンプ付チップの実装方法 | |
JP2757644B2 (ja) | フィルムキャリアテープ | |
JP2762875B2 (ja) | Tabインナーリードの接合方法 | |
JPH0737932A (ja) | 半導体装置およびその実装方法 | |
JPH02159033A (ja) | 半導体装置 | |
JPH01215047A (ja) | 半導体チップのバンプ形成方法 | |
JPH0547848A (ja) | 半導体装置 | |
JPS63308330A (ja) | 半導体集積回路装置の製造方法 | |
JPH02142133A (ja) | バンプ電極 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970729 |